TWI439869B - 調整連結速度的方法及其電腦系統 - Google Patents

調整連結速度的方法及其電腦系統 Download PDF

Info

Publication number
TWI439869B
TWI439869B TW099127599A TW99127599A TWI439869B TW I439869 B TWI439869 B TW I439869B TW 099127599 A TW099127599 A TW 099127599A TW 99127599 A TW99127599 A TW 99127599A TW I439869 B TWI439869 B TW I439869B
Authority
TW
Taiwan
Prior art keywords
target bridge
peripheral device
bus
bridge
access
Prior art date
Application number
TW099127599A
Other languages
English (en)
Other versions
TW201209592A (en
Inventor
Kang Ning Feng
Original Assignee
Pegatron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pegatron Corp filed Critical Pegatron Corp
Priority to TW099127599A priority Critical patent/TWI439869B/zh
Priority to US13/212,194 priority patent/US8713230B2/en
Publication of TW201209592A publication Critical patent/TW201209592A/zh
Application granted granted Critical
Publication of TWI439869B publication Critical patent/TWI439869B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Description

調整連結速度的方法及其電腦系統
本發明是有關於一種調整橋接器的連結速度的機制，且特別是有關於一種在執行匯流排列舉程序之前自動調整橋接器的連結速度的方法及其電腦系統。
一般主機板上的晶片組內建的周邊組件互連擴充(Peripheral Component Interconnect Express，PCI Express)橋接器與擴充卡(add on card)連接，在建立擴充卡上的控制器與晶片組之間的通訊協定與實體訊號連結時，目前都是透過晶片組內部硬體邏輯線路設計來完成。
一般而言，要找到橋接器是藉由讀取其暫存器來進行搜尋。以PCIe橋接器而言，其提供了三個暫存器(register)來標示其所連接的匯流排，這三個暫存器分別用來儲存主匯流排編號(Primary Bus Number)、第二級匯流排編號(Secondary Bus Number)以及從屬匯流排編號(Subordinate Bus Number)。藉由這三個編號便能夠找到PCIe橋接器所相連接的匯流排資訊。其中，主匯流排編號代表此PCIe橋接器緊接的上游(upstream)的匯流排的編號。第二級匯流排編號代表此PCIe橋接器緊接的下游(downstream)的匯流排的編號。從屬匯流排編號代表此PCIe橋接器的所有下游匯流排中最大的匯流排編號。底下舉一實施例來說明。
圖1A是PCIe架構的示意圖。圖1B是匯流排編號的示意圖。請參照圖1A與圖1B，主橋接器100透過匯流排0連接至PCIe橋接器111，而PCIe橋接器111透過匯流排1連接至PCIe橋接器121與PCIe橋接器131。PCIe橋接器121與PCIe橋接器131則分別透過匯流排2與匯流排3連接至PCIe裝置140與PCIe裝置150。
在此，PCIe橋接器111的主匯流排編號為0，第二級匯流排編號為緊鄰的下游匯流排，也就是1，而從屬匯流排編號為3。PCIe橋接器121主匯流排編號為1，第二級匯流排編號為緊鄰的下游匯流排，也就是2，而從屬匯流排編號為2。PCIe橋接器131主匯流排編號為1，第二級匯流排編號為緊鄰的下游匯流排，也就是3，而從屬匯流排編號為3。據此，藉由讀取上述匯流排編號便能夠找到對應的PCIe橋接器的匯流排資訊，透過這些資訊可以再去搜尋這個橋接器是否有連結到某些周邊裝置。
目前PCI Express介面發展了不同的版本，包括PCI Express 1.0、PCI Express 2.0、PCI Express 3.0等等。這些版本分別定義了不同的速度及相關的通訊協定，也因此在建立PCI Express橋接器與擴充卡上的控制器之間的連結時可能會因為版本不同而在連結速度(Link Speed)調整上產生相容性問題。若擴充卡與晶片組上的PCI Express橋接器沒有正確地連結將對系統造成影響，輕則系統無法辨識連接並使用擴充卡及主機板上的周邊控制器，重則造成系統不穩定。
現行一般做法是在開機初始化的基本輸入輸出系統(Basic Input Output System，BIOS)裡面提供兩種連結方法。其中一種方法為直接使用晶片組內部的硬體來做連結的方式，其缺點是若連結失敗則只能提供系統上有連結發生錯誤的資訊，而沒有補救的機會，使用者必須將系統開機至作業系統內才能得知擴充卡是否可以正常工作。若無法正常工作，使用者需要再一次重開機並且重新透過BIOS的選項來強制降低連結速度，始能進行後續動作。另一種方法則是強制將連結速度降至最低速，同樣缺乏便利性。
本發明提供一種調整連結速度的方法，可自動選擇橋接器與周邊裝置之間最佳的連結速度。
本發明提供一種電腦系統，確保在執行匯流排列舉程序時能找到與橋接器所連接的周邊設備。
本發明提出一種調整連結速度的方法，應用在執行啟動區段的程式碼之後並且在執行匯流排列舉(Bus Enumeration)程序之前。本發明所提供之方法至少包含下列步驟：首先，讀取匯流排資訊表格來選取目標橋接器。若目標橋接器已連接周邊裝置，在目標橋接器所支援的連結速度與周邊裝置所支援的連結速度之間取出共同支援之最高者作為目標橋接器與周邊裝置的連結速度。接著，測試目標橋接器是否能存取周邊裝置，若目標橋接器無法存取周邊裝置，調降連結速度並重新連結目標橋接器與周邊裝置。之後，重新執行測試目標橋接器是否能存取周邊裝置的步驟，直至目標橋接器能夠存取周邊裝置。
在本發明之一實施例中，上述讀取匯流排資訊表格來選取目標橋接器的步驟之後更包括：分配一暫時性匯流排編號給目標橋接器，便能夠依據暫時性匯流排編號來掃瞄目標橋接器的匯流排是否存在周邊裝置。
在本發明之一實施例中，上述對目標橋接器分配暫時性匯流排編號的步驟包括：設定從屬匯流排編號與第二級匯流排編號至對應的暫存器中。另外，在測試目標橋接器是否能存取周邊裝置之後，若目標橋接器能存取周邊裝置，則還原從屬匯流排編號與第二級匯流排編號對應的暫存器。
在本發明之一實施例中，上述調整橋接器的連結速度的方法更包括判斷目標橋接器是否為匯流排資訊表格最後一組需要調速的橋接器，若此目標橋接器不是匯流排資訊表格最後一組需要調速的橋接器，讀取匯流排資訊表格來選取另一目標橋接器。
本發明提出一種電腦系統，包括中央處理單元、控制晶片以及基本輸入輸出系統單元。中央處理單元執行啟動區段的程式碼。控制晶片耦接至中央處理單元，基本輸入輸出系統單元耦接至控制晶片。其中，在中央處理單元執行啟動區段的程式碼之後並且在基本輸入輸出系統單元執行匯流排列舉程序之前，基本輸入輸出系統單元執行下列步驟：讀取匯流排資訊表格來選取目標橋接器，若目標橋接器已連接周邊裝置，在目標橋接器所支援的連結速度與周邊裝置所支援的連結速度之間取出共同支援之最高者作為目標橋接器與周邊裝置的連結速度。然後，測試目標橋接器是否能存取周邊裝置，若目標橋接器無法存取周邊裝置，調降連結速度，並在重新連結目標橋接器與周邊裝置之後，重新執行測試目標橋接器是否能存取周邊裝置，直至目標橋接器能夠存取周邊裝置。
基於上述，本發明在執行匯流排列舉程序之前利用基本輸入輸出系統單元來自動調整連結速度，確保在執行匯流排列舉程序時能找到與橋接器所連接的周邊設備。並且可避免影響到開機階段後期系統資源分配及減小對開機流程造成影響。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，倘若擴充卡與晶片組上的橋接器沒有正確地連結將對系統造成影響。為此，本發明提出一種調整連結速度的方法及其電腦系統，透過電腦系統開機時來進行橋接器連結速度的調整，以減低擴充卡等周邊裝置與電腦系統的相容性問題。
圖2是依照本發明一實施例所繪示的電腦系統的方塊圖。請參照圖2，在本實施例中，電腦系統至少包括中央處理單元210、控制晶片220以及基本輸入輸出系統單元230。
在實作上，控制晶片220例如為南橋晶片或北橋晶片或是南、北橋晶片組。基本輸入輸出系統單元230例如為唯讀記憶體(Read Only Memory，ROM)或是快閃記憶體(Flash Memory)，其儲存了用來載入電腦系統最基本的程式碼，即基本輸入輸出系統(Basic Input Output System，BIOS)。
在本實施例中，於基本輸入輸出系統單元230的程式碼中建立一演算法以透過基本輸入輸出系統單元230來調整橋接器的連結速度。而調整橋接器的連結速度的流程是在中央處理單元210執行啟動區段(boot block)的程式碼之後並且在基本輸入輸出系統單元230執行匯流排列舉(enumeration)程序之前。
具體而言，基本輸入輸出系統單元230至少執行下列動作。讀取匯流排資訊表格來選取目標橋接器。倘若目標橋接器有連接周邊裝置，基本輸入輸出系統單元230會在目標橋接器所支援的連結速度與周邊裝置所支援的連結速度之間取出共同支援之最高者作為目標橋接器與周邊裝置的連結速度。並且，在連結目標橋接器與周邊裝置之後，測試目標橋接器是否能存取周邊裝置。倘若目標橋接器無法存取周邊裝置，將連結速度調降一級，並且在重新連結目標橋接器與周邊裝置之後，重新執行測試目標橋接器是否能存取周邊裝置的步驟，直至目標橋接器能夠存取周邊裝置。如此一來便能夠確保在執行匯流排列舉程序時能夠找到每一個橋接器所連接的周邊裝置，並且確定這些周邊裝置能夠被存取。
以下再舉一流程圖來詳細說明調整橋接器的連結速度的各步驟。
圖3是依照本發明一實施例所繪示的調整橋接器的連結速度的方法流程圖。請參照圖3，在中央處理單元執行了啟動區段的程式碼之後，執行步驟S305，讀取匯流排資訊表格來選取目標橋接器。
舉例來說，匯流排資訊表格可依據主機板線路設定來建立，將主機板上所有的橋接器的相關資訊建立至匯流排資訊表格。在匯流排資訊表格中記錄了欲進行調速的多個橋接器各自的裝置識別碼(Device ID)、製造商識別碼(Vendor ID)、匯流排編號(Bus Number)、裝置編號(Device Number)以及功能編號(Function Number)其中之一或其組合者。
接著，在步驟S310中，倘若目標橋接器有連接周邊裝置，在目標橋接器所支援的連結速度與周邊裝置所支援的連結速度之間取出共同支援之最高者來作為目標橋接器與周邊裝置的連結速度。在決定了連結速度之後，便建立目標橋接器與周邊裝置之間的連結
之後，如步驟S315所示，測試目標橋接器是否能存取周邊裝置。例如，測試是否能夠互傳資料。倘若目標橋接器無法存取周邊裝置，如步驟S320所示，將連結速度調降一級，並且在重新連結目標橋接器與周邊裝置之後，重新執行步驟S315，測試目標橋接器是否能存取周邊裝置，直至目標橋接器能夠存取周邊裝置為止。
舉例來說，以周邊組件互連擴充(Peripheral Component Interconnect Express，PCI Express，以下簡稱為PCIe)介面而言，目前PCIe介面發展了不同的版本，包括PCIe 1.0、PCIe 2.0、PCIe 3.0等等。而PCIe 1.0連結速度為2.5 GT/秒(gigatransfer per second)，PCIe 2.0連結速度為5.0 GT/秒，PCIe 3.0連結速度為8.0 GT/秒。
假設目標橋接器支援PCIe 3.0(連結速度為8.0 GT/秒)，向下相容PCIe 2.0(連結速度為5.0 GT/秒)及PCIe 1.0(連結速度為2.5 GT/秒)。另外，假設周邊設備支援PCIe 2.0(連結速度為5.0 GT/秒)，向下相容PCIe 1.0(連結速度為2.5 GT/秒)。據此，可將連結速度設定為雙方共同支援的連結速度的最高者，也就是5.0 GT/秒。在建立連結後，倘若目標橋接器無法存取周邊設備，則將連結速度往下調降一級，也就是調降至最低速2.5 GT/秒。
而在橋接器連結速度調整完畢之後，基本輸入輸出系統再去執行其它初始化程序，其中包括執行匯流排列舉程序。
底下再舉另一實施例來說明調整PCIe橋接器的連結速度的詳細步驟。圖4是依照本發明另一實施例所繪示的調整橋接器的連結速度的方法流程圖。請參照圖4，在本實施例中，可在BIOS中新增一演算法以執行下列步驟。在中央處理單元執行了BIOS的啟動區段的程式碼之後，如步驟S405所示，讀取匯流排資訊表格來選取PCIe橋接器。例如，可事先依據主機板線路設定來建立匯流排資訊表格(記錄欲進行調速的多個PCIe橋接器各自的裝置識別碼、製造商識別碼、匯流排編號、裝置編號以及功能編號)。
接著，在步驟S410中，對欲進行調整的PCIe橋接器分配暫時性匯流排編號，並設定至匯流排編號暫存器。也就是說，可隨意選用任一匯流排編號，但不可為0(匯流排編號0為主橋接器緊鄰的下游匯流排的編號)或其它有特殊用途的編號，將暫時性匯流排編號設定至PCI/PCIe橋接器規格裡制定的暫存器內。如此一來才可以在匯流排尚未被列舉的情況下，存取連接在此PCIe橋接器上的周邊裝置(也就是PCIe裝置)。在本實施例中，可以分配一組暫時性的從屬匯流排編號與第二級匯流排編號至對應的暫存器中(例如，Offset 1Ah與Offset 1Bh)。
之後，在步驟S415中，將PCIe橋接器調至最低速。例如，先將PCIe橋接器所分配到的暫時第二級(Secondary Bus)匯流排的連結速度強制降速成符合PCIe PCI Express 1.0的最低速，並重新建立PCI Express連結。步驟S415是為了防止橋接器上有連接周邊裝置，卻因為建立連結時的機制出了問題而造成此周邊裝置無法被存取的問題發生。
然後，在步驟S420中，掃瞄PCIe橋接器的匯流排是否存在周邊裝置。例如，分配的匯流排編號以記憶體映射IO(Memory mapped I/O，MMIO)或是傳統PCI的組態方法來掃描此匯流排上是否存在任何的PCIe裝置。若不存在周邊裝置，執行步驟S425，還原PCIe橋接器的匯流排編號暫存器。
反之，若存在周邊裝置，執行步驟S430，在PCIe橋接器所支援的連結速度與周邊裝置所支援的連結速度之間取出共同支援之最高者作為目標橋接器與周邊裝置的連結速度。例如，透過軟體方法由PCI組態暫存器(PCI configuration register)裡取得此周邊裝置能夠支援的最高連結速度，再自PCIe橋接器與周邊裝置之間取出雙方所能支援的最高連結速度來進行第一次測試，將此最高連結速度設定至PCIe橋接器的相關暫存器之後，重新建立連結。
在連結PCIe橋接器與周邊裝置之後，執行步驟S435，測試PCIe橋接器是否能存取周邊裝置。若無法存取，執行步驟S440，將連結速度調降一級。之後重新執行步驟S435，直至可存取為止。
當測試到PCIe橋接器能夠存取周邊裝置時，便以此時的連結速度作為PCIe橋接器的連結速度，之後執行步驟S425，還原PCIe橋接器的匯流排編號暫存器。接著，在步驟S445中，判斷此PCIe橋接器是否為匯流排資訊表格最後一組欲調速的橋接器。若是，代表電腦系統上所有PCIe橋接器需要調速的工作已經完成，並將電腦系統的控制權還給BIOS來繼續執行開機自我測試中的其他程序，例如匯流排列舉程序。倘若尚有欲進行調速的PCIe橋接器，返回步驟S405來指定下一組需要調速的PCIe橋接器，以重新調整另一PCIe橋接器的連結速度。
在實作上，上述實施例的方法可實做在PCIe架構的軟體層(Software layer)或韌體(Firmware)上。
綜上所述，上述實施例中，可利用增加演算法至對電腦系統進行初始化的韌體(例如BIOS)或軟體中，藉以進行橋接器連結速度的調整，減低周邊設備(例如擴充卡)與系統(例如，伺服器、筆記型電腦、桌上型電腦、市售主機板或是準系統)的相容性問題。如此作法對所有具備可擴充的PCIe插槽(slot)的系統皆有助益。並且，在電腦系統開機之後，在執行匯流排列舉程序之前來調整橋接器的連結速度。據此，不僅可避免影響到開機階段後期系統資源分配及減小對開機流程造成影響，更可確保在開機之後橋接器與周邊裝置之間的連結無誤。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．主橋接器
111、121、131．．．PCIe橋接器
140、150．．．PCIe裝置
210．．．中央處理單元
220．．．控制晶片
230．．．基本輸入輸出系統單元
S305~S320．．．本發明一實施例之調整橋接器的連結速度的方法各步驟
S405~S445．．．本發明另一實施例之調整橋接器的連結速度的方法各步驟
圖1A是PCIe架構的示意圖。
圖1B是匯流排編號的示意圖。
圖2是依照本發明一實施例所繪示的電腦系統的方塊圖。
圖3是依照本發明一實施例所繪示的調整橋接器的連結速度的方法流程圖。
圖4是依照本發明另一實施例所繪示的調整橋接器的連結速度的方法流程圖。
S305~S320．．．本發明一實施例之調整橋接器的連結速度的方法各步驟

Claims (8)

  1. 一種調整連結速度的方法，應用在執行一啟動區段的程式碼之後並且在執行一匯流排列舉程序之前，該方法至少包含下列步驟：讀取一匯流排資訊表格來選取一目標橋接器，其中該匯流排資訊表格包含複數橋接器；分配一暫時性匯流排編號給該目標橋接器；依據該暫時性匯流排編號掃瞄該目標橋接器的匯流排是否存在一周邊裝置；若該目標橋接器連接該周邊裝置，在該目標橋接器所支援的連結速度與該周邊裝置所支援的連結速度之間取出共同支援之最高者作為該目標橋接器與該周邊裝置的連結速度；測試該目標橋接器是否能存取該周邊裝置；若該目標橋接器無法存取該周邊裝置，調降該連結速度並重新連結該目標橋接器與該周邊裝置；以及重新執行測試該目標橋接器是否能存取該周邊裝置的步驟，直至該目標橋接器能夠存取該周邊裝置。
  2. 如申請專利範圍第1項所述之調整連結速度的方法，其中該分配該暫時性匯流排編號給該目標橋接器的步驟包括：設定一組暫時性的一從屬匯流排編號與一第二級匯流排編號至對應的暫存器中。
  3. 如申請專利範圍第1項所述之調整連結速度的方 法，其中在測試該目標橋接器是否能存取該周邊裝置的步驟之後更包括：若該目標橋接器能存取該周邊裝置，還原該從屬匯流排編號與該第二級匯流排編號對應的暫存器。
  4. 如申請專利範圍第1項所述之調整連結速度的方法，更包括：判斷該目標橋接器是否為該匯流排資訊表格最後一組欲調速的橋接器；以及若該目標橋接器不是該匯流排資訊表格最後一組欲調速的橋接器，讀取該匯流排資訊表格來選取另一目標橋接器。
  5. 一種電腦系統，包括：一中央處理單元，執行一啟動區段的程式碼；一控制晶片，耦接至該中央處理單元；以及一基本輸入輸出系統單元，耦接至該控制晶片，其中，在該中央處理單元執行該啟動區段的程式碼之後並且在該基本輸入輸出系統單元執行一匯流排列舉程序之前，該基本輸入輸出系統單元讀取一匯流排資訊表格來選取一目標橋接器，其中該匯流排資訊表格包含複數橋接器，分配一暫時性匯流排編號給該目標橋接器，依據該暫時性匯流排編號掃瞄該目標橋接器的匯流排是否存在一周邊裝置，若該目標橋接器連接該周邊裝置，在該目標橋接器所支援的連結速度與該周邊裝置所支援的連結速度之間取出共同支援之最高者作為該目標橋接器與該周邊裝置的 連結速度，之後，測試該目標橋接器是否能存取該周邊裝置，若該目標橋接器無法存取該周邊裝置，調降該連結速度並在重新連結該目標橋接器與該周邊裝置之後，重新執行測試該目標橋接器是否能存取該周邊裝置，直至該目標橋接器能夠存取該周邊裝置。
  6. 如申請專利範圍第5項所述之電腦系統，其中該基本輸入輸出系統單元將該暫時性匯流排編號設定至一匯流排編號暫存器中。
  7. 如申請專利範圍第6項所述之電腦系統，其中該基本輸入輸出系統單元判斷該目標橋接器能存取該周邊裝置，則還原該匯流排編號暫存器。
  8. 如申請專利範圍第5項所述之電腦系統，其中該基本輸入輸出系統單元判斷該目標橋接器是否為該匯流排資訊表格最後一組需要調速的橋接器，若該目標橋接器不是該匯流排資訊表格最後一組需要調速的橋接器，讀取匯流排資訊表格來選取另一目標橋接器。
TW099127599A 2010-08-18 2010-08-18 調整連結速度的方法及其電腦系統 TWI439869B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099127599A TWI439869B (zh) 2010-08-18 2010-08-18 調整連結速度的方法及其電腦系統
US13/212,194 US8713230B2 (en) 2010-08-18 2011-08-18 Method for adjusting link speed and computer system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099127599A TWI439869B (zh) 2010-08-18 2010-08-18 調整連結速度的方法及其電腦系統

Publications (2)

Publication Number Publication Date
TW201209592A TW201209592A (en) 2012-03-01
TWI439869B true TWI439869B (zh) 2014-06-01

Family

ID=45594960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099127599A TWI439869B (zh) 2010-08-18 2010-08-18 調整連結速度的方法及其電腦系統

Country Status (2)

Country Link
US (1) US8713230B2 (zh)
TW (1) TWI439869B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8943257B2 (en) * 2011-09-30 2015-01-27 Intel Corporation Protocol neutral fabric
CN102968362A (zh) * 2012-11-21 2013-03-13 浪潮电子信息产业股份有限公司 一种***开机过程中检测pcie设备完整性的方法
US9258244B1 (en) * 2013-05-01 2016-02-09 Sandia Corporation Protocol for communications in potentially noisy environments
CN105512007B (zh) * 2015-12-17 2018-12-04 英业达科技有限公司 一种pcie硬盘状态灯的控制方法及***
US10678721B1 (en) * 2017-02-02 2020-06-09 Amazon Technologies, Inc. Communication link testing
US11815976B2 (en) * 2019-05-22 2023-11-14 Qualcomm Incorporated Bandwidth based power management for peripheral component interconnect express devices
US11762414B2 (en) * 2022-02-09 2023-09-19 Dell Products L.P. Methods for preventing PCIe misconfigurations

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5911055A (en) * 1996-06-05 1999-06-08 Compaq Computer Corporation Using subordinate bus devices that are connected to a common bus
US6442628B1 (en) * 1998-05-01 2002-08-27 Adaptec, Inc. Method and system for automatically determining maximum data throughput over a bus
US7068609B2 (en) 2000-08-09 2006-06-27 Broadcom Corporation Method and apparatus for performing wire speed auto-negotiation
US6941450B2 (en) * 2001-07-30 2005-09-06 International Business Machines Corporation System and method for identifying one or more optimum configurations of a data processing system
US20060047879A1 (en) * 2004-09-02 2006-03-02 International Business Machines Corporation Use of card presence to determine maximum bus speed
US7757020B2 (en) * 2005-06-29 2010-07-13 Intel Corporation Point-to-point link negotiation method and apparatus
US7536490B2 (en) * 2006-07-20 2009-05-19 Via Technologies, Inc. Method for link bandwidth management
US7701880B2 (en) * 2008-01-10 2010-04-20 International Business Machines Corporation Fibre channel link initialization
US8140730B2 (en) * 2009-08-12 2012-03-20 International Business Machines Corporation System reconfiguration of expansion cards

Also Published As

Publication number Publication date
TW201209592A (en) 2012-03-01
US8713230B2 (en) 2014-04-29
US20120047308A1 (en) 2012-02-23

Similar Documents

Publication Publication Date Title
TWI439869B (zh) 調整連結速度的方法及其電腦系統
US8386654B2 (en) System and method for transforming PCIe SR-IOV functions to appear as legacy functions
US9423958B2 (en) System and method for managing expansion read-only memory and management host thereof
US8719483B2 (en) Multi-root PCI express switch, boot method thereof, and multi-root PCI manager program
US20200394076A1 (en) Information Handling System And Method To Allocate Peripheral Component Interconnect Express (PCIE) Bus Resources
US9940291B2 (en) Assigning processors to memory mapped configuration
US6611912B1 (en) Method and apparatus having a system BIOS write configuration data of a riser card to a controller configuration space when connecting the riser card to a motherboard
US10572434B2 (en) Intelligent certificate discovery in physical and virtualized networks
CN103842980B (zh) 用于协议中立织物的方法、***和装置
JP5473438B2 (ja) テスト・ケース生成のための方法、情報処理システムおよびコンピュータ・プログラム
US10491736B2 (en) Computer system and method thereof for bluetooth data sharing between UEFI firmware and OS
US10616944B2 (en) Computer system and method thereof for sharing of wireless connection information between UEFI firmware and OS
JP4692912B2 (ja) リソース割り当てシステム、及びリソース割り当て方法
US11341076B2 (en) Hot-plugged PCIe device configuration system
US20060047858A1 (en) ROM scan memory expander
JP5664778B2 (ja) 情報処理装置、情報処理方法、および情報処理プログラム
CN112069113B (zh) I2c设备配置方法和***
US10824471B2 (en) Bus allocation system
CN102375794B (zh) 调整连接速度的方法及其电脑***
CN102033763B (zh) 一种利用undi实现网络通信的方法
JP5970846B2 (ja) 計算機システム及び計算機システムの制御方法
JP2017134741A (ja) インタフェース試験用アプリケーションプログラム及びインタフェース試験方法
KR100515103B1 (ko) 제어장치용 롬이 제거된 메인보드에서 포스트 실행 방법
JP2019128696A (ja) 通信支援装置及び通信支援プログラム
CN116467121A (zh) 设备扫描纠错方法、装置、计算机设备和存储介质

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees