TWI437135B - 在基板上形成焊料沈積之方法 - Google Patents

在基板上形成焊料沈積之方法 Download PDF

Info

Publication number
TWI437135B
TWI437135B TW098135299A TW98135299A TWI437135B TW I437135 B TWI437135 B TW I437135B TW 098135299 A TW098135299 A TW 098135299A TW 98135299 A TW98135299 A TW 98135299A TW I437135 B TWI437135 B TW I437135B
Authority
TW
Taiwan
Prior art keywords
layer
solder
tin
substrate
copper
Prior art date
Application number
TW098135299A
Other languages
English (en)
Other versions
TW201026910A (en
Inventor
Kai-Jens Matejat
Sven Lamprecht
Ingo Ewert
Thomas Pliet
Original Assignee
Atotech Deutschland Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP08167159A external-priority patent/EP2180770A1/en
Priority claimed from EP09158715A external-priority patent/EP2244285A1/en
Application filed by Atotech Deutschland Gmbh filed Critical Atotech Deutschland Gmbh
Publication of TW201026910A publication Critical patent/TW201026910A/zh
Application granted granted Critical
Publication of TWI437135B publication Critical patent/TWI437135B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C25D3/32—Electroplating: Baths therefor from solutions of tin characterised by the organic bath constituents used
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

在基板上形成焊料沈積之方法
本發明係關於藉由電鍍形成焊料庫，特定言之係關於覆晶封裝，更特定言之係關於藉由錫及錫合金之電鍍焊料而形成之覆晶接合點及板對板式焊料接合點。
自從IBM於1960年代引入覆晶技術以來，覆晶裝置已安裝於其中矽晶片與陶瓷基板之間的熱膨脹失配係較不關鍵之處的昂貴陶瓷基板上。相比於打線接合技術，覆晶技術更能提供較高之封裝密度(較低之裝置輪廓)及較高之電效能(較短之可行引線及較低之感應)。以此為基礎，過去四十年來已在陶瓷基板上使用高溫焊料(可控制坍塌晶片連接，C4)而在工業上實施覆晶技術。然而，近些年，在用於現代電子產品之小型化趨勢的高密度、高速度及低成本半導體需求之驅動下，安裝於一低成本有機電路板(例如，印刷電路板或基板)上之覆晶裝置經歷明顯的***式增長，該低成本有機電路板具有一環氧底層填料以減緩由矽晶片與有機板結構之間的熱膨脹失配引起之熱應力。低溫覆晶接合點與基於有機物之電路板之此顯著出現使電流業獲得用於製造覆晶裝置之較不昂貴的解決方案。
在當前之低成本覆晶技術中，半導體積體電路(IC)晶片之頂面具有一電接觸墊陣列。有機電路板亦具有一對應之接觸柵格。低溫焊料凸塊或其他導電黏著材料係放置於晶片與電路板之間且經正確對準。晶片經上下倒裝且安置於電路板上，其中焊料凸塊或導電黏著材料在晶片與電路板之間提供電輸入/輸出(I/O)及機械互連。至於焊料凸塊接合點，有機底層填料囊封劑可進一步施配於晶片與電路板之間的間隙中，以限制焊料接合點上之熱失配及降低應力。
大體而言，為藉由焊料接合點達成覆晶總成，諸如焊料凸塊、金凸塊或銅凸塊之金屬凸塊通常預先形成於晶片之墊電極表面上，其中凸塊可為任何形狀，諸如柱狀凸塊、球狀凸塊、圓柱形凸塊或其他。對應之焊料凸塊(或者說預焊料凸塊)(通常使用低溫焊料)亦形成於電路板之接觸區域上。在回流溫度下，晶片係藉由焊料接合點而接合至電路板。在施配一底層填料囊封劑後，因此構建覆晶裝置。此等方法為本技術已悉知，且例如美國專利第7,098,126號(H.-K. Hsieh等人)描述使用焊料接合點之覆晶裝置的典型實例。
當前，用於在電路板上形成預焊料凸塊之最常見方法係模板印刷法。關於模板印刷法之一些先前建議可查閱美國專利第5,203,075號(C. G. Angulas等人)、美國專利第5,492,266號(K. G. Hoebener等人)及美國專利第5,828,128號(Y. Higashiguchi等人)。用於覆晶總成之焊料凸塊技術需要關於凸塊間距及尺寸小型化之兩者的設計考慮。根據實際經驗，一旦凸塊間距減小至0.15毫米以下，模板印刷則變得不可行。相反地，藉由電鍍而沈積之焊料凸塊可提供進一步減少凸塊間距至0.15毫米以下之能力。關於在電路板上電鍍用於覆晶接合之凸塊的先前建議可見於美國專利第5,391,514號(T. P. Gall等人)及美國專利第5,480,835號(K. G. Hoebener等人)。雖然在電路板上電鍍凸塊焊料比模板印刷提供較小之凸塊間距，但就初始實施上電鍍凸塊焊料而言提出若干挑戰。
美國專利第7,098,126號(H.-K. Hsieh等人)描述一種用於在有機基板上形成焊料之多步驟處理。在該方法中，最初提供一有機電路板，其包含帶有包含至少一接觸區域之電路的一表面。於該板表面上放置一焊料遮罩層且經圖案化以曝露該墊。隨後，藉由物理汽相沈積、化學汽相沈積、使用催化銅之無電電鍍或使用催化銅之電鍍於該板表面上沈積一金屬種晶層。於該金屬種晶層上形成具有位於該墊上之至少一開口的一光阻層。其後藉由電鍍於該開口中形成一焊料材料。最後，移除該光阻及該光阻下方之該金屬種晶層。為應用此方法，需要多種圖案化步驟，從處理效率之總體角度來看此等步驟非所需。此外，若相鄰接觸區域之間的距離(間距)由於電子裝置之小型化而非常小，則該方法具有缺陷。
美國專利US 2006/0219567 A1號揭示一種電路板之導電凸塊結構的製造方法。於部分受一焊料遮罩保護之基板上電鍍一焊料材料，接著於該層焊料材料上沈積一蝕刻光阻，其後以在以下蝕刻步驟期間塗佈焊料材料之連接墊受保護之方式使該蝕刻光阻圖案化。其後蝕除對焊料庫不需要之焊料材料，僅在連接墊上留下受蝕刻光阻保護之焊料庫。
因此，本發明之目的係提供一種用於在如電路板之基板上形成焊料沈積之方法，其包含減少處理步驟數。此外，其目的亦在於提供一種產生較高均勻性之焊料材料的電鍍方法，該方法適合於在極小結構上形成焊料沈積。
因此本發明之目的係採用一種錫及錫合金之電鍍方法以在基板上產生焊料沈積之均勻層。此等浴槽應適合於填充具有較高縱橫比之凹口而不會留下空孔或凹坑。
本發明之另一目的係提供一種焊料沈積方法，該方法具有減少之電鍍步驟數，且甚至當焊料光阻開口具有不同大小時普遍適用。
本發明之之另一目的係提供一種在一非導電基板(例如，印刷電路)上形成金屬種晶層之方法，該金屬種晶層係用於產生用於形成覆晶接合點及板對板式焊料接合點的電鍍焊料。
概括而言，本發明揭示一種在基板上製造用於形成覆晶接合點及板對板式焊料接合點之電鍍焊料沈積的方法。根據本發明，提供一種非導電基板(如電路板)，其包含帶有包含至少一接觸區域之電路的一表面。此接觸區域可為任何導電表面區域，例如接觸墊或面向基板外部之電路的頂端區域。
在施覆焊料遮罩於該基板之部分表面上後，於整個表面區域上形成一導電種晶層。視情況在種晶層沈積之前，焊料遮罩層可藉由一額外之非導電層(例如，光阻)而增強高度。此導致隨後電鍍之焊料沈積的體積增加。接著在於基板之導電區域上電鍍在導電層上之含錫或錫合金之焊料材料層以形成焊料沈積。其後，以一定量蝕除過多之焊料材料，該量足以從焊料遮罩層移除焊料材料，而在至少一接觸區域上留下一焊料沈積以形成一焊料庫。較佳地在相同處理步驟中，亦從焊料遮罩層區域移除導電種晶層。
本發明之另一目的係提供一種在基板上製造用於形成覆晶接合點及板對板式焊料接合點的電鍍焊料沈積之方法，該接合點上視需要地藉由印刷及蝕刻處理而形成一電路。
視情況在蝕除過多的焊料材料後，於該焊料沈積上沈積一額外之金屬或金屬合金層。該額外之金屬層在回流期間形成具有電鍍焊料沈積之焊料合金。
本發明提供一種藉由電鍍錫或錫合金層而在基板上形成焊料沈積之方法。該處理尤其適合於在電路板上製造焊料凸塊，可形成具有良好電鍍均勻性之焊料凸塊。下文更詳細地描述該方法。本文中所顯示之圖式係為簡單地繪示該處理。圖式未按比例繪製，即，圖式未反應晶片封裝結構中之各層的實際大小或特徵。在整個說明書中相同數字指稱相同元件。
現參考圖1a，根據本發明之一較佳實施例，提供一非導電基板105，該非導電基板105在其表面上具有接觸墊104作為接觸區域具體例。非導電基板105可為由有機材料或纖維強化有機材料或粒子強化有機材料等(例如，環氧樹脂、聚醯亞胺、雙馬來醯亞胺三嗪、氰酸酯、聚苯并環丁烯或其玻璃纖維複合物等)製成之電路板。
該接觸墊104通常由金屬材料(諸如銅)形成。於接觸墊104上視需要形成障壁層102且可例如為鎳黏著層或金保護層。該障壁層102亦可由鎳、鈀、銀、錫、鎳/鈀、鉻/鈦、鈀/金或鎳/鈀/金等製成，其可藉由電鍍、無電電鍍或物理汽相沈積等而製成。最後於該非導電基板105之表面上沈積焊料遮罩層103以保護電路並提供絕緣。
為藉由電鍍而在一非導電表面上製造含錫或錫合金之焊料沈積，需要在該非導電表面上形成一導電種晶層以開始電鍍。圖1b描繪此種晶層101。大體而言，在非導電表面之習知製造業中該種晶層例如藉由無電沈積而形成，且為本技藝已知。
根據本發明，該導電種晶層係沈積於包含接觸墊區域104及焊料遮罩區域103之非導電基板105的整個表面上方。
該種晶金屬層係導電的，提供黏著性，容許電鍍其上表面的曝露部分，且可防止隨後之焊料沈積金屬遷移至接觸區域之下層金屬。或者，種晶金屬層可由兩個金屬層組成。第二金屬之一實例為銅，因為銅提供適合於隨後之電鍍的表面。
可由各種方法激活非導電基板，該等製程述於例如2003年《Handbuch der Leiterplattentechnik》第4卷，第292-300頁中描述該等方法。此等製程包含形成包括碳粒子、Pd膠體或導電聚合物之導電層。「Electrochemicals」公司已開發包含使用碳粒子之製程，並例如以商標名稱「Shadow」予以銷售。本技藝已知另一製程，稱為「黑洞」製程，其係由MacDermid公司開發。Shipley Ronal及Atotech公司已開發包含使用鈀膠體之製程，且例如分別見於商標名稱「Crimson」、「Conductron」及「Neopact」。
OMI Enthone及Atotech公司已開發包含使用導電聚合物之處理，且例如分別見於商標名稱「DMSE」、「Seleo CP」及「Compact CP」。
專利文獻中描述一些此等製程，且舉例如下：歐洲專利EP 0 616 053描述一種施覆金屬塗層於非導電基板(無需無電塗層)之製程，該製程包括：
a.使該基板與包括貴金屬/IVA族金屬膠溶體之活化劑接觸，以獲得經處理之基板；
b.使該經處理之基板與自我加速及補充浸沒金屬組合物接觸，該金屬組合物具有在pH 11至pH 13的pH且包括如下溶液：
(i)Cu(II)、Ag、Au或Ni可溶金屬鹽或其混合物；
(ii)IA族金屬氫氧化物；
(iii)包括一有機材料之錯合劑，該有機材料對於該金屬鹽之金屬離子具有自0.73至21.95之累積形成常數log K。
此方法導致可用於隨後之電鍍的薄導電層。此製程在本技藝中稱為「連接」製程。
美國專利第5,503,877號描述非導電基板之金屬化，包含使用用於在非金屬性基板上產生金屬種晶之錯合物。此等金屬種晶為隨後之電鍍提供充分之導電性。此製程在本技藝中係稱為所謂之「Neoganth」製程。
美國專利第5,693,209號係關於一種用於非導電基板之金屬化之製程，包含使用導電性吡咯聚合物。該製程在本技藝中係稱為「Compact CP」製程。
歐洲專利1 390 568 B1亦關於非導電基板之直接電解金屬化。該金屬化包含使用導電聚合物以獲得用於隨後之電塗佈的導電層。該等導電聚合物具有噻吩單元。該製程在本技藝中係稱為「Seleo CP」製程。
最後，亦可利用含有膠狀或可離子化之鈀離子之溶液來活化非導電基板；例如，2003年《Handbuch der Leiterplattentechnik》第4卷，第307-311頁中描述此類方法。
可視需要執行薄中間金屬塗層之隨後的無電電鍍，以增強該導電種晶層。在該種晶層之幫助下，其後可執行根據本發明之焊料沈積的電鍍。
根據本發明，該導電種晶層101可由一金屬或一金屬合金製成，或可由多層金屬製成，諸如銅、錫、鈷、錫-鉛合金、鉻-銅合金、鈦/鎳(雙金屬)、鈦/銅、鉻/鉻-銅合金/銅、或鎳/錫/銅多層。較佳地以銅作為種晶層。
根據本發明之較佳實施例，該種晶層101亦可藉由無電電鍍法形成，其中催化性金屬未使用貴金屬但使用銅作為催化性金屬。在非導電表面上形成此催化性銅之典型實例可見於美國專利第3,993,491號及第3,993,848號中。
該種晶層101之厚度較佳地為小於0.1毫米，且更佳地為在0.0001毫米與0.005毫米之間。取決於該種晶層101在焊料材料中之溶解性，該種晶層101在回流製程後可完全溶解於焊料沈積中或仍至少有部分存在。
較薄之該種晶層101係較佳的，此係因為稍後在蝕刻溶液中可移除該較薄之種晶層，可縮短將該非導電基板105浸沒於蝕刻溶液中所需之時間。在此情況下，由該蝕刻溶液對該焊料遮罩層103帶來之損壞可降低至可接受的低程度。
本發明之方法的優點在於無需在電鍍焊料沈積前在基板表面之選擇性區域上施覆光阻層。
現參考圖1c，隨後於導電種晶層101上形成含錫或錫合金之焊料材料層100。
根據本發明之較佳實施例，該焊料材料100為錫、或由錫及由下列組成之群組中選出的元素之混合物製成的錫合金：鉛、銀、銅、鉍、銻、鋅、鎳、鋁、鎂、銦、碲、鎳及鎵。
錫及錫合金電鍍浴槽為本技藝已知。下文描述經常使用之錫或錫合金電鍍浴槽組合物及用於電鍍之製程參數。
其他可添加之浴槽成分為Sn2+ 離子來源、抗氧化劑及界面活性劑。
Sn2+ 離子之來源可為可溶解之含錫陽極，或使用不可溶解之陽極時使用可溶解之Sn2+ 離子來源。由於甲基磺酸錫Sn(MSA)2 之高溶解性，其因此係較佳之Sn2+ 離子來源。通常，Sn2+ 離子來源之濃度足以提供在約10g/L與約100g/L之間的Sn2+ 離子至浴槽中，較佳地為在約15g/L與約95g/L之間，更佳地為在約40g/L與約60g/L之間。例如，可添加Sn(MSA)2 以提供在約30g/L與約60g/L之間的Sn2+ 離子至電鍍浴槽。
較佳之合金係錫銀合金。在電鍍浴槽額外含有可溶解銀鹽的情況下，通常使用硝酸鹽、醋酸鹽及較佳之甲基磺酸鹽。通常，Ag+ 離子之來源的濃度足以提供在約0.1g/L與約1.5g/L之間的Ag+ 離子至浴槽中，較佳為在約0.3g/L與約0.7g/L之間，更佳為在約0.4g/L與約0.6g/L之間。例如，可添加Ag(MSA)以提供在約0.2g/L與約1.0g/L之間的Ag+ 離子至電鍍浴槽。
可添加抗氧化劑至本發明之浴槽中以穩定該浴槽避免Sn2+ 離子在溶液中氧化。可以在約0.1g/L與約10g/L之間(較佳地為在約0.5g/L與約3g/L之間)的濃度添加較佳之抗氧化劑，諸如：對苯二酚、兒茶酚及由下列組成之群組中選出之羥基、二羥基或三羥基苯甲酸與單、二或三取代吡啶衍生物之任意者：2-胺基-3-羥基-吡啶、3-胺基-2-羥基-吡啶、2,3-二羥基-吡啶、3,4-二羥基-吡啶、2,5-二羥基-吡啶、2,3,4-三羥基-吡啶、3,4,5-三羥基-吡啶、2,3-二胺基-吡啶、3,4-二胺基-吡啶、2,5-二胺基-吡啶、3-胺基-4,5-二羥基-吡啶、4-胺基-3,5-二羥基-吡啶、4-胺基-2,5-二羥基-吡啶、4-胺基-2,3-二羥基-吡啶、3,4-二胺基-2-羥基-吡啶、3,4-二胺基-5-羥基-吡啶、2,3-二胺基-4-羥基-吡啶、2,3-二胺基-5-羥基-吡啶、3,4-二胺基-2-羥基-5,6-二甲基-吡啶、3,4-二胺基-5-羥基-2,6-二甲基-吡啶、2,3-二胺基-4-羥基-5,6-二甲基-吡啶、4-胺基-2,3-二羥基-5,6-二甲基-吡啶、3-胺基-4,5-二羥基-2,6-二甲基-吡啶、2,5-二胺基-3,4,6-三甲基-吡啶、3,4-二胺基-2,5,6-三甲基-吡啶、2,3-二胺基-4,5,6-三甲基-吡啶、3,4,5-三羥基-2,6-二甲基-吡啶、2,3,4-三羥基-5,6-二甲基-吡啶、2,5-二羥基-3,4,6-三甲基-吡啶、3,4-二羥基-2,5,6-三甲基-吡啶、2,3-二羥基-4,5,6-三甲基-吡啶、3-胺基-2-羥基-4,5,6-三甲基-吡啶、2-胺基-3-羥基-4,5,6-三甲基-吡啶及對應之乙基、丙基、烷氧基衍生物。例如，可以約2g/L之濃度添加對苯二酚。
可添加界面活性劑以提升基板之濕潤性。界面活性劑似乎可充當溫和沈積抑制劑，其可在一定程度上抑制三維生長，藉此改良膜之形態及形貌。界面活性劑亦可幫助改良晶粒尺寸，產生較均勻之凸塊。例示性陰離子界面活性劑包含：烷基膦酸酯、烷基醚磷酸酯、烷基硫酸酯、烷基醚硫酸酯、烷基磺酸酯、烷基醚磺酸酯、羧酸醚、羧酸酯、烷基芳基磺酸酯、芳基烷基醚磺酸酯、芳基磺酸酯及磺基琥珀酸酯。
本發明之電解電鍍浴槽較佳地具有酸性pH以抑制陽極鈍化，達成較佳之陰極效率，且達成較具延性之沈積。因此，浴槽pH較佳為在約0與約3之間。在較佳之實施例中，浴槽之pH為0。據此，使用硝酸、醋酸及烷基磺酸(諸如甲基磺酸(MSA))可達成較佳之酸性pH。在一較佳實施例中，該酸係甲基磺酸。該酸之濃度較佳為在約50g/L與約200g/L之間，更佳為在約70g/L與約120g/L之間。例如，可添加在約50g/L與約160g/L之間的甲基磺酸至電解浴槽以達成pH 0之浴槽並充當導電電解液。
本發明之電解槽進一步含有至少一調平劑，該調平劑包含(但不限於)由下列組成之群組中選出的芳族醛及芳族酮：苄叉丙酮、苯甲醛、3-氯苯甲醛、4-氯苯甲醛、2,4-二氯苯甲醛、2,6-二氯苯甲醛、2,4,6-三氯苯甲醛、1-萘甲醛、2-萘甲醛、2-羥基苯甲醛、3-羥基苯甲醛、4-羥基苯甲醛、2-甲基苯甲醛、3-甲基苯甲醛、4-甲基苯甲醛、間-甲氧基苯甲醛、鄰-甲氧基苯甲醛、對-甲氧基苯甲醛、2-氯苯乙酮、3-氯苯乙酮、4-氯苯乙酮、2,4-二氯苯乙酮、2,4,6-三氯苯乙酮。此處使用術語「芳族羰基化合物」為芳族醛與芳族酮化合物之同義詞，而不包含「α-/β-不飽和羧酸」。該芳族羰基化合物調平劑係以0.001g/L至0.5g/L(較佳地在0.005g/L至0.1g/L之間)之量添加至電解液中。
在另一實施例中，除芳族羰基化合物之至少一調平劑外，電解液進一步含有至少一其他類型之調平劑，該其他類型之調平劑為α-/β-不飽和羧酸或其衍生物。較佳地，該α-/β-不飽和羧酸係由下列組成之群組中選出：丙烯酸、甲基丙烯酸、丁烯酸、3-氯丙烯酸、3,3-二甲基丙烯酸、2,3-二甲基丙烯酸、丙烯酸甲酯、丙烯酸乙酯、丙烯酸正丁酯、丙烯酸異丁酯、丙烯酸2-乙基己酯、甲基丙烯酸乙酯、甲基丙烯酸正丁酯、甲基丙烯酸異丁酯、甲基丙烯酸2-羥基乙酯、甲基丙烯酸2-羥基丙酯、甲基丙烯酸2-二甲胺基乙酯、甲基丙烯酸酐及甲基甲基丙烯酸。該至少一調平劑(α/β-不飽和羧酸)係以自0.05g/L至3g/L(較佳地為在0.1g/L與0.5g/L之間)之濃度存在於電解液中。
在本發明之一實施例中，光亮劑係苄叉丙酮、1-萘甲醛及甲基丙烯酸之混合物，其中苄叉丙酮之濃度在0.01g/L與0.3g/L之間，較佳地在0.005g/L與0.02g/L之間；且其中1-萘甲醛之濃度在0.001g/L與0.2g/L之間，較佳地在0.005g/L與0.02g/L之間；且其中甲基丙烯酸之濃度在0.05g/L與3g/L之間，較佳地在0.1g/L與0.5g/L之間。
例如，1995年Jordan著作《The Electrodeposition of Tin and its Alloys》第71-84頁中揭示典型的浴槽組合物。
藉由直流電(DC)或脈衝電鍍可執行用於焊料庫電鍍之錫及錫合金的電鍍。脈衝電鍍技術尤其適於填充如圖1至圖11所示之本發明的結構。脈衝電鍍之優點係較佳之表面分佈均勻性及利用錫沈積處理較細之晶粒大小而改良之晶體結構及因此較佳之可焊接性質。再者，相比於DC電鍍，藉由脈衝電鍍可獲得較高之施加電流密度及因此較高之輸送量。
大體而言，可施加有效電流密度為1-20A/dm2 之電流脈衝。或者，可利用1-3A/dm2 電流密度之DC執行浴槽之操作。
例如，施加具有3A/dm2 之電流密度的錫脈衝電鍍在30min電鍍時間內產生40μm之平均錫沈積厚度。表面上之厚度變動係僅+/-15%。施加DC電鍍可獲得僅1A/dm2 之最大電流密度。獲得40μm之錫沈積厚度的電鍍時間為86min。表面上之厚度變動係+/-33%，因此遠高於脈衝電鍍之厚度變動。
如下為較佳之脈衝參數：至少一正向電流脈衝之持續時間對至少一反向電流脈衝之持續時間的比率經調整為至少1:0-1:7，較佳地為至少1:0.5-1:4且更佳地為至少1:1-1:2.5。
至少一正向電流脈衝之持續時間可經調整為較佳地至少5ms至1000ms。
至少一反向電流脈衝之持續時間較佳地經調整為至多0.2-5ms且最佳地為0.5-1.5ms。
該至少一正向電流脈衝在工件處之峰值電流密度較佳地經調整為至多1-30A/dm2 之值。尤其較佳地為在水平製程中該至少一正向電流脈衝在工件處之峰值電流密度為約2-8A/dm2 。在垂直製程中該至少一正向電流脈衝在工件處之最佳峰值電流密度為至多1-5A/dm2 。
該至少一反向電流脈衝在工件處之峰值電流密度較佳地經調整為0-60A/dm2 之值。尤其較佳地為在水平製程中該至少一反向電流脈衝在工件處之峰值電流密度為約0-20A/dm2 。在垂直製程中該至少一反向電流脈衝在工件處之最佳峰值電流密度為至多0-12A/dm2 。
根據圖1至圖8之結構中的開口係表示為SRO(焊料光阻開口)，且較佳地具有約5-1000μm之直徑，較佳地為約10-500μm且甚至更佳地為20-100μm。
SRO之高度在5μm與250μm之間(較佳地為約10-50μm)變化。相鄰接觸區域之中心點間的距離係表示為間距，且對IC基板該間距係自90μm至300μm，而對印刷電路該間距自150μm至1000μm。
再者由於焊料遮罩103係由導電種晶層101覆蓋，因此焊料沈積100之電鍍亦在此層上。此層100之厚度較佳地不應超過1-10μm，且更佳地不超過3-6μm。
參考圖1d，從焊料遮罩層103移除焊料沈積100及導電種晶層101。此移除較佳地藉由化學蝕刻一定量之含錫或錫合金的焊料材料層而執行，該量足以從焊料遮罩層區域103移除焊料沈積層100及導電種晶層101，而在至少一接觸區域上留下一焊料材料層。錫及錫合金之蝕刻亦稱為剝離，其可以電解或化學方式執行。又，化學拋光可獨立或與電解或化學剝離組合應用以移除焊料沈積層100及導電種晶層101。
大體上，可利用相同蝕刻溶液以單一蝕刻步驟移除錫或錫合金焊料沈積100及導電種晶層101。然而，在一些情況下，有利的可為施覆不同之蝕刻溶液以用於首先移除焊料遮罩層區域103上之焊料沈積層100及隨後移除導電種晶層101。可應用例行實驗選擇適合之蝕刻溶液。
例如，1995年Jordan著作《The Electrodeposition of Tin and its Alloys》第373-377頁中揭示典型的蝕刻或剝離組合物。
在電解剝離方法期間，錫或錫合金在70-90℃下陽極性溶解於10重量%之NaOH溶液中。
化學剝離大體上在70-90℃之高溫下在含如NaOH(約10重量%)之強鹼溶液中執行。可添加有機添加劑(尤其是如對-硝基酚之硝基芳族化合物)至該溶液中。
或者，化學剝離可在以下溶液中執行：
-過氧化氫，通常添加有氟化物；
-基於硝酸及硝酸鹽之系統，5-40重量%之硝酸鹽；
-基於HCl/氯化銅之系統，含有5-20重量%之HCl，具有2.5mg/L氯化銅之初始濃度。
雖然對於根據圖1之基板，已詳細描述此製程順序，但此製程並不限於此且可應用於所有種類之基板。圖2至圖9顯示因此可處理之本發明的一些較佳實施例。
根據本發明，該焊料遮罩層103並不限於覆蓋該接觸墊104表面之一部分。如圖2所示，該焊料遮罩層103係沈積於該非導電表面105上但未覆蓋該接觸墊104表面之任何部分。接著，形成該導電種晶層101。隨後，該焊料沈積層100係形成於覆蓋該接觸墊104及該非導電表面105之區域的開口中。此結構係稱為非焊料遮罩界定之墊基板。
根據本發明，該接觸墊104並不限於一平坦結構。如圖3所示，該接觸墊104可為填充有焊料沈積100之通孔或溝渠之一部分。通孔及溝渠較佳地具有5-250μm之深度及5-200μm之寬度。
此結構亦可為如圖4所示之非焊料遮罩界定之墊基板。
根據本發明，焊料沈積層100並不限於該等開口，但亦可如圖5所示在開口上方延伸。在此實施例中，一蝕刻光阻106係施覆於焊料沈積層100上，該焊料沈積層100係在上覆該至少一接觸墊104之至少表面區域上，如圖5d所示。以一定量蝕除焊料沈積層100及導電層101，該量足以從焊料遮罩層103移除焊料沈積層及導電層兩者，而在至少一接觸墊區域上留下一焊料沈積層。隨後移除該蝕刻光阻。圖5f係在一回流步驟後該焊料沈積100成為焊料凸塊之實例。
圖6係類似於圖5所示具有非焊料遮罩界定之接觸墊104之焊料凸塊實施例的實例。
圖7係一焊料凸塊實施例之實例，其中該接觸墊104為一通孔或溝渠之一部分。
圖8係一焊料凸塊實施例之實例，其中該接觸墊104為一通孔或溝渠之一部分，且該接觸墊104係非焊料遮罩界定。
圖9係一非焊料遮罩界定之墊的實例，該非焊料遮罩界定之墊具有施覆一額外光阻之電鍍焊料材料層的個別高度。在此實施例中，額外光阻106係施覆於焊料遮罩103之水平表面區域上。較佳地，此光阻未施覆於基板區域105上。添加額外光阻之目的係增加基板上之焊料沈積量。從圖9可瞭解施覆額外光阻層106於焊料遮罩層103之頂部未改變總電鍍順序，且尤其未影響本發明之優點。
根據本發明之一較佳實施例，可施覆由根據圖5至圖9之焊料沈積100形成之該焊料凸塊100以用於形成覆晶接合點。在回流溫度下，可形成覆晶接合點。
根據本發明之一較佳實施例，可施覆該電鍍焊料凸塊以用於在IC晶片上形成具有金屬凸塊之覆晶接合點。在回流溫度下，可形成覆晶接合點。
圖10係在根據本發明之一較佳實施例之兩個基板之間的接合處理之實例，例如IC基板(頂部)與印刷電路板(底部)之間的接合處理。在回流溫度下，可形成覆晶接合點。
圖11係在根據本發明之一較佳實施例之兩個基板之間的接合處理之另一實例，例如IC基板(頂部)與印刷電路板(底部)之間的接合處理。該焊料凸塊藉由回流處理而在接合處理前預先球狀化。
在回流溫度下，可形成覆晶接合點。
根據本發明之一較佳實施例，可施覆該電鍍焊料凸塊以用於形成覆晶接合點及板對板式焊料接合點。
焊料凸塊可為任何形狀，諸如柱狀凸塊、球狀凸塊、圓柱形凸塊或其他。
在另一實施例中，根據本發明之方法可用於形成覆晶接合點及板對板式焊料接合點，一電路藉由印刷及蝕刻處理形成於該等接合點上。
參考圖12，其中具有盲微孔111之焊料遮罩界定之墊係形成於非導電基板105上，該非導電基板105在其表面之一側上具有一銅層108。該銅層108具有15μm之典型厚度，然而具有自3μm至35μm之厚度的銅層108係適用於本發明之方法。具有3-7μm之厚度的銅層108尤其適合於製造高密度互連結構。通常使用具有3μm、5μm或7μm之厚度的該銅層108。
附著至非導電基板105之至少一表面的至少一銅層108係藉由印刷及蝕刻方法而結構化，即轉換為一電路。因此，一光阻係使用已見於此項技術之方法而沈積於該銅層108上且經圖案化。在本發明之一實施例中，利用一微蝕刻處理來處理銅層108之表面以增強銅層108之表面與光阻之間的黏著性。例如，2003年《E. G. Leuze Verlag Bad Saulgau》第一版第132頁W. Jillek、G. Keller著作「Handbuch der Leiterplattentechnik Band 4」中描述用於銅表面之此蝕刻製程。典型之微蝕刻製程包括利用過硫酸鹽及硫酸或利用包括過氧化氫及硫酸之組合物來處理銅表面。
視情況，銅層108之表面在光阻沈積前經受機械處理以增加光阻稍後沈積於銅層108上之黏著性。此類機械處理為本技藝已知且包含刷光與磨光。
亦可組合用於增加銅層108之表面與光阻層之間的黏著性之該等化學及機械程序。
可施覆液體及乾燥膜光阻以將銅層108轉換為結構化之銅層109。典型之光阻材料及沈積、照射及顯影此等材料之程序為本技藝已知。在本發明之一實施例中，乾燥膜光阻係用於提供電路圖案至銅層108上。在另一實施例中，液體光阻係用於與乾燥膜光阻相同之目的。
塗佈有圖案化之光阻的銅層108係與蝕刻組合物接觸以從銅層108之未塗佈有光阻的該等部分中移除所有的銅，導致一結構化之銅層109。為此目的，可施覆不同之蝕刻組合物。在一實施例中，使用包括酸、過氧化氫及CuCl2 之酸性蝕刻組合物。在另一實施例中，使用包括氨及CuCl2 之鹼性蝕刻組合物。
光阻係藉由習知的光阻剝離方法而從非導電基板105移除，其中經光阻塗佈之基板係與鹼性水溶液接觸。該剝離處理之溫度通常保持在50℃與55℃之間。該水溶液通常噴覆於具有光阻層之非導電基板105上。
在形成開口111後，焊料遮罩層103係沈積於結構化之銅層109及非導電基板105之相鄰表面上。為此可應用機械及雷射鑽孔兩者。雷射鑽孔係用於形成開口111、堆疊之盲微孔113及具有之直徑的焊料光阻開口107之較佳方法。UV類型或CO2 類型之雷射鑽孔方法係適用於本發明。
在本發明之一實施例中，焊料遮罩層103係一永久焊料遮罩且在製造印刷電路板後保持附著至結構化之銅層109、及非導電基板105之表面。
焊料遮罩層103係藉由已知之技術而沈積於非導電基板105之表面及結構化之銅層109。適用於本發明之實例係網板印刷及/或光微影製程。根據本發明可使用多種類型之焊料遮罩：UV-硬化焊料遮罩、熱固化二成分焊料遮罩及光可成像焊料遮罩。
在圖14所示之本發明的一實施例中，與圖12及圖13所示相反，在焊料遮罩層103經沈積後鑽孔開口111，即，在焊料遮罩層103經沈積及結構化後藉由雷射鑽孔而移除非導電基板105之材料。
在本發明之另一實施例中，一堆疊盲微孔113經鑽孔穿過在鑽孔前沈積之焊料遮罩層103、及非導電基板105，如圖15所示。
在下一步驟中，必須清洗及調節曝露內層接觸墊110之經鑽孔的堆疊盲微孔113及焊料光阻開口107以用於隨後之處理步驟。本技藝已知之方法(如去污處理製程)係適用於本發明之方法。
污跡係關於自非導電基板材料、焊料遮罩及光阻導出之聚合物材料殘餘物，且由鑽孔及鑽孔期間之熱效應引起。必須在該孔之金屬化之前移除污跡以保證第一金屬化層與介電材料之間的可靠黏著性，及/或以保證可靠之銅/銅互連。
該污跡例如可藉由在高電力場中使用四氯甲烷或氮氣/氧氣混合物的電漿技術而移除。電漿技術尤其適用於批式製程模式中之鹼性材料，如及聚醯亞胺。
在本發明之一實施例中，去污製程係鹼性高錳酸鉀處理，其中來自雷射鑽孔開口111、堆疊盲微孔113及焊料光阻開口107之塑膠材料污跡係利用三步驟製程而移除，該三步驟處理包括：a)在例如基於丁基乙二醇之膨潤劑中膨潤塑膠材料；b)高錳酸鉀蝕刻，其導致從塑膠材料移除污跡及其他殘餘物；及c)減少製程，其中移除在高錳酸鉀蝕刻期間產生之分解產物，及在孔內進一步清洗及調節基板表面。通常利用基於H2 O2 之組合物執行該減少步驟c)。視需要地加入其他製程步驟以清洗存在於一些類型之基板材料中的玻璃粒子劑/或玻璃絲。
在導電種晶層101沈積之前，視需要於內層接觸墊110上形成一障壁層102(圖13)。
接著於導電種晶層101上形成含錫或錫合金之焊料材料層100。
從焊料遮罩層103移除焊料材料層100及導電種晶層101。
視情況，在蝕除過多之焊料材料後，於焊料材料層100上沈積一額外之金屬層。該金屬錫藉由一無電金屬電鍍製程而沈積，且由下列組成之群組中選出：鉛、銀、銅、鉍、銻、鋅、鎳、鋁、鎂、銦、碲、鎳及鎵。該無電金屬電鍍製程包含浸鍍及自行催化電鍍。用於鉛、銀、銅、鉍、銻、鋅、鎳、鋁、鎂、銦、碲、鎳及鎵之無電沈積的製程及組合物為本技藝已知，且可採用於本發明而無需其他任何修改。用於無電金屬電鍍於焊料沈積層100上之較佳金屬為銀、銅、鎳、金及鈀。沈積於焊料材料層100上之該額外金屬層在經受回流製程時形成一中間金屬合金焊料。
以下實例進一步說明本發明。
實例 實例1
使用具有根據圖1a之接觸墊結構的IC基板。SRO為120μm，焊料遮罩高度為25μm。
電鍍順序係根據圖1。首先在整個基板表面上形成銅之導電種晶層101。為此該表面係首先與含離子化之鈀的酸性溶液接觸，而其後與用於化學銅沈積之溶液接觸。
其後，從一浴槽中於導電層上電鍍錫焊料沈積100，該槽含有：為Sn(MSA)2 之45g/L Sn2+ 、60mL/L MSA(70%溶液)、2g/L對苯二酚、7.0g/L之Lugalvan BNO12及100mg/L苯亞甲基丙酮。
浴槽之pH為0，溫度為20℃。電鍍7min。應用以下參數使用脈衝電鍍：正向電流脈衝之平均電流密度：2A/dm2 ；正向電流脈衝之持續時間：20ms；反向電流脈衝之平均電流密度：0A/dm2 (非反相脈衝，僅暫停脈衝)；反向電流脈衝之持續時間：4ms。
根據圖1之開口(SRO)係完全由錫焊料沈積填充而無需形成任何空孔。另外，錫沈積於焊料遮罩區域103上，其厚度為3μm(圖1c)。
及其後藉由在含30體積比%之硝酸的溶液中在40℃之溫度下處理1min而移除在焊料遮罩區域上之錫焊料沈積100、及導電種晶層101。
在蝕刻處理後，焊料沈積100僅保留於開口中，而焊料遮罩層103上之焊料沈積100及銅導電種晶層101已完全移除(圖1d)。錫焊料沈積顯示極均勻之表面分佈且無晶鬚。此適合於焊接至晶片或電路上。
實例2
重複實例1，現使用如下錫槽，其包括：為Sn(MSA)2 之45g/L Sn2+ 、60ml/l MSA(70%溶液)、0.5g/L 2-胺基-3-羥基-吡啶、7.0g/l之BNO12(BASF SE之產品)及由0.5g/L之甲基丙烯酸與0.05g/l之1-萘甲醛組成之調平劑的混合物。
錫焊料沈積顯示極均勻之表面分佈且無晶鬚。此適合於焊接至晶片或電路上。
100．．．焊料沈積層
101．．．導電種晶層
102．．．視需要的障壁層
103．．．焊料遮罩層
104．．．外層接觸墊
105．．．非導電基板
106．．．蝕刻光阻
107．．．焊料光阻開口(SRO)
108．．．銅層
109．．．結構化之銅層
110．．．內層接觸墊
111．．．開口，所形成之微盲孔(BMV)
112．．．保形塗佈BMV
113．．．堆疊BMV
114．．．具有用於BMV之開口的內層墊
圖1包含圖1a至圖1d，其顯示一種用以獲得具有平坦化之電鍍焊料材料層之焊料遮罩界定之墊的方法；
圖2包含圖2a至圖2d，其顯示一種用以獲得具有平坦化之電鍍焊料材料層之非焊料遮罩界定之墊的方法；
圖3包含圖3a至圖3d，其顯示一種用以獲得焊料遮罩界定之墊的方法，該焊料遮罩界定之墊具有盲微孔(BMV)且具有平坦化之電鍍焊料材料層；
圖4包含圖4a至圖4d，其顯示一種用以獲得非焊料遮罩界定之墊的方法，該非焊料遮罩界定之墊具有盲微孔(BMV)且具有平坦化之電鍍焊料材料層；
圖5包含圖5a至圖5f，其顯示一種用以獲得焊料遮罩界定之墊的方法，該焊料遮罩界定之墊具有經受回流處理之電鍍焊料材料層的個別高度；
圖6包含圖6a至圖6f，其顯示一種用以獲得非焊料遮罩界定之墊的方法，該非焊料遮罩界定之墊具有經受回流處理之電鍍焊料材料層的個別高度；
圖7包含圖7a至圖7f，其顯示一種用以獲得焊料遮罩界定之墊的方法，該焊料遮罩界定之墊具有盲微孔(BMV)且具有經受回流處理之電鍍焊料材料層之個別高度；
圖8包含圖8a至圖8f，其顯示一種用以獲得非焊料遮罩界定之墊的方法，該非焊料遮罩界定之墊具有盲微孔(BMV)且具有經受回流處理之電鍍焊料材料層之個別高度；
圖9包含圖9a至圖9f，其顯示一種用以獲得非焊料遮罩界定之墊的方法，該非焊料遮罩界定之墊具有電鍍焊料材料層施覆額外電阻的個別高度以增加焊料沈積之體積；
圖10顯示根據圖1之實施例的平坦結構與含有額外焊料體積(焊料凸塊)之圖7的實施例之接合；
圖11顯示根據圖1之實施例的平坦結構與含有額外焊料體積之圖4的實施例之接合，該額外焊料具有藉由回流該焊料(焊料凸塊)而獲得之預球狀化結構；
圖12包含圖12a至圖12h，其顯示一種用以獲得焊料遮罩界定之墊的方法，該焊料遮罩界定之墊具有盲微孔(BMV)且具有平坦化之電鍍焊料沈積；
圖13包含圖13a至圖13h，其顯示一種用以獲得焊料遮罩界定之墊的方法，該焊料遮罩界定之墊具有盲微孔(BMV)且具有平坦化之電鍍焊料沈積及障壁層；
圖14包含圖14a至圖14h，其顯示一種用以獲得焊料遮罩界定之墊的方法，該焊料遮罩界定之墊具有堆疊之盲微孔(BMV)且具有平坦化之電鍍焊料沈積；及
圖15包含圖15a至圖15g，其顯示一種用以獲得具有堆疊之盲微孔的焊料遮罩界定之墊的方法。
100．．．焊料材料層/焊料沈積層
101．．．導電種晶層
102．．．視需要的障壁層
103．．．焊料遮罩層
104．．．外層接觸墊
105．．．非導電基板
107．．．焊料光阻開口(SRO)

Claims (18)

  1. 一種在基板上形成焊料沈積之方法，該方法包括如下步驟：i)提供一基板，該基板包含帶有包含至少一接觸區域之電路的一表面；ii)形成一焊料遮罩層，該焊料遮罩層係放置於該基板表面上且經圖案化以曝露該至少一接觸區域；iia)在該焊料遮罩層上形成一額外之光阻層；iii)使包含該光阻層及焊料遮罩層及該至少一接觸區域之該整個基板區域與一溶液接觸，該溶液係適合於在該基板表面上提供一導電層；iv)於該導電層上電鍍含錫或錫合金之一焊料沈積層；v)蝕除一定量之含錫或錫合金之該焊料沈積層以及該導電層，該量足以從該光阻層區域移除該焊料沈積層及該導電層之兩者，而在至少一接觸區域上留下一焊料材料層；vi)移除該光阻層。
  2. 如請求項1之方法，其在步驟i)與步驟ii)之間包括如下步驟：a)形成放置於該基板之該至少一銅表面(108)上的一光阻層，並結構化該光阻層為一電路之一負影像；b)蝕除該至少一銅表面(108)之穿透該圖案化光阻而曝露出來的部分； c)移除該光阻。
  3. 如請求項1或2之方法，其中形成用以曝露至少一內層墊之至少一開口。
  4. 如請求項3之方法，其中在步驟ii)之後形成該至少一開口。
  5. 如請求項3之方法，其中在步驟ii)之前形成該至少一開口。
  6. 如請求項1或2之方法，其中該錫或錫合金係由一組合物沈積而成，該組合物包括：至少一錫離子來源；至少一酸；至少一調平劑，其係由以下組成之群組中選出：芳族醛、芳族酮及α-/β-不飽和羧酸；及至少一抗氧化劑。
  7. 如請求項6之方法，其中該至少一芳族醛或芳族酮係由下列組成之群組中選出：苄叉丙酮、苯甲醛、3-氯苯甲醛、4-氯苯甲醛、2,4-二氯苯甲醛、2,6-二氯苯甲醛、2,4,6-三氯苯甲醛、1-萘甲醛、2-萘甲醛、2-羥基苯甲醛、3-羥基苯甲醛、4-羥基苯甲醛、2-甲基苯甲醛、3-甲基苯甲醛、4-甲基苯甲醛、間-甲氧基苯甲醛、鄰-甲氧基苯甲醛、對-甲氧基苯甲醛、2-氯苯乙酮、3-氯苯乙酮、4-氯苯乙酮、2,4-二氯苯乙酮、2,4,6-三氯苯乙酮。
  8. 如請求項6之方法，其中該至少一α-/β-不飽和羧酸係由下列組成之群組中選出：丙烯酸、甲基丙烯酸、丁烯 酸、3-氯丙烯酸、3,3-二甲基丙烯酸、2,3-二甲基丙烯酸、丙烯酸甲酯、丙烯酸乙酯、丙烯酸正丁酯、丙烯酸異丁酯、丙烯酸2-乙基己酯、甲基丙烯酸乙酯、甲基丙烯酸正丁酯、甲基丙烯酸異丁酯、甲基丙烯酸2-羥基乙酯、甲基丙烯酸2-羥基丙酯、甲基丙烯酸2-二甲胺基乙酯、甲基丙烯酸酐及甲基甲基丙烯酸。
  9. 如請求項6之方法，其中使用至少一芳族醛或芳族酮與至少一α-/β-不飽和羧酸之混合物作為調平劑。
  10. 如請求項1或2之方法，其中於該至少一接觸區域上電鍍一障壁層。
  11. 如請求項10之方法，其中該障壁層係由下列組成之群組中選出的金屬組成：銅、錫、鎳、鉻、鈦、金、銅-鉻合金、錫-鉛合金或其等之任何合金。
  12. 如請求項1或2之方法，其中於該焊料沈積層上沈積一額外之金屬層。
  13. 如請求項12之方法，其中該額外之金屬層係由如下組成之群組中選出：鉛、銀、銅、鉍、銻、鋅、鎳、鋁、鎂、銦、碲、金及鎵。
  14. 如請求項1或2之方法，其中該接觸區域包括一通孔或溝渠。
  15. 如請求項1或2之方法，其中該基板經受一回流處理以回流含錫或錫合金之該焊料沈積層。
  16. 如請求項1或2之方法，其中該導電種晶層係藉由銅之無電沈積而形成。
  17. 如請求項1或2之方法，其中該焊料沈積層係由錫及由下列組成之群組中選出的元素之混合物製成的錫合金：鉛、銀、銅、鉍、銻、鋅、鎳、鋁、鎂、銦、碲、鎳及鎵。
  18. 如請求項1或2之方法，其中該基板為一印刷電路板、一IC基板或一內插器。
TW098135299A 2008-10-21 2009-10-19 在基板上形成焊料沈積之方法 TWI437135B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08167159A EP2180770A1 (en) 2008-10-21 2008-10-21 Method to form solder deposits on substrates
EP09158725 2009-04-24
EP09158715A EP2244285A1 (en) 2009-04-24 2009-04-24 Method to form solder deposits on substrates

Publications (2)

Publication Number Publication Date
TW201026910A TW201026910A (en) 2010-07-16
TWI437135B true TWI437135B (zh) 2014-05-11

Family

ID=41581450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098135299A TWI437135B (zh) 2008-10-21 2009-10-19 在基板上形成焊料沈積之方法

Country Status (8)

Country Link
US (1) US8507376B2 (zh)
EP (1) EP2377376B1 (zh)
JP (1) JP2012506628A (zh)
KR (1) KR20110070987A (zh)
CN (1) CN102187749A (zh)
MY (1) MY158939A (zh)
TW (1) TWI437135B (zh)
WO (1) WO2010046235A1 (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8993431B2 (en) * 2010-05-12 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating bump structure
EP2405468A1 (en) * 2010-07-05 2012-01-11 ATOTECH Deutschland GmbH Method to form solder deposits on substrates
KR102055459B1 (ko) * 2010-08-02 2019-12-12 아토테크더치랜드게엠베하 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법
JP2012129369A (ja) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板
WO2012087072A2 (ko) * 2010-12-24 2012-06-28 엘지이노텍주식회사 인쇄회로기판 및 이의 제조 방법
KR101231522B1 (ko) * 2010-12-24 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9363883B2 (en) * 2010-12-24 2016-06-07 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing same
US20120175772A1 (en) * 2011-01-07 2012-07-12 Leung Andrew K Alternative surface finishes for flip-chip ball grid arrays
US8693203B2 (en) * 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US8564030B2 (en) 2011-06-10 2013-10-22 Advanced Micro Devices Self-aligned trench contact and local interconnect with replacement gate process
CN102306631B (zh) * 2011-07-20 2013-01-23 中国科学院上海微***与信息技术研究所 一种基于电镀工艺改善Sn-Ag焊料性能的方法
JP5330474B2 (ja) * 2011-09-22 2013-10-30 上村工業株式会社 デスミア液及びデスミア処理方法
US8716124B2 (en) 2011-11-14 2014-05-06 Advanced Micro Devices Trench silicide and gate open with local interconnect with replacement gate process
CN103179806B (zh) * 2011-12-21 2019-05-28 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
US8759210B2 (en) 2012-07-19 2014-06-24 International Business Machines Corporation Control of silver in C4 metallurgy with plating process
US8742578B2 (en) 2012-07-19 2014-06-03 International Business Machines Corporation Solder volume compensation with C4 process
JP6155571B2 (ja) 2012-08-24 2017-07-05 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP6326723B2 (ja) * 2012-08-24 2018-05-23 Tdk株式会社 端子構造及び半導体素子
EP2709160B1 (en) * 2012-09-14 2016-03-30 ATOTECH Deutschland GmbH Method for metallization of solar cell substrates
JP2014072371A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2014072370A (ja) * 2012-09-28 2014-04-21 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP6133056B2 (ja) 2012-12-27 2017-05-24 ローム・アンド・ハース電子材料株式会社 スズまたはスズ合金めっき液
US9313881B2 (en) * 2013-01-11 2016-04-12 Qualcomm Incorporated Through mold via relief gutter on molded laser package (MLP) packages
JP6006683B2 (ja) * 2013-06-26 2016-10-12 株式会社Ｊｃｕ スズまたはスズ合金用電気メッキ液およびその用途
JP6030513B2 (ja) * 2013-07-16 2016-11-24 日本特殊陶業株式会社 配線基板の製造方法
US9070676B2 (en) * 2013-10-09 2015-06-30 Invensas Corporation Bowl-shaped solder structure
US20150122662A1 (en) * 2013-11-05 2015-05-07 Rohm And Haas Electronic Materials Llc Plating bath and method
US20150122661A1 (en) * 2013-11-05 2015-05-07 Rohm And Haas Electronic Materials Llc Plating bath and method
JP6169960B2 (ja) * 2013-12-04 2017-07-26 日東電工株式会社 回路付サスペンション基板の製造方法
US9627445B2 (en) * 2013-12-05 2017-04-18 Infineon Technologies Dresden Gmbh Optoelectronic component and a method for manufacturing an optoelectronic component
TWI482541B (zh) * 2013-12-10 2015-04-21 Subtron Technology Co Ltd 線路板及其製作方法
JP2015193916A (ja) * 2014-03-18 2015-11-05 上村工業株式会社 錫または錫合金の電気めっき浴、およびバンプの製造方法
JP6332668B2 (ja) * 2014-03-19 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
KR102233334B1 (ko) * 2014-04-28 2021-03-29 삼성전자주식회사 주석 도금액, 주석 도금 장치 및 상기 주석 도금액을 이용한 반도체 장치 제조 방법
TWI521622B (zh) * 2014-05-07 2016-02-11 中原大學 金屬凸塊之形成方法
JP6442722B2 (ja) * 2014-10-08 2018-12-26 石原ケミカル株式会社 電気メッキ式の突起電極形成方法
TWI667758B (zh) 2014-11-03 2019-08-01 國立成功大學 電性連接結構及其製備方法
JP6813574B2 (ja) * 2015-10-06 2021-01-13 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＡｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ インジウムまたはインジウム合金の堆積方法および物品
US9953908B2 (en) * 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
JP6780933B2 (ja) 2015-12-18 2020-11-04 新光電気工業株式会社 端子構造、端子構造の製造方法、及び配線基板
US10049996B2 (en) * 2016-04-01 2018-08-14 Intel Corporation Surface finishes for high density interconnect architectures
WO2018063415A1 (en) * 2016-10-01 2018-04-05 Intel Corporation Indium solder metallurgy to control electro-migration
WO2018115408A1 (en) 2016-12-23 2018-06-28 Atotech Deutschland Gmbh Method of forming a solderable solder deposit on a contact pad
JP6836072B2 (ja) * 2017-05-15 2021-02-24 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2019066977A1 (en) 2017-09-29 2019-04-04 Intel Corporation FIRST-LEVEL THIN-LEVEL INTERCONNECTIONS DEFINED BY AUTOCATALYTIC METAL FOR LITHOGRAPHIC INTERCONNECTION HOLES
JP6951219B2 (ja) * 2017-11-29 2021-10-20 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
WO2019106645A1 (en) * 2017-11-30 2019-06-06 Giora Topaz Powder Coating (2007) Ltd. Electro-less production of silicon nanowires and plates in a solution
CN108493629A (zh) * 2018-03-12 2018-09-04 福耀集团（上海）汽车玻璃有限公司 一种电气联接元件和汽车玻璃
CN108834330B (zh) * 2018-06-29 2021-07-20 惠州市金百泽电路科技有限公司 一种pcb“d”字型异型焊盘的加工方法
KR102634250B1 (ko) * 2018-12-27 2024-02-07 솔브레인 주식회사 도금 조성물 및 솔더 범프 형성 방법
FI130166B (en) * 2019-03-08 2023-03-23 Picosun Oy Solder mask
US11557491B2 (en) 2019-10-31 2023-01-17 Nxp B.V. Selective underfill assembly and method therefor
TWI743970B (zh) * 2020-08-28 2021-10-21 巨擘科技股份有限公司 多層基板表面處理層結構及其製造方法
US11963291B2 (en) 2022-04-21 2024-04-16 Nxp B.V. Efficient wave guide transition between package and PCB using solder wall
CN116479485B (zh) * 2023-05-04 2023-10-20 泰州东田电子有限公司 一种高可靠性引线框架及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582576A (en) * 1985-03-26 1986-04-15 Mcgean-Rohco, Inc. Plating bath and method for electroplating tin and/or lead
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
US6267863B1 (en) * 1999-02-05 2001-07-31 Lucent Technologies Inc. Electroplating solution for electroplating lead and lead/tin alloys
JP2002076582A (ja) * 2000-08-30 2002-03-15 Tdk Corp 部品搭載基板及びその製造方法
JP2002190490A (ja) * 2000-12-20 2002-07-05 Denso Corp バンプを有する電子部品
JP2002302790A (ja) * 2001-04-06 2002-10-18 Ishihara Chem Co Ltd スズ−銅合金メッキ方法
EP1322146A1 (en) * 2001-12-18 2003-06-25 Phoenix Precision Technology Corporation Method of electroplating solder bumps on an organic circuit board
JP2004200412A (ja) * 2002-12-18 2004-07-15 Kyocera Corp 半田バンプ付き配線基板およびその製造方法
JP4501580B2 (ja) * 2004-05-18 2010-07-14 ソニー株式会社 凸型電極およびその製造方法
TWI270329B (en) * 2005-04-04 2007-01-01 Phoenix Prec Technology Corp Method for fabricating conducting bump structures of circuit board
TWI292684B (en) 2006-02-09 2008-01-11 Phoenix Prec Technology Corp Method for fabricating circuit board with conductive structure
JP2007317823A (ja) * 2006-05-25 2007-12-06 Cmk Corp プリント配線板とその製造方法

Also Published As

Publication number Publication date
WO2010046235A1 (en) 2010-04-29
EP2377376A1 (en) 2011-10-19
MY158939A (en) 2016-11-30
TW201026910A (en) 2010-07-16
US20110189848A1 (en) 2011-08-04
CN102187749A (zh) 2011-09-14
EP2377376B1 (en) 2019-08-07
KR20110070987A (ko) 2011-06-27
US8507376B2 (en) 2013-08-13
JP2012506628A (ja) 2012-03-15

Similar Documents

Publication Publication Date Title
TWI437135B (zh) 在基板上形成焊料沈積之方法
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
TWI564977B (zh) 形成銲接沈積物於基板上之方法
EP2601822B1 (en) Method to form solder deposits and non-melting bump structures on substrates
EP2180770A1 (en) Method to form solder deposits on substrates
EP2244285A1 (en) Method to form solder deposits on substrates
EP3560304B1 (en) Method of forming a solderable solder deposit on a contact pad
EP2416634A1 (en) Method to form solder deposits on substrates
EP2506690A1 (en) Method to form solder deposits and non-melting bump structures on substrates