TWI435445B

TWI435445B - 用於互補金氧半導體影像感測器之無損害雜質摻雜之方法

Info

Publication number: TWI435445B
Application number: TW100132474A
Authority: TW
Inventors: Keh Chiang Ku; Chia Ying Liu; Hsin Chih Tai; Vincent Venezia
Original assignee: Omnivision Tech Inc
Priority date: 2010-10-01
Filing date: 2011-09-08
Publication date: 2014-04-21
Also published as: HK1170844A1; US8614112B2; CN102446943A; US20120080765A1; TW201218365A; CN102446943B

Description

用於互補金氧半導體影像感測器之無損害雜質摻雜之方法

本發明大體上係關於影像感測器，且具體言之但非排他地，係關於具有改良之背面表面摻雜的背照式(「BSI」)影像感測器。

影像感測器已變得普遍存在。影像感測器廣泛地用在數位靜態相機、蜂巢式電話、安全相機、醫學、汽車及其他應用中。用以製造影像感測器(且詳言之，CMOS影像感測器(「CIS」))之技術已持續大步前進。舉例而言，對較高解析度及較低功率消耗之需求已助長了影像感測器之進一步小型化及整合。因此，影像感測器之像素陣列中之像素的數目已增加，而每一像素單元之大小已減小。

通常，影像感測器之每一像素包括諸如光電二極體之感光元件，及用於自感光元件讀出信號之一或多個電晶體。隨著像素單元大小減小，電晶體大小亦可能減小。傳送電晶體通常用在具有四電晶體設計之像素中。傳送電晶體將感光元件與像素之其餘部分分離。傳送電晶體形成於感光元件與一浮動節點之間，且希望按比例縮小傳送電晶體以具有短閘極長度，從而獲得較大之整合及增強之像素填充因數。

在多數影像感測器中，每一像素之構成元件形成於被視為矽基板之前表面的表面上或其附近，且將由像素捕獲之光入射於該前表面上。代替捕獲入射於基板之正面上的光，或除了捕獲入射於基板之正面上的光之外，被稱作背照式(BSI)影像感測器的一些影像感測器可捕獲入射於基板之後表面上的光。在BSI影像感測器中，背面照明使光子吸收大半發生在背面矽表面附近。為分離由光子吸收而產生之電子電洞對且將電子朝向感光區驅動，在矽後表面附近的電場為有幫助的。此電場可由對矽之該後表面摻雜而產生。經摻雜之後表面的品質在影像感測器效能方面起到重要的作用。經摻雜之後表面區中的晶體缺陷及非活性摻雜劑可因截獲電子且不允許電子到達感光區(此可導致「熱像素」缺陷)而使量子效率降級。

CMOS影像感測器中的晶體缺陷的主要來源之一為習知離子植入製程的結果，習知離子植入製程涉及摻雜劑植入，繼之以熱退火以使所植入之摻雜劑活化。熱雷射退火為用以在離子植入之後減少晶體缺陷出現的一種方法，但雷射退火造成局部加熱，此可使BSI CIS的基板溫度顯著增加，此係因為在此等類型之影像感測器中，磊晶(epi)層(像素主要由其形成)為薄的(例如，<4 μm厚)。基板溫度之增加可導致非所欲之摻雜劑擴散及/或金屬劣化/熔化。可藉由使用較厚之最終磊晶層來減少非所欲之區的過度加熱的可能，較厚之最終磊晶層可藉由在基板薄化製程期間移除較少磊晶層而產生。然而，增加磊晶層之厚度導致影像感測器中之相鄰像素之間的電串擾增加。

除了致使基板溫度增加之外，雷射退火亦可能會未能使所有背面摻雜劑活化，此可導致非活性摻雜劑缺陷。與使用離子植入及雷射熱退火的當前製造程序相關聯的此等問題可在所得影像感測器中引起不良問題，諸如高的暗電流及高的白像素計數。

參看以下圖式描述本發明之非限制性及非詳盡實施例，其中除非另有指明，否則貫穿各個視圖，相同參考數字指代相同部分。

本文中描述用於產生背照式(「BSI」)影像感測器之無損害雜質摻雜之方法的實施例。在以下描述中，描述多種特定細節以提供對本發明之實施例的詳盡理解，但熟習此項相關技術者將認識到，可在無特定細節中之一或多者的情況下或藉由其他方法、組件、材料等實踐本發明。在其他例子中，熟知結構、材料或操作雖然未詳細展示或描述但仍涵蓋於本發明之範疇內。

遍及本說明書對「一實施例」之引用意謂結合該實施例所描述的特定特徵、結構或特性包括於本發明之至少一實施例中。因此，遍及本說明書各處之片語「在一實施例中」的出現未必均指相同實施例。此外，可在一或多個實施例中以任何合適方式組合特定特徵、結構或特性。雖然諸如「頂部」、「底部」、「在...下面」之方向術語係參考經描述之圖式的定向而使用，但其不應理解為對實施例之定向之任何種類的限制。

圖1為具有背面摻雜劑之背照式(BSI)影像感測器的影像像素100之實施例的橫截面圖。影像像素100之所說明實施例為在影像感測器之像素陣列內的像素之一可能實施。影像像素100之所說明實施例包括：p型磊晶層110、p型釘紮層117、n型感光區115、傳送電晶體120，以及形成於磊晶層110之正面上的淺溝槽隔離(「STI」)及n+源極/汲極擴散區130。N+源極/汲極擴散區130形成於p井140內。當然，在其他實施例中，像素100之元件的傳導性類型可倒轉。舉例而言，在替代實施例中，區115、130可經P型摻雜，而區110、140及116可經N型摻雜。

層間介電質154將磊晶層110之正面表面與金屬堆疊150分離。儘管圖1說明兩層金屬堆疊，但金屬堆疊150可包括更多或更少金屬層以用於經由像素陣列之正面導引電信號。背面p+摻雜層116形成於厚度L之磊晶層110之背面上。可選抗反射(「AR」)層160可形成於背面p+摻雜層116之背面上。彩色濾光片165可形成於AR層160之背面上，且可具有拜耳(Bayer)圖案，或包括紅外線濾光片，或該兩者之組合。在其他實施例中，彩色濾光片165可完全不存在。微透鏡170形成於影像像素100之背面上，且將來自背面表面之光導向n型感光區115。

圖2為說明用於製造BSI影像感測器之影像像素300(參見圖3A至圖3D)的程序200之實施例的流程圖。在程序200中出現之程序區塊中之一些或全部的次序不應視為限制性的。實情為，受益於本發明之一般熟習此項技術者將理解，程序區塊中之一些可以未說明之多種次序來執行。

在程序區塊205中，影像像素300之製造一直到後段製程(「BEOL」)組件的製造之前都遵照習知技術，該等BEOL組件包括擴散植入物、矽化物、像素電晶體電路及如在圖3A中所展示之金屬堆疊350。圖3A亦展示形成於p+基板305上之磊晶層310。在程序區塊207中，處置晶圓(未展示於圖3A至圖3D中)接合至正面影像感測器晶圓。在程序區塊210中，使影像像素300背面變薄以移除p+基板305且暴露p型磊晶層310之背面。

在程序區塊215中，純p型摻雜劑區390使用電漿浸沒離子植入(「PIII」)製程形成於p型磊晶層310之背面中或其上(參見圖3B)。如本文中所使用，關於摻雜劑區所使用之術語「純」不意謂摻雜劑區必須由無雜質之100%所選摻雜劑製成。實情為，「純」意謂摻雜劑區雖然主要由所選摻雜劑組成但可含有任何量之一或多個雜質，只要雜質不以以下量出現：該量將干擾使用PIII製程之摻雜劑區390的形成，干擾背面摻雜層316之稍後形成，或干擾所得像素之操作。在PIII中，使p型磊晶層310之表面曝露於電漿，且施加高負電壓以在p型磊晶層310之表面與電漿之間形成電場。該電場使來自電漿朝著p型磊晶層之表面的p型摻雜劑離子加速，藉此植入該等離子。在一實施例中，摻雜劑離子可為硼，但在其他實施例中，可使用其他類型之摻雜劑。使用此製程，純p型摻雜劑區390形成於p型磊晶層310之背面上。一般而言，摻雜劑區390具有與感光區315之極性相反之極性：在所說明實施例中，純摻雜劑區390經p摻雜而感光區315經n摻雜，但在感光區315經p摻雜之實施例中，純摻雜劑區390可經n摻雜。

在程序區塊220中，類似於在程序區塊215中所使用之PIII製程的一PIII製程可用以將罩蓋膜395沈積於純p型摻雜劑區390之背面上，如圖3B中所展示。在一實施例中，罩蓋膜395可為多晶矽，但在其他實施例中可為另一形式之矽或完全為另一材料。在程序區塊225中，施加雷射脈衝以熔化罩蓋膜395及p型磊晶層310之背面表面。在p型磊晶層再結晶之後，純摻雜劑區390變得併入至磊晶層310中，從而導致背面p摻雜層316中之極高摻雜劑活化，如圖3C中所展示。雷射脈衝在幾奈秒內熔化純p型摻雜劑區390及罩蓋膜395，且p型磊晶層310之背面在約10奈秒內再結晶。當相比於習知方法-離子植入與可需要若干分鐘以活化植入離子之熱雷射退火組合-較短雷射退火時段可減少摻雜劑擴散之深度及/或歸因於延長基板溫度增加之金屬劣化/熔化。

可藉由控制純p型摻雜劑區390之厚度來控制背面p+摻雜層316的深度；在各種實施例中，背面p+摻雜層316可具有在約0.1微米與約0.3微米之間的厚度。背面p+摻雜層316之摻雜劑濃度可由雷射脈衝熔化之持續時間及電力控制。在一實施例中，雷射脈衝可具有少於10奈秒(ns)之持續時間，但在其他實施例中可具有不同持續時間。類似地，在各種實施例中，摻雜層316可具有在10¹⁸ 離子/立方公分與10²⁰ 離子/立方公分之間的摻雜劑濃度，但當然在其他實施例中其他摻雜劑濃度係可能的。在熔化及再結晶之後，p型接面形成於磊晶層310之背面上。在雷射脈衝熔化之後不需要移除任何膜或層。另外，使用此製程，晶體缺陷及非活性摻雜劑之出現可減少。

在程序區塊230中，影像像素300之製造藉由添加抗反射(AR)層360、彩色濾光片365及微透鏡370而完成，如圖3D中所展示。注意，圖1及圖3A至圖3D僅展示在像素陣列內之單一像素的橫截面。因此，完整影像感測器之製造將包括彩色濾光片365之陣列及微透鏡370之陣列的製造，但AR層360可為由多個重複器件共用之毯覆層。應注意，上文之描述假設影像感測器使用紅色、綠色及藍色感光元件的實施。受益於本發明之熟習此項技術者將瞭解，描述亦可適用於其他基本或互補彩色濾光片。

圖4為說明BSI成像系統400之一實施例的方塊圖。成像系統400之所說明實施例包括：像素陣列405、讀出電路410、功能邏輯415及控制電路420。

像素陣列405為背照式成像感測器或像素(例如，像素P1、P2...Pn)之二維(「2D」)陣列。在一實施例中，每一像素為互補金氧半導體(「CMOS」)成像像素且在陣列中之至少一像素可為在圖1及圖3D中所展示之BSI像素實施例中的一者。如所說明，陣列中之每一像素配置成列(例如，列R1至Ry)及行(例如，行C1至Cx)以獲取人、地點或物件之影像資料，該影像資料接著可用以呈現人、地點或物件之2D影像。

在每一像素已獲取其影像資料或影像電荷後，影像資料由讀出電路410讀出並傳送至功能邏輯415。讀出電路410可包括放大電路、類比至數位(「ADC」)轉換電路或其他電路。功能邏輯415可簡單地儲存影像資料或甚至藉由應用後期影像效果(例如，修剪、旋轉、去紅眼、調整亮度、調整對比度或其他操作)來操縱影像資料。在一實施例中，讀出電路410可沿讀出行線一次讀出一行影像資料(經說明)，或可使用多種其他技術讀出影像資料(未說明)，諸如串列讀出或同時對所有像素之全並列讀出。

控制電路420耦接至像素陣列405以控制像素陣列405之操作特性。舉例而言，控制電路420可產生用於控制影像獲取之快門信號。在一實施例中，快門信號為用於使在像素陣列405內之所有像素能夠在信號獲取窗期間同時捕獲其各別影像資料的全域快門信號。在一替代實施例中，快門信號為每一列、行或組之像素在連續獲取窗期間藉以按順序讀出的捲動快門信號。

圖5為說明根據本發明之一實施例的在BSI成像陣列內的兩個四電晶體(「4T」)像素之像素電路500之實施例的電路圖。像素電路500為用於實施圖4之像素陣列405內之每一像素的一可能的像素電路架構，但應瞭解，本發明之實施例並不限於4T像素架構；實情為，受益於本發明之一般熟習此項技術者應理解，本教示亦適用於3T設計、5T設計及各種其他像素架構。在圖5中，BSI像素Pa及Pb配置成兩列及一行。每一像素電路500之所說明實施例包括光電二極體PD、傳送電晶體T1、重設電晶體T2、源極隨耦器(「SF」)電晶體T3及選擇電晶體T4。在操作期間，傳送電晶體T1接收傳送信號TX，傳送信號TX將累積於光電二極體PD中之電荷傳送至浮動擴散節點FD。在一實施例中，浮動擴散節點FD可耦接至用於臨時儲存影像電荷之一儲存電容器^。重設電晶體T2耦接於電力軌VDD與浮動擴散節點FD之間以在重設信號RST之控制下重設(例如，將FD放電或充電至預設電壓)。浮動擴散節點FD經耦接以控制SF電晶體T3之閘極。SF電晶體T3耦接於電力軌VDD與選擇電晶體T4之間。SF電晶體T3用作提供自像素輸出之高阻抗的源極隨耦器。最後，選擇電晶體T4在選擇信號SEL之控制下選擇性地將像素電路500之輸出耦接至讀出行線。在一實施例中，藉由控制電路420產生TX信號、RST信號及SEL信號。

本發明之所說明實施例之以上描述(包括在摘要中所描述之內容)不意欲為詳盡的或將本發明限於所揭示之精確形式。如熟習相關技術者將認識到，雖然在本文中出於說明性目的而描述本發明之特定實施例及實例，但在本發明之範疇內各種修改係可能的。

可鑒於以上詳細描述對本發明作此等修改。在以下申請專利範圍中所使用之術語不應被理解為將本發明限於本說明書中所揭示之特定實施例。實情為，本發明之範疇將完全藉由以下申請專利範圍確定，以下申請專利範圍將根據請求項解釋之既定準則加以理解。

100．．．影像像素

110．．．p型磊晶層

115．．．n型感光區

116．．．背面p+摻雜層

117．．．p型釘紮層

120．．．傳送電晶體

130．．．n+源極/汲極擴散區

140．．．p井

150．．．金屬堆疊

154．．．層間介電質

160．．．抗反射(AR)層

165．．．彩色濾光片

170．．．微透鏡

300．．．影像像素

305．．．p+基板

310．．．磊晶層

315．．．感光區

316．．．背面p摻雜層

350．．．金屬堆疊

360．．．抗反射(AR)層

365．．．彩色濾光片

370．．．微透鏡

390．．．摻雜劑區

395．．．罩蓋膜

400．．．背照式(BSI)成像系統

405．．．像素陣列

410．．．讀出電路

415．．．功能邏輯

420．．．控制電路

500．．．像素電路

C1-Cx．．．行

FD．．．浮動擴散節點

P1-Pn．．．像素

Pa．．．像素

Pb．．．像素

PD．．．光電二極體

R1-Ry．．．列

SF．．．源極隨耦器

T1．．．傳送電晶體

T2．．．重設電晶體

T3．．．源極隨耦器電晶體

T4．．．選擇電晶體

VDD．．．電力軌

圖1為具有背面摻雜劑層之背照式影像感測器之一實施例的橫截面圖。

圖2為說明用於製造背照式影像感測器之程序的實施例之流程圖。

圖3A為一直到正面互連完成之前所製造的背照式影像感測器的部分製造好之實施例的橫截面圖。

圖3B為一直到摻雜劑區及多晶矽罩蓋膜沈積之前所製造的背照式影像感測器的部分製造好之實施例的橫截面圖。

圖3C為一直到背面摻雜層完成之前所製造的背照式影像感測器的部分製造好之實施例的橫截面圖。

圖3D為背照式像素之製造好之實施例的橫截面圖。

圖4為說明背照式影像感測器之實施例的方塊圖。

圖5為說明背照式成像陣列之實施例內的兩個四電晶體(「4T」)像素的像素電路的電路圖。

(無元件符號說明)

Claims

一種製造一背照式像素之方法，該方法包含：在一基板之一正面上或該正面中形成該像素之正面組件，該等正面組件包括具有一第一極性之一感光區；在該基板之一背面上形成具有一第二極性之一純摻雜劑區；將一雷射脈衝施加至該基板之該背面以熔化該純摻雜劑區；在該純摻雜劑區之該背面上沈積一罩蓋膜；及使該純摻雜劑區再結晶以形成一背面摻雜層，其中該雷射脈衝熔化該罩蓋膜，及其中該罩蓋膜在該雷射脈衝之後再結晶。
如請求項1之方法，其中該罩蓋膜為多晶矽。
如請求項1之方法，其中形成該純摻雜劑區包含用一電漿浸沒離子植入(「PIII」)製程來沈積摻雜劑。
如請求項1之方法，其中該基板為具有與該感光區之該極性相反的一極性之一磊晶基板。
如請求項1之方法，其中該摻雜層與該基板具有相同極性但具有一不同摻雜劑濃度。
如請求項1之方法，其中該雷射脈衝具有小於約10奈秒之一持續時間。
一種像素，其包含：形成於一基板之一正面上的具有一第一極性之一感光區；及形成於該基板之一背面中的一背面摻雜層，該摻雜層係自形成於該基板之該背面上的一熔化且再結晶之背面純摻雜劑區形成，其中該背面摻雜層進一步係由形成於該基板之該背面上的一熔化且再結晶之罩蓋膜形成，及其中該罩蓋膜為多晶矽。
如請求項7之像素，其中該基板為具有與該感光區之該極性相反的一極性之一磊晶基板。
如請求項7之像素，其中該摻雜層與該基板具有相同極性但具有一不同摻雜劑濃度。
如請求項7之像素，其中該摻雜層具有在10¹⁸ 離子/立方公分與10²⁰ 離子/立方公分之間的一摻雜劑濃度。
如請求項7之像素，其進一步包含形成於該基板之該背面上的一抗反射塗層。
如請求項11之像素，其進一步包含形成於該抗反射塗層上的一彩色濾光片。
如請求項12之像素，其進一步包含形成於該彩色濾光片上的一微透鏡。