TWI434638B - 線路基板製程 - Google Patents

線路基板製程 Download PDF

Info

Publication number
TWI434638B
TWI434638B TW099125144A TW99125144A TWI434638B TW I434638 B TWI434638 B TW I434638B TW 099125144 A TW099125144 A TW 099125144A TW 99125144 A TW99125144 A TW 99125144A TW I434638 B TWI434638 B TW I434638B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
conductive
patterned
dielectric
Prior art date
Application number
TW099125144A
Other languages
English (en)
Other versions
TW201206284A (en
Inventor
Yu-Yong Lee
Sung-Mo Kang
Soon-Heung Bae
Chang-Suk Han
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW099125144A priority Critical patent/TWI434638B/zh
Priority to US12/873,540 priority patent/US20120028459A1/en
Publication of TW201206284A publication Critical patent/TW201206284A/zh
Application granted granted Critical
Publication of TWI434638B publication Critical patent/TWI434638B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

線路基板製程
本發明是有關於一種電子元件製程，且特別是有關於一種線路基板製程。
目前在半導體封裝技術中，線路基板(circuit substrate)是經常使用的構裝元件之一。線路基板主要由多層圖案化導電層(patterned conductive layer)及多層介電層(dielectric layer)交替疊合而成，而兩圖案化導電層之間可透過導電孔道(conductive via)彼此電性連接。隨著線路基板之線路密度的提高，如何有效簡化線路基板製程成為日漸重要的課題。
本發明提供一種線路基板製程，可節省製造時間。
本發明提出一種線路基板製程。首先，提供導電結構，其中導電結構包括第一圖案化導電層、第一介電層、第二介電層、第一導電層及第二導電層。第一介電層及第二介電層分別配置於第一圖案化導電層相對的兩表面。第一導電層及第二導電層分別配置於第一介電層及第二介電層，其中第一介電層位於第一圖案化導電層與第一導電層之間，第二介電層位於第一圖案化導電層與第二導電層之間。接著，形成導電孔道於導電結構，其中導電孔道電性連接第一圖案化導電層、第一導電層及第二導電層的至少其中之二。圖案化第一導電層及第二導電層以分別形成第二圖案化導電層及第三圖案化導電層。
基於上述，在本發明的線路基板製程中，先提供內部具有圖案化導電層的導電結構，再形成導電孔道於導電結構並對導電結構表面的導電層進行圖案化，以簡化製造過程並節省製造時間。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1F為本發明一實施例之線路基板製程的流程圖。首先，請參考圖1A，提供第一介電層110、第一導電層120a及第三導電層130a，其中第一導電層120a及第三導電層130a分別配置於第一介電層110相對的兩表面。請參考圖1B，形成遮罩層140覆蓋第一導電層120a。請參考圖3C，圖案化第三導電層130a以形成第一圖案化導電層130b。
接著，請參考圖1D，在形成第一圖案化導電層130b之後移除遮罩層140，並形成第二介電層150及第二導電層160a於第一圖案化導電層130b，而使第一圖案化導電層130b位於第一介電層110與第二介電層150之間，且使第二介電層150位於第二導電層160a與第一圖案化導電層130b之間。
藉由上述方式，可形成導電結構50，導電結構50包括第一圖案化導電層130b、第一介電層110、第二介電層150、第一導電層120a及第二導電層160a。第一介電層110及第二介電層150分別配置於第一圖案化導電層130b相對的兩表面。第一導電層120a及第二導電層160a分別配置於第一介電層110及第二介電層150，其中第一介電層110位於第一圖案化導電層130b與第一導電層120a之間，第二介電層150位於第一圖案化導電層130b與第二導電層160a之間。
請參考圖1E，形成導電孔道170(繪示為四個)於導電結構50(標示於圖1D)，其中導電孔道170用以電性連接第一圖案化導電層130b、第一導電層120a及第二導電層160a的至少其中之二。在本實施例中，部分導電孔道170(繪示為兩個)從第一導電層120a通過第一介電層110延伸至第一圖案化導電層130b，以電性連接第一導電層120a及第一圖案化導電層130b，而另一部分導電孔道170(繪示為兩個)從第二導電層160a通過第二介電層150延伸至第一圖案化導電層130b，以電性連接第二導電層160a及第一圖案化導電層130b。
詳細而言，形成圖1E之導電孔道170的步驟例如為先於導電結構50(標示於圖1D)形成盲孔172，接著電鍍金屬層174於盲孔172內壁而形成導電孔道170。本發明不對導電孔道170的形式加以限制，在其它實施例中，導電孔道170亦可從第一導電層120a通過第一介電層110、第一圖案化導電層130b及第二介電層150延伸至第二導電層160a，以電性連接第一導電層120a、第二導電層160a及第一圖案化導電層130b。
請參考圖1F，圖案化第一導電層120a及第二導電層160a以分別形成第二圖案化導電層120b及第三圖案化導電層160b，而完成線路基板100的製作。線路基板100包括第一圖案化導電層130b、第一介電層110、第二介電層150、第二圖案化導電層120b、第三圖案化導電層160b及導電通孔170。
第一介電層110及第二介電層150分別配置於第一圖案化導電層130b相對的兩表面。第二圖案化導電層120b及第三圖案化導電層160b分別配置於第一介電層110及第二介電層150，其中第一介電層110位於第一圖案化導電層130b與第二圖案化導電層120b之間，第二介電層150位於第一圖案化導電層130b與第三圖案化導電層160b之間。
部分導電孔道170(繪示為兩個)從第二圖案化導電層120b通過第一介電層110延伸至第一圖案化導電層130b，以電性連接第二圖案化導電層120b及第一圖案化導電層130b，而另一部分導電孔道170(繪示為兩個)從第三圖案化導電層160b通過第二介電層150延伸至第一圖案化導電層130b，以電性連接第三圖案化導電層160b及第一圖案化導電層130b。
在本實施例中，第一介電層110的材質例如為已固化樹脂(cured resin)，而第二介電層150的材質例如為半固化樹脂(semi-cured resin)。此外，第一圖案化導電層130b、第二圖案化導電層120b及第三圖案化導電層160b的材質例如為銅。
圖2A至圖2E為本發明另一實施例之線路基板製程的流程圖。首先，請參考圖2A，提供第一介電層210及第三導電層230a，其中第三導電層230a配置於第一介電層210。請參考圖2B，圖案化第三導電層230a以形成第一圖案化導電層230b。
接著，請參考圖2C，形成第一導電層220a於第一介電層210，並形成第二介電層250及第二導電層260a於第一圖案化導電層230b，而使第一介電層210位於第一圖案化導電層230b與第一導電層220a之間，使第一圖案化導電層230b位於第一介電層210與第二介電層250之間，且使第二介電層250位於第一圖案化導電層230b與第二導電層260a之間。
藉由上述方式，可形成導電結構60，導電結構60包括第一圖案化導電層230b、第一介電層210、第二介電層250、第一導電層220a及第二導電層260a。第一介電層210及第二介電層250分別配置於第一圖案化導電層230b相對的兩表面。第一導電層220a及第二導電層260a分別配置於第一介電層210及第二介電層250，其中第一介電層210位於第一圖案化導電層230b與第一導電層220a之間，第二介電層250位於第一圖案化導電層230b與第二導電層260a之間。
請參考圖2D，形成導電孔道270(繪示為兩個)於導電結構60(標示於圖2C)，其中導電孔道270用以電性連接第一圖案化導電層230b、第一導電層220a及第二導電層260a的至少其中之二。在本實施例中，各導電孔道270從第一導電層220a通過第一介電層210、第一圖案化導電層230b及第二介電層250延伸至第二導電層260a，以電性連接第一導電層220a、第二導電層260a及第一圖案化導電層230b。
詳細而言，形成圖2D之導電孔道270的步驟例如為先於導電結構60(標示於圖2C)形成貫孔272，接著電鍍金屬層274於貫孔272內壁而形成導電孔道270。本發明不對導電孔道270的形式加以限制，在其它實施例中，導電孔道270亦可從第一導電層220a通過第一介電層210延伸至第一圖案化導電層230b，且不繼續延伸至第二導電層260a，以電性連接第一導電層220a及第一圖案化導電層230b。導電孔道270亦可從第二導電層260a通過第二介電層250延伸至第一圖案化導電層230b，且不繼續延伸至第一導電層220a，以電性連接第二導電層260a及第一圖案化導電層230b。
請參考圖2E，圖案化第一導電層220a及第二導電層260a以分別形成第二圖案化導電層220b及第三圖案化導電層260b，而完成線路基板200的製作。線路基板200包括第一圖案化導電層230b、第一介電層210、第二介電層250、第二圖案化導電層220b、第三圖案化導電層260b及導電通孔270。
第一介電層210及第二介電層250分別配置於第一圖案化導電層230b相對的兩表面。第二圖案化導電層220b及第三圖案化導電層260b分別配置於第一介電層210及第二介電層250，其中第一介電層210位於第一圖案化導電層230b與第二圖案化導電層220b之間，第二介電層250位於第一圖案化導電層230b與第三圖案化導電層260b之間。
各導電孔道270從第二圖案化導電層220b通過第一介電層210、第一圖案化導電層230b及第二介電層250延伸至第三圖案化導電層260b，以電性連接第二圖案化導電層220b、第三圖案化導電層260b及第一圖案化導電層230b。
在本實施例中，第一介電層210的材質例如為已固化樹脂，第二介電層250的材質例如為半固化樹脂，然在其它實施例中，第一介電層210的材質亦可為半固化樹脂。此外，第一圖案化導電層230b、第二圖案化導電層220b及第三圖案化導電層260b的材質例如為銅或其它適當之導電金屬。
圖3A至圖3C為本發明另一實施例之線路基板製程的部分步驟流程圖。首先，請參考圖3A，將兩第一介電層310配置於離形層380，並將兩第三導電層330a分別配置於這些第一介電層310，而使各第一介電層310位於離形層380及對應之第三導電層330a之間。接著，請參考圖3B，圖案化這些第三導電層330a而形成兩第一圖案化導電層330b。最後，將各第一介電層310分離於離形層380可得到圖3C所示結構，接著可以此結構進行圖2B至圖2E所示製程。
圖4A至圖4F為本發明另一實施例之線路基板製程的流程圖。圖5、圖6及圖7分別為圖4B、圖4D及圖4F的俯視圖。首先，請參考圖4A，提供第三導電層430a。請參考圖4B及圖5，藉由蝕刻、衝壓或鑽孔圖案化第三導電層430a，以形成第一圖案化導電層430b。請參考圖4C，分別形成第一介電層410與第一導電層420a及第二介電層450與第二導電層460a於第一圖案化導電層430b相對的兩表面，而使第一圖案化導電層430b位於第一介電層410與第二介電層450之間，使第一介電層410位於第一導電層420a與第一圖案化導電層430b之間，且使第二介電層450位於第二導電層460a與第一圖案化導電層430b之間。
藉由上述方式，可形成導電結構70，導電結構70包括第一圖案化導電層430b、第一介電層410、第二介電層450、第一導電層420a及第二導電層460a。第一介電層410及第二介電層450分別配置於第一圖案化導電層430b相對的兩表面。第一導電層420a及第二導電層460a分別配置於第一介電層410及第二介電層450，其中第一介電層410位於第一圖案化導電層430b與第一導電層420a之間，第二介電層450位於第一圖案化導電層430b與第二導電層460a之間。
請參考圖4E，形成導電孔道470(繪示為兩個)於導電結構70(標示於圖4C)，其中導電孔道470用以電性連接第一圖案化導電層430b、第一導電層420a及第二導電層460a的至少其中之二。在本實施例中，各導電孔道470從第一導電層420a通過第一介電層410、第一圖案化導電層430b及第二介電層450延伸至第二導電層460a，以電性連接第一導電層420a、第二導電層460a及第一圖案化導電層430b。
詳細而言，形成圖4E之導電孔道470的步驟例如為先於導電結構70(標示於圖4C)形成貫孔472(如圖4D及圖6所示)，接著電鍍金屬層474於貫孔472內壁而形成導電孔道470。本發明不對導電孔道470的形式加以限制，在其它實施例中，導電孔道470亦可從第一導電層420a通過第一介電層410延伸至第一圖案化導電層430b，且不繼續延伸至第二導電層460a，以電性連接第一導電層420a及第一圖案化導電層430b。導電孔道470亦可從第二導電層460a通過第二介電層450延伸至第一圖案化導電層430b，且不繼續延伸至第一導電層420a，以電性連接第二導電層460a及第一圖案化導電層430b。
請參考圖4F及圖7，圖案化第一導電層420a及第二導電層460a以分別形成第二圖案化導電層420b及第三圖案化導電層460b，而完成線路基板400的製作。線路基板400包括第一圖案化導電層430b、第一介電層410、第二介電層450、第二圖案化導電層420b、第三圖案化導電層460b及導電通孔470。
第一介電層410及第二介電層450分別配置於第一圖案化導電層430b相對的兩表面。第二圖案化導電層420b及第三圖案化導電層460b分別配置於第一介電層410及第二介電層450，其中第一介電層410位於第一圖案化導電層430b與第二圖案化導電層420b之間，第二介電層450位於第一圖案化導電層430b與第三圖案化導電層460b之間。
各導電孔道470從第二圖案化導電層420b通過第一介電層410、第一圖案化導電層430b及第二介電層450延伸至第三圖案化導電層460b，以電性連接第二圖案化導電層420b、第三圖案化導電層460b及第一圖案化導電層230b。
更詳細而言，圖4F中的第一圖案化導電層430b具有開口H，其中一導電孔道470透過開口H通過第一圖案化導電層430b，而不電性連接於第一圖案化導電層430b，以適於傳遞訊號於第二圖案化導電層420b與第三圖案化導電層460b之間。圖4F中的另一導電孔道470則電性連接於第二圖案化導電層420b、第三圖案化導電層460b及第一圖案化導電層230b，以使第二圖案化導電層420b及第三圖案化導電層460b能夠接地於第三圖案化導電層460b，或使第二圖案化導電層420b及第三圖案化導電層460b能夠透過第三圖案化導電層460b進行散熱。
在本實施例中，第一介電層410及第二介電層450的材質例如為半固化樹脂。此外，第一圖案化導電層430b、第二圖案化導電層420b及第三圖案化導電層460b的材質例如為銅或其它適當之導電金屬。
綜上所述，在本發明的線路基板製程中，先提供內部具有圖案化導電層的導電結構，再形成導電孔道於導電結構並對導電結構表面的導電層進行圖案化，以簡化製造過程並節省製造時間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
50、60、70．．．導電結構
100、200、400．．．線路基板
110、210、310、410．．．第一介電層
120a、220a、420a．．．第一導電層
120b、220b、420b．．．第二圖案化導電層
130a、230a、330a、430a．．．第三導電層
130b、230b、330b、430b．．．第一圖案化導電層
140．．．遮罩層
150．．．第二介電層
160a、260a、460a．．．第二導電層
160b、260b、460b．．．第三圖案化導電層
170、270、470．．．導電通孔
172．．．盲孔
174、274、474．．．金屬層
272、472．．．貫孔
380．．．離形層
H．．．開口
圖1A至圖1F為本發明一實施例之線路基板製程的流程圖。
圖2A至圖2E為本發明另一實施例之線路基板製程的流程圖。
圖3A至圖3C為本發明另一實施例之線路基板製程的部分步驟流程圖。
圖4A至圖4F為本發明另一實施例之線路基板製程的流程圖。
圖5、圖6及圖7分別為圖4B、圖4D及圖4F的俯視圖。
50．．．導電結構
110．．．第一介電層
120a．．．第一導電層
130b．．．第一圖案化導電層
150．．．第二介電層
160a．．．第二導電層

Claims (9)

  1. 一種線路基板製程，包括：提供一導電結構，其中該導電結構包括：一第一圖案化導電層；一第一介電層及一第二介電層，分別配置於該第一圖案化導電層相對的兩表面；一第一導電層及一第二導電層，分別配置於該第一介電層及該第二介電層，其中該第一介電層位於該第一圖案化導電層與該第一導電層之間，該第二介電層位於該第一圖案化導電層與該第二導電層之間；形成一導電孔道於該導電結構，其中該導電孔道電性連接該第一圖案化導電層、該第一導電層及一第二導電層的至少其中之二；以及圖案化該第一導電層及該第二導電層以分別形成一第二圖案化導電層及一第三圖案化導電層，其中提供該導電結構的步驟包括：提供該第一介電層及一第三導電層，其中該第三導電層配置於該第一介電層；圖案化該第三導電層以形成該第一圖案化導電層；以及於形成該第一圖案化導電層後，形成該第一導電層於該第一介電層，並形成該第二介電層及該第二導電層於該第一圖案化導電層，而使該第一介電層位於該第一圖案化導電層與該第一導電層之間，使該第一 圖案化導電層位於該第一介電層與該第二介電層之間，且使該第二介電層位於該第一圖案化導電層與該第二導電層之間。
  2. 如申請專利範圍第1項所述之線路基板製程，其中形成該導電孔道於該導電結構的步驟包括：形成一盲孔於該導電結構，其中該盲孔從該第一導電層通過該第一介電層延伸至該第一圖案化導電層；以及電鍍一金屬層於該盲孔內壁而形成該導電孔道。
  3. 如申請專利範圍第1項所述之線路基板製程，其中形成該導電孔道於該導電結構的步驟包括：形成一貫孔於該導電結構，其中該貫孔從該第一導電層通過該第一介電層、該第一圖案化導電層及該第二介電層延伸至該第二導電層；以及電鍍一金屬層於該貫孔內壁而形成該導電孔道。
  4. 如申請專利範圍第3項所述之線路基板製程，其中該第一圖案化導電層具有一開口，該導電孔道透過該開口通過該第一圖案化導電層。
  5. 如申請專利範圍第1項所述之線路基板製程，其中該第一介電層的材質為已固化樹脂或半固化樹脂。
  6. 如申請專利範圍第1項所述之線路基板製程，其中該第一圖案化導電層的材質為銅。
  7. 如申請專利範圍第1項所述之線路基板製程，其中形成該第一介電層及該第一圖案化導電層的步驟包括：將兩該第一介電層配置於一離形層； 將兩該第三導電層分別配置於該兩第一介電層，而使各該第一介電層位於該離形層及對應之該第三導電層之間；圖案化該兩第三導電層而形成兩該第一圖案化導電層；以及將各該第一介電層分離於該離形層。
  8. 一種線路基板製程，包括：提供一導電結構，其中該導電結構包括：一第一圖案化導電層；一第一介電層及一第二介電層，分別配置於該第一圖案化導電層相對的兩表面；一第一導電層及一第二導電層，分別配置於該第一介電層及該第二介電層，其中該第一介電層位於該第一圖案化導電層與該第一導電層之間，該第二介電層位於該第一圖案化導電層與該第二導電層之間；形成一導電孔道於該導電結構，其中該導電孔道電性連接該第一圖案化導電層、該第一導電層及一第二導電層的至少其中之二；以及圖案化該第一導電層及該第二導電層以分別形成一第二圖案化導電層及一第三圖案化導電層，其中提供該導電結構的步驟包括：提供該第一圖案化導電層；以及分別形成該第一介電層與該第一導電層及該第二介電層與該第二導電層於該第一圖案化導電層相 對的兩表面，而使該第一圖案化導電層位於該第一介電層與該第二介電層之間，使該第一介電層位於該第一導電層與該第一圖案化導電層之間，且使該第二介電層位於該第二導電層與該第一圖案化導電層之間。
  9. 如申請專利範圍第8項所述之線路基板製程，其中提供該第一圖案化導電層的步驟包括：提供一第三導電層；以及藉由蝕刻、衝壓或鑽孔圖案化該第三導電層，以形成該第一圖案化導電層。
TW099125144A 2010-07-29 2010-07-29 線路基板製程 TWI434638B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099125144A TWI434638B (zh) 2010-07-29 2010-07-29 線路基板製程
US12/873,540 US20120028459A1 (en) 2010-07-29 2010-09-01 Manufacturing process of circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099125144A TWI434638B (zh) 2010-07-29 2010-07-29 線路基板製程

Publications (2)

Publication Number Publication Date
TW201206284A TW201206284A (en) 2012-02-01
TWI434638B true TWI434638B (zh) 2014-04-11

Family

ID=45527173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099125144A TWI434638B (zh) 2010-07-29 2010-07-29 線路基板製程

Country Status (2)

Country Link
US (1) US20120028459A1 (zh)
TW (1) TWI434638B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111998B2 (en) 2012-04-04 2015-08-18 Samsung Electronics Co., Ltd Multi-level stack having multi-level contact and method
TWI498055B (zh) * 2012-04-17 2015-08-21 Adv Flexible Circuits Co Ltd The conductive through hole structure of the circuit board
CN103384443B (zh) * 2012-05-03 2016-08-24 易鼎股份有限公司 电路板的导电贯通孔结构
US10360657B2 (en) * 2014-06-16 2019-07-23 International Business Machines Corporations Scaling content of touch-based systems
WO2019188836A1 (ja) * 2018-03-28 2019-10-03 三井金属鉱業株式会社 多層配線板の製造方法
DE102018127658A1 (de) * 2018-11-06 2020-05-07 Asm Assembly Systems Gmbh & Co. Kg Elektrostatisches Aufspannen von Elektronikplatten
JP7264861B2 (ja) * 2020-11-11 2023-04-25 矢崎総業株式会社 薄型アンテナ

Also Published As

Publication number Publication date
TW201206284A (en) 2012-02-01
US20120028459A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
TWI434638B (zh) 線路基板製程
JP5390346B2 (ja) パッケージ基板の製造方法
KR20150046615A (ko) 다층 인쇄회로기판
TWI525769B (zh) 封裝基板及其製法
TWI387027B (zh) 無核心封裝基板及其製造方法
TW201603660A (zh) 內埋元件的基板結構與其製造方法
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
TWI678952B (zh) 線路板結構及其製作方法
TWI606763B (zh) 電路板及其製作方法
KR101516078B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
TWI573506B (zh) 電路板的製作方法
TWI532424B (zh) 蓋板結構及其製作方法
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
TWI691243B (zh) 印刷電路板的製造方法
TWI512922B (zh) 封裝基板與封裝結構之製法
TWI605741B (zh) 線路板及其製作方法
JP6058988B2 (ja) 配線基板の製造方法
TWI505759B (zh) 印刷電路板及其製造方法
TW201703589A (zh) 電路板及其製作方法
TWI731745B (zh) 內埋式元件結構及其製造方法
TWI558290B (zh) 線路板的製造方法
TWI394246B (zh) 封裝基板及其製法
TWI706706B (zh) 電路板結構及其製造方法
KR101171100B1 (ko) 회로기판 제조방법