TWI427973B

TWI427973B - ＦｌｅｘＲａｙ發射器

Info

Publication number: TWI427973B
Application number: TW99111469A
Authority: TW
Inventors: Zhiming Lin; Shihao Zheng
Original assignee: Univ Nat Changhua Education
Priority date: 2010-04-13
Filing date: 2010-04-13
Publication date: 2014-02-21
Also published as: TW201136245A

Description

FlexRay發射器

本揭示內容是有關於一種FlexRay電路，且特別是有關於一種FlexRay發射電路。

近年來，車用網路通訊協定FlexRay蓬勃發展，相關系統技術已愈趨成熟。此標準協定主要是針對先進自動化控制應用而訂的通訊系統，可提供高傳輸速率、備援傳輸通道。目前，FlexRay已逐漸取代串列控制網路(Control Area Network,CAN)，大有成為線傳控制系統(X-by-wire)車輛應用主要技術之趨勢。

具體而言，由於車用電控應用需要具備確定性、容錯性及支援分布式控制系統的高速匯流排系統，因此非常適合採用FlexRay技術。FlexRay可使汽車發展成百分之百的電控系統，進而減低後備機械系統的支援需求。然而，目前FlexRay產品體積較大且售價頗高。在封裝化的FlexRay產品中，首推飛利浦(Philips)公司所生產之FlexRay晶片組型號TJA1080；但是，此晶片組係採用雙載子接面電晶體(Bipolar Junction Transistor,BJT)及複雜且不公開之電路設計，來符合FlexRay對於通訊協定的規範。

因此，目前市面上尚無公開技術，探討如何設計一電路架構，以符合FlexRay之通訊協定規格。

因此，本揭示內容之一技術態樣是在提供一種FlexRay發射器，且其係以CMOS邏輯閘實現之，較市面上之產品製造成本低廉且低功耗。

依據本揭示內容一實施方式，提出一種FlexRay發射器，包含一第一發射器及一第二發射器。第一發射器包含一第一CMOS電流鏡及一第一傳輸閘。第一發射器之第一傳輸閘係用以根據一第一狀態編碼，決定是否使第一發射器之第一CMOS電流鏡產生一電流，以提供一正壓差給一匯流排之第一端，且同時提供一負壓差給匯流排之第二端。第二發射器亦包含一第二CMOS電流鏡及一第二傳輸閘。第二發射器之第二傳輸閘係用以根據一第二狀態編碼，決定是否使第二發射器之第二CMOS電流鏡產生一電流，以提供一負壓差給匯流排之第一端，且同時提供一正壓差給匯流排之第二端。

藉此，本揭示內容之FlexRay發射器，可以符合車用網路通訊協定之規格，且實現低成本及低功耗之產品。

請參考第1圖，第1圖係本揭示內容一實施方式之 FlexRay發射器的結構示意圖。第1圖中，FlexRay發射器100主要包含一第一發射器110及一第二發射器130。第一發射器110包含一第一CMOS電流鏡111及一第一傳輸閘112。第一發射器110之第一傳輸閘112係用以根據一第一狀態編碼，決定是否使第一發射器110之第一CMOS電流鏡111產生一電流，以提供一正壓差給一匯流排120之第一端121，且同時提供一負壓差給匯流排120之第二端122。第二發射器130亦包含一第二CMOS電流鏡131及一第二傳輸閘132。第二發射器130之第二傳輸閘132係用以根據一第二狀態編碼，決定是否使第二發射器130之第二CMOS電流鏡131產生一電流，以提供一負壓差給匯流排120之第一端121，且同時提供一正壓差給匯流排120之第二端122。

具體而言，在FlexRay的通訊協定中，要求輸入資料訊號為兩組電位邏輯相反的訊號，亦即資料傳輸狀態下第一狀態編碼與第二狀態編碼的電位邏輯須相反，以確保訊號的正確性。當第一狀態編碼與第二狀態編碼分別為一高邏輯電位與一低邏輯電位時，表示此FlexRay發射器100可以依據輸入訊號，產生兩組同樣電位邏輯相反的訊號。而當第一狀態編碼與第二狀態編碼同為高電位或同為低電位時，表示此輸入訊號並不可靠或FlexRay發射器100處於閒置狀態，FlexRay發射器100不應依據此一對輸入訊號，產生有意義的輸出電位訊號。這是因為在車用電子中，電路所承受的電磁干擾、漏電干擾、接地位準飄移等負面因素，遠較一般靜置於固定環境之電路為高。

因此，細究本實施方式之FlexRay發射器100，可以清楚知悉如下操作規則：當第一傳輸閘112與第二傳輸閘132收到邏輯相反的第一狀態編碼與第二狀態編碼時，若第一狀態編碼代表驅動第一CMOS電流鏡111映射一電流到匯流排120，則第二狀態編碼代表不驅動第二CMOS電流鏡131映射一電流到匯流排120。此時，第一發射器110便提供一正壓差給匯流排120之第一端121，且同時提供一負壓差給匯流排120之第二端122。換句話說，匯流排120的輸出電位訊號為電位邏輯相反的第一端121高電位邏輯與第二端122低電位邏輯，記作(1,0)。

而當第一傳輸閘112與第二傳輸閘132所收到之輸入訊號為第一狀態編碼代表不驅動第一CMOS電流鏡111映射一電流到匯流排120，而第二狀態編碼代表驅動第二CMOS電流鏡131映射一電流到匯流排120時；第二發射器130便提供一正壓差給匯流排120之第二端122，且同時提供一負壓差給匯流排120之第一端121，記作(0,1)。

至於其他不工作狀態或受干擾狀態，皆會使第一發射器110之第一電流鏡111與第二發射器130之第二電流鏡131同時映射電流或不映射電流到匯流排120，則匯流排120之第一端121與第二端122自然不會產生一組邏輯電位相反的輸出電位訊號。

綜上所述，本實施方式之FlexRay發射器100即可符合車用網路通訊協定FlexRay之規格要求。

請繼續參考第2圖，第2圖是第1圖之匯流排120的電路圖。第2圖中，匯流排120更包括一第一電阻123、一偏壓電源124及一第二電阻125。此處係提供一可行之匯流排120的設計方式，以使前述第一CMOS電流鏡111及第二CMOS電流鏡131所映射之電流可以轉換為正壓差或負壓差於匯流排120之第一端121與第二端122上；而非用以限制本實施方式之FlexRay發射器100在匯流排120設計上的其他可行態樣。

具體而言，當第一發射器110驅動第一CMOS電流鏡111產生映射電流時，一映射電流由節點a流經第一電阻123到達偏壓電源124，使第一端121之電位高於偏壓電源124一壓差，此即所謂正壓差。與此同時，第一CMOS電流鏡111亦產生一映射電流，從偏壓電源124經第二電阻125流向節點c，而使第二端122之電位低於偏壓電源124一壓差，此即所謂負壓差。有趣的是，透過電路上的匹配設計，上述兩組映射電流可實為同一股電流。相同地，透過電路上的匹配設計，正壓差之絕對值可以等於負壓差之絕對值。

值得注意的是，此時第二發射器130不可同時驅動第二CMOS電流鏡131，使節點b與節點d有電流通過；否則第一端121與第二端122便無法產生穩定的正壓差與負壓差，以及所謂第一狀態編碼與第二狀態編碼需互為電位邏輯相反的訊號。

另一方面，第二發射器130的作動方式，與前述第一發射器110相同；其差異僅在於當第二發射器130作動時，映射電流由節點d流入第二端122，且由節點b流出第一端121，而使正負壓差易位。

請繼續參考第3圖，第3圖是第1圖之傳輸閘的電路圖。具體而言，為了利用CMOS電路實現FlexRay發射器100，使其具有平衡的電路特性，除了電流鏡可採CMOS電流鏡以外，第一傳輸閘112及第二傳輸閘132亦可採用CMOS傳輸閘140之電路結構。換句話說，CMOS傳輸閘140可由一個N型場效電晶體141與一個P型場效電晶體142所組成。P型場效電晶體142的源極與N型場效電晶體141之汲極共點，P型場效電晶體142的汲極與N型場效電晶體141之源極共點。

接下來，請參考第4圖，第4圖是第1圖之CMOS電流鏡的電路圖。第一發射器110之第一CMOS電流鏡111及第二發射器130之第二CMOS電流鏡131，皆可採用第4圖所繪示之結構設計。具體而言，CMOS電流鏡150是由一個PMOS電流源151及一個NMOS電流槽152所組成，且受控於前述CMOS傳輸閘140。由於第一發射器110與第二發射器130皆為CMOS電路設計方式，本實施方式之FlexRay發射器100較諸飛利浦所用之BJT電路省電且低製作成本。

最後，請參考第5圖，第5圖是第1圖之詳細電路圖。第五圖中，第一發射器110之PMOS電流源包括一第一P型場效電晶體M1及一第二P型場效電晶體M5，第一P型場效電晶體M1之源極電性連接一電壓源Vdd，其閘極與其汲極共點，且其汲極電性連接傳輸閘112。傳輸閘112則由N型場效電晶體M2與P型場效電晶體M3所組成。第二P型場效電晶體M5之源極電性連接電壓源Vdd，其閘極與第一P型場效電晶體M1之閘極共點，且其汲極電性連接第一端121。

第一發射器110之NMOS電流槽包括一第一N型場效電晶體M4及一第二N型場效電晶體M6。第一N型場效電晶體M4之源極接地，其汲極與其閘極共點，且其汲極電性連接傳輸閘112。第二N型場效電晶體M6之閘極與第一N型場效電晶體M4之閘極共點，其源極接地，其汲極電性連接第二端122。

同理，第二發射器130之PMOS電流源包括一第一P型場效電晶體m1及一第二P型場效電晶體m5(注意其位置)，第一P型場效電晶體m1之源極電性連接電壓源Vdd，其閘極與其汲極共點，且其汲極電性連接傳輸閘132。第二P型場效電晶體m5之源極電性連接電壓源Vdd，其閘極與第一P型場效電晶體m1之閘極共點，且其汲極電性連接第二端122，而非第一端121。

第二發射器130之NMOS電流槽包括一第一N型場效電晶體m4及一第二N型場效電晶體m6(注意其位置)。第一N型場效電晶體m4之源極接地，其汲極與其閘極共點，且其汲極電性連接傳輸閘132。第二N型場效電晶體m6之閘極與第一N型場效電晶體m4之閘極共點，其源極接地，其汲極電性連接第一端121，而非第二端122。

請參考第6圖，第6圖是本揭示內容另一實施方式之FlexRay接收器200的結構示意圖。第6圖中，FlexRay接收器200包括一遲滯比較器210、一窗口比較器220及一充放電幫浦230。遲滯比較器210係用以比較一第一輸入電壓201與一第二輸入電壓202，並根據比較結果產生一輸出訊號。窗口比較器220係並聯遲滯比較器210，用以當第一輸入電壓210與第二輸入電壓220位於一預設電壓區間221時，輸出一閒置狀態訊號222。充放電幫浦230串聯窗口比較器220，係用以消除閒置狀態訊號222之脈波雜訊。

具體而言，前述FlexRay發射器100之第一端121與第二端122的電壓值會被傳輸到FlexRay接收器200，以作為第一輸入電壓201與第二輸入電壓202。當第一輸入電壓201與第二輸入電壓202之電位邏輯相反，也就是其產生是根據有意義的第一狀態編碼與第二狀態編碼時，遲滯比較器210會根據第一輸入電壓201與第二輸入電壓202之比較結果產生輸出訊號。更正確的說，遲滯比較器210是在確保第一輸入電壓201與第二輸入電壓202兩者之間存在一定的差值；也就是說，當第一輸入電壓201與第二輸入電壓202邏輯轉態時(一個由高電位變低電位，另一個由低電位變高電位)，遲滯比較器210可以確認兩輸入比較訊號電壓其中之一，必須再大於或小於另一輸入電壓一個所設計的電壓值，這樣作的主要目的是消除雜訊的影響，以取得正確的輸出訊號。

舉例而言，如果第一狀態編碼與第二狀態編碼為一高一低(1,0)，則遲滯比較器210之輸出可假設為邏輯高電位(1)；反之，第一狀態編碼與第二狀態編碼為一低一高(0,1)，則遲滯比較器210之輸出為邏輯低電位(0)；重點是，當第一狀態編碼與第二狀態編碼同為高電位(1,1)或低電位(0,0)，第一端121與第二端122之電位不可預知，而遲滯比較器210便因第一輸入電壓201與第二輸入電壓202並未能存在一定的差值(預期高電位與低電位之差值)，而不理會此一雜訊擾動或閒置狀態。所以，遲滯比較器210之輸出訊號可以正確反應第一狀態編碼與第二狀態編碼所代表的訊號意義。

窗口比較器220的功能是當輸入電壓，亦即第一輸入電壓201與第二輸入電壓202之差值，落在某一設計的電壓區間時，能夠偵測並指示出來。承上所述，此一區間即代表第一狀態編碼與第二狀態編碼並未呈現邏輯電位相反的狀態，是閒置狀態(Idle)；窗口比較器220因而產生閒置狀態訊號222。由此觀之，遲滯比較器210所產生的輸出訊號即可作為車用網路通訊協定FlexRay所要求之資料訊號R-data；而窗口比較器220所產生之閒置狀態訊號222即符合車用網路通訊協定FlexRay所要求之閒置指標R-idle。

然而，由於輸入訊號的轉態，必定會經過所設計的電壓區間，亦即預設電壓區間221，進而造成窗口比較器220的輸出值，亦即閒置狀態訊號222，出現短脈波雜訊。所以，本實施方式將充放電幫浦230的兩輸入接在一起，配合所設計的負載電容值，以濾除短脈波雜訊。

最後，請參考第7圖，第7圖是第6圖之詳細電路圖。第7圖中，本實施方式之FlexRay接收器200更包括一取樣電路240；取樣電路240係串聯於遲滯比較器210，以取樣輸出訊號，產生數位形式的資料訊號。更進一步的說，取樣電路240可以包括一延遲電路241及一D型正反器242；當FlexRay接收器200處於非低功耗模式，亦即FlexRay發射器100傳過來的資料不是代表閒置狀態時，取樣電路240可以讓資料訊號符合最初始的輸入訊號，亦即第一狀態編碼與第二狀態編碼。因此，延遲電路241可以使資料訊號在時間上匹配閒置狀態訊號222；而D型正反器242可以使資料訊號符合最初始的輸入訊號。

另一方面，充放電幫浦230可再串聯一反向器250，則當FlexRay接收器200處於非低功耗模式時，反向器250可以讓差動訊號(第一輸入電壓201與第二輸入電壓202之差值)的大小符合FlexRay協定的要求。具體而言，FlexRay協定要求邏輯1表示訊號很小，匯流排120狀態應為Idle或Idle_LP。邏輯0表示訊號足夠大，指示匯流排狀態應為Data。但閒置狀態訊號222之邏輯關係正好相反，故可經反向器250調整之，使閒置狀態訊號在相位邏輯上匹配資料訊號。

接下來，本揭示內容以雙向差動電壓傳輸架構進行點對點傳輸，來測試上述實施方式所揭露之FlexRay發射器100與FlexRay接收器200，以驗證其效能如下。

請參照第8圖，第8圖是傳輸訊號之波形圖。第8圖中，實線是前述FlexRay發射器100與FlexRay接收器200間訊號之波形眼圖；而虛線是FlexRay通訊協定最低需求之波形眼圖。

具體而言，從一個資料序列的波形眼圖可觀察一個訊號的各種品質。一個接收器的訊號有許多特性，像是振幅雜訊、***符號干擾或者抖動，這都會影響從信號中萃取正確資訊的機率。一個訊號的波形眼圖可用以判讀這些訊號特性的資訊。在雙向差動電壓傳輸架構中，假設FlexRay發射器100要傳送訊號給FlexRay接收器200，則第8圖中實線是代表在FlexRay發射器100上第一端121和第二端122的電壓差，而虛線則是FlexRay所要求最小規格的波形眼圖。實線部分所形成的波形眼圖很明顯的包含虛線部分，因此符合FlexRay規格的要求。相同的現象也可以在FlexRay接收器200的第一輸入電壓201與第二輸入電壓202間電壓差之波形眼圖中觀察到。由第8圖可知悉，本實施方式之訊號符合FlexRay通訊協定所要求之訊號需求。

請一併參照第9A圖與第9B圖；第9A圖是FlexRay接收器200接收資料正確性指標之波形圖，第9B圖是FlexRay接收器200接收資料之波形圖。由第9A圖與第9B圖亦可知悉，本實施方式之接收器200在輸出轉移函數時，亦符合FlexRay通訊協定所要求之訊號需求。具體比較數據如下表所示：

請一併參照第10圖與第11圖。第10圖是本揭示內容於測試中，根據FlexRay通訊協定，定義一發射器之訊號時序的波形圖。第11圖是模擬前述FlexRay發射器100延遲時間規格的波形圖。由第10圖與第11圖可知悉，前述FlexRay發射器100所產生之訊號波形亦符合FlexRay通訊協定之規定。相關數據之比較亦一併列於上表。

請一併參照第12圖與第13圖。第12圖是本揭示內容於測試中，根據FlexRay通訊協定，定義一接收器之訊號時序的波形圖。第13圖是模擬前述FlexRay接收器200延遲時間規格的波形圖。由第12圖與第13圖可知悉，前述 FlexRay接收器200所產生之訊號波形亦符合FlexRay通訊協定之規定。相關數據之比較亦一併列於上表。

請參照第14圖，第14圖是模擬工作狀態下，上述實施方式之FlexRay發射器100與FlexRay接收器200的波形圖。從第14圖中可看出，當FlexRay發射器100處於正常收發狀態時，假設傳送資料(TxD)每100ns變化一次，則當匯流排傳輸指標(BusGuardian_Enable,BGE)為邏輯1且發射資料正確性指標(TxEN)為邏輯0時，接收資料正確性指標(RxEN)為邏輯0，若匯流排上的電壓差(TP1)為正，接收資料(RxD)為邏輯1，若匯流排上的電壓差(TP1)為負，接收資料(RxD)為邏輯0；當匯流排傳輸指標(BGE)為邏輯0或輸出資料正確性指標(TxEN)為邏輯1時，匯流排上的電壓差(TP1)為0，接收資料正確性指標(RxEN)和接收資料(RxD)同時為邏輯1。因此FlexRay發射器100與FlexRay接收器200動作正確，符合FlexRay通訊協定之要求。

雖然本發明已以諸實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧FlexRay發射器

110‧‧‧第一發射器

111‧‧‧第一CMOS電流鏡

112‧‧‧第一傳輸閘

131‧‧‧第二CMOS電流鏡

132‧‧‧第二傳輸閘

150‧‧‧CMOS電流鏡

120‧‧‧匯流排

121‧‧‧第一端

122‧‧‧第二端

123‧‧‧第一電阻

124‧‧‧偏壓電源

125‧‧‧第二電阻

130‧‧‧第二發射器

140‧‧‧CMOS傳輸閘

141‧‧‧N型場效電晶體

142‧‧‧P型場效電晶體

151‧‧‧PMOS電流源

152‧‧‧NMOS電流槽

200‧‧‧FlexRay接收器

201‧‧‧第一輸入電壓

202‧‧‧第二輸入電壓

210‧‧‧遲滯比較器

220‧‧‧窗口比較器

221‧‧‧預設電壓區間

222‧‧‧閒置狀態訊號

230‧‧‧充放電幫浦

240‧‧‧取樣電路

241‧‧‧延遲電路

242‧‧‧正反器

250‧‧‧反向器

M1~M6、m1~m6‧‧‧電晶體

為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖是本揭示內容一實施方式之FlexRay發射器的結構示意圖。

第2圖是第1圖之匯流排120的電路圖。

第3圖是第1圖之傳輸閘112/132的電路圖。

第4圖是第1圖之CMOS電流鏡111/131的電路圖。

第5圖是第1圖之詳細電路圖。

第6圖是本揭示內容另一實施方式之FlexRay接收器的結構示意圖。

第7圖是第6圖之詳細電路圖。

第8圖是傳輸訊號之波形圖。

第9A圖是FlexRay接收器200接收資料正確性指標之波形圖。

第9B圖是FlexRay接收器200接收資料之波形圖。

第10圖是本揭示內容於測試中，根據FlexRay通訊協定，定義一發射器之訊號時序的波形圖。

第11圖是模擬FlexRay發射器100延遲時間規格的波形圖。

第12圖是本揭示內容於測試中，根據FlexRay通訊協定，定義一接收器之訊號時序的波形圖。

第13圖是模擬FlexRay接收器200延遲時間規格的波形圖。

第14圖是模擬工作狀態下，FlexRay發射器100與FlexRay接收器200的波形圖。

110‧‧‧第一發射器

120‧‧‧匯流排

130‧‧‧第二發射器

M1~M6、m1~m6‧‧‧電晶體

Claims

一種FlexRay發射器，包含：一第一發射器，包含：一第一CMOS電流鏡；以及一第一傳輸閘，用以根據一第一狀態編碼，決定是否使該CMOS電流鏡產生一電流，以提供一正壓差給一匯流排之第一端，且同時提供一負壓差給該匯流排之第二端；以及一第二發射器，包含：一第二CMOS電流鏡；以及一第二傳輸閘，用以根據一第二狀態編碼，決定是否使該CMOS電流鏡產生一電流，以提供一負壓差給該匯流排之第一端，且同時提供一正壓差給該匯流排之第二端；其中，該正壓差之絕對值等於該負壓差之絕對值。
如請求項1所述之FlexRay發射器，其中該匯流排包括：一第一電阻，連接於一偏壓電源與該第一端之間，以供該第一發射器產生該正壓差，或供該第二發射器產生該負壓差；以及一第二電阻，連接於該偏壓電源與該第二端之間，以供該第一發射器產生該負壓差，或供該第二發射器產生該正壓差。
如請求項1所述之FlexRay發射器，其中：該第一傳輸閘採一CMOS電路實現，且該第一傳輸閘包括：一第一N型場效電晶體；以及一第一P型場效電晶體，其源極與該第一N型場效電晶體之汲極共點，其汲極與該第一N型場效電晶體之源極共點；該第二傳輸閘採一CMOS電路實現，且該第二傳輸閘包括：一第二N型場效電晶體；以及一第二P型場效電晶體，其源極與該第二N型場效電晶體之汲極共點，其汲極與該第二N型場效電晶體之源極共點。
如請求項1所述之FlexRay發射器，其中該第一發射器包括一PMOS電流源，且該PMOS電流源包括：一第一P型場效電晶體，其源極電性連接一電壓源，其閘極與其汲極共點，且其汲極電性連接該第一傳輸閘；以及一第二P型場效電晶體，其源極電性連接該電壓源，其閘極與該第一P型場效電晶體之閘極共點，且其汲極電性連接該第一端。
如請求項1所述之FlexRay發射器，其中該第一發射器包括一NMOS電流槽，且該NMOS電流槽包括：一第一N型場效電晶體，其源極接地，其汲極與其閘極共點，且其汲極電性連接該第一傳輸閘；以及一第二N型場效電晶體，其閘極與該第一N型場效電晶體之閘極共點，其源極接地，其汲極電性連接該第二端。
如請求項1所述之FlexRay發射器，其中該第二發射器包括一PMOS電流源，且該PMOS電流源包括：一第一P型場效電晶體，其源極電性連接一電壓源，其閘極與其汲極共點，且其汲極電性連接該第二傳輸閘；以及一第二P型場效電晶體，其源極電性連接該電壓源，其閘極與該第一P型場效電晶體之閘極共點，且其汲極電性連接該第二端。
如請求項1所述之FlexRay發射器，其中該第二發射器包括一NMOS電流槽，且該NMOS電流槽包括：一第一N型場效電晶體，其源極接地，其汲極與其閘極共點，且其汲極電性連接該第二傳輸閘；一第二N型場效電晶體，其閘極與該第一N型場效電晶體之閘極共點，其源極接地，其汲極電性連接該第一端。