TWI426584B - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TWI426584B
TWI426584B TW099145148A TW99145148A TWI426584B TW I426584 B TWI426584 B TW I426584B TW 099145148 A TW099145148 A TW 099145148A TW 99145148 A TW99145148 A TW 99145148A TW I426584 B TWI426584 B TW I426584B
Authority
TW
Taiwan
Prior art keywords
wafer
encapsulant
semiconductor package
layer
active
Prior art date
Application number
TW099145148A
Other languages
English (en)
Other versions
TW201227881A (en
Inventor
黃榮邦
黃暉閔
莊冠緯
林畯棠
姜亦震
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW099145148A priority Critical patent/TWI426584B/zh
Priority to CN201110009503.1A priority patent/CN102543905B/zh
Priority to US13/112,226 priority patent/US8519526B2/en
Publication of TW201227881A publication Critical patent/TW201227881A/zh
Priority to US13/964,465 priority patent/US8895367B2/en
Application granted granted Critical
Publication of TWI426584B publication Critical patent/TWI426584B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

半導體封裝件及其製法
本發明係有關一種半導體封裝件及其製法，尤指一種避免翹曲之半導體封裝件及其製法。
隨著隨著半導體技術的演進，半導體產品已開發出不同封裝產品型態，而為追求半導體封裝件之輕薄短小，因而發展出一種晶片尺寸封裝件(chip scale package,CSP)，其特徵在於此種晶片尺寸封裝件僅具有與晶片尺寸相當或略大的尺寸。如此之封裝件即可達到輕薄短小，符合現代電子產品潮流之產品，可參考第7,202,107號美國專利，或請參閱第1A至1D圖，係為習知晶片尺寸封裝件之製法之剖面示意圖。
如第1A圖所示，先提供一承載板10，且該承載板10上具有熱感性黏著層100，再設置晶片11於該承載板10上，該晶片11具有相對之作用面11a與非作用面11b，該作用面11a上具有電極墊110，且該晶片11以該作用面11a貼合於該承載板10之黏著層100上。
如第1B圖所示，形成封裝膠體12於該承載板10之黏著層100上，以披覆該晶片11，該封裝膠體12具有結合該黏著層100之第一表面12a，以及外露之第二表面12b。
如第1C圖所示，加熱使該晶片11及封裝膠體12完全與該熱感性黏著層100分離，以外露該晶片11之作用面11a與該封裝膠體12之第一表面12a。
如第1D圖所示，形成線路13於該晶片11之作用面11a與該封裝膠體12之第一表面12a，再於後續製程中沿預定切割線L進行切單作業，以完成一無封裝基板之晶片尺寸封裝件。
惟，如第1C圖所述之製程中，該晶片11與該封裝膠體12完全與該黏著層100分離，使該晶片11與該封裝膠體12之整體結構失去該承載板10所提供之剛性支撐，導致該晶片11與該封裝膠體12之整體結構發生背面翹曲現象(如第1C圖所示之虛線形狀)，情況嚴重者則會導致晶片11斷裂。
再者，若將背面翹曲之結構進行線路製程，則會因增設該線路13而發生正面翹曲現象，且前述兩者翹曲程度並不會完全抵銷，仍會有部分翹曲，導致後續製程之可靠度降低，以致於生產良率下降。
因此，如何避免上述習知技術之種種問題，實為當前所要解決的目標。
為克服習知技術之種種缺失，本發明係提供一種半導體封裝件，係包括：晶片，係具有相對之作用面與非作用面，且該作用面上具有電極墊；封裝膠體，係披覆該晶片，該封裝膠體具有相對之第一表面及第二表面，且該封裝膠體之第一表面與該晶片之作用面齊平，而使該晶片之作用面外露於該封裝膠體之第一表面；以及第一及第二金屬層，係設於該封裝膠體之第二表面上。
本發明復提供一種半導體封裝件之製法，係包括：提供一承載板；設置晶片於該承載板上，該晶片具有相對之作用面與非作用面，該晶片之作用面上具有電極墊，且該作用面結合於該承載板上；形成封裝膠體於該承載板上，以披覆該晶片，該封裝膠體具有結合該承載板之第一表面，及相對於該第一表面之第二表面；移除該承載板，以外露該晶片之作用面與該封裝膠體之第一表面；以及形成第一及第二金屬層於該封裝膠體之第二表面上。
前述之製法中，該承載板係可為晶圓。
前述之製法中，該晶片之作用面可藉由黏著層貼合於該承載板上。
前述之製法復包括於形成該增層結構之後，進行切單製程。
前述之半導體封裝件及其製法中，該晶片之非作用面可與該封裝膠體之第二表面齊平，而使該晶片之非作用面外露於該封裝膠體之第二表面，使該第一及第二金屬層復設於該晶片之非作用面上。
前述之半導體封裝件及其製法中，該第一金屬層以化鍍或濺鍍方式之其中一者形成，第二金屬層以電鍍方式形成。
此外，前述之半導體封裝件及其製法復包括：於該晶片之作用面與該封裝膠體之第一表面上之形成增層結構，且該增層結構具有至少一介電層、設於該介電層上之線路層、及設於該介電層中且電性連接該線路層與該晶片之電極墊的導電盲孔。又包括於該增層結構上之形成絕緣保護層，其具有開孔，以外露出該增層結構最外層之部分線路層。
由上可知，本發明之半導體封裝件及其製法，係藉由將第一及第二金屬層設於該封裝膠體之第二表面上，以提供該晶片與該封裝膠體之整體結構所需之剛性支撐，相較於習知技術之無支撐結構，本發明可避免該晶片與該封裝膠體之整體結構發生背面翹曲現象。
再者，當進行製作增層結構之製程時，本發明之整體結構因具有第一及第二金屬層之支撐，故相較於習知技術，可避免因增設該增層結構而發生正面翹曲現象，俾有效提升後續製程之可靠度，可避免該晶片破裂，進而提高生產良率；另一方面可藉由該些金屬層以加強整體結構之散熱效果。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“一”及“下”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A至2H圖，係提供本發明半導體封裝件之製法。
如第2A圖所示，提供一承載板20，且該承載板20上具有黏著層200；於本實施例中，該承載板20係為晶圓。
如第2B圖所示，設置晶片21於該承載板20上，該晶片21具有相對之作用面21a與非作用面21b，該晶片21之作用面21a上具有電極墊210，且該晶片21之作用面21a貼合於該承載板20之黏著層200上。
如第2C圖所示，形成封裝膠體22於該承載板20之黏著層200上，以披覆該晶片21，該封裝膠體22具有結合該黏著層200之第一表面22a及對應該第一表面22a且外露之第二表面22b。
如第2D圖所示，移除該承載板20與黏著層200，以外露該晶片21之作用面21a與該封裝膠體22之第一表面22a。
如第2E圖所示，以化鍍或濺鍍方式形成第一金屬層23a於該封裝膠體22之第二表面22b上，之後以電鍍方式形成第二金屬層23b於第一金屬層23a上，且該第一及第二金屬層23a,23b未接觸該晶片21之非作用面21b。於本實施例中，該第一及第二金屬層23a,23b係為相同或不相同之材料。
如第2F圖所示，形成增層結構24於該晶片21之作用面21a與該封裝膠體22之第一表面22a上，且該增層結構24具有至少一介電層240、設於該介電層240上之線路層241、及設於該介電層240中且電性連接該線路層241與該電極墊210的導電盲孔242。並於最外層之線路層241上設有絕緣保護層25，該絕緣保護層25具有開孔250，以外露出部分之線路層241，俾供作為電性接觸墊243，可結合導電元件，例如：銲料。而該絕緣保護層25係為拒銲層
如第2G圖所示，沿預定切割線L(如第2F圖所示)進行切單製程，以製成晶片尺寸之封裝件2。
請參閱第2E’至2G’圖，係提供本發明之另一種製法，其接續第2D圖之製程。
如第2E’圖所示，當移除該承載板20與黏著層200之後，係先將該封裝膠體22進行磨平製程，使新形成之封裝膠體22之第二表面22b’與該晶片21之非作用面21b齊平。
接著，如第2F’圖所示，以化鍍或濺鍍方式形成該第一金屬層23a於該封裝膠體22之第二表面22b’與該晶片21之非作用面21b上，之後再以電鍍方式形成第二金屬層23b於第一金屬層23a上。
最後，如第2G’圖所示，依序形成該增層結構24與進行切單製程，以製作出另一種態樣之封裝件2’。
本發明係於該封裝膠體22之第二表面22b,22b’上形成第一及第二金屬層23a,23b，以提供該晶片21與該封裝膠體22之整體結構所需之剛性支撐，故相較於習知技術之無支撐結構，本發明藉由該第一及第二金屬層23a,23b，以避免該晶片21與該封裝膠體22之整體結構發生背面翹曲現象。
再者，當進行製作增層結構24之製程時，本發明之整體結構因具有第一及第二金屬層23a，23b之支撐，故相較於習知技術，本發明可避免因增設該增層結構24而發生正面翹曲現象，俾有效提升後續製程之可靠度，以避免該晶片21破裂，進而提高生產良率。
又，本發明之第一及第二金屬層23a,23b亦可提供散熱之功能，以利於該晶片21散熱。
本發明復提供一種半導體封裝件2，係包括：具有相對之作用面21a與非作用面21b之晶片21、披覆該晶片21之封裝膠體22、以及設於該封裝膠體22上之第一及第二金屬層23a,23b。
所述之晶片21之作用面21a上具有電極墊210。
所述之封裝膠體22具有相對之第一表面22a及第二表面22b，且該封裝膠體22之第一表面22a與該晶片21之作用面21a齊平，而使該晶片21之作用面21a外露於該封裝膠體22之第一表面22a。
所述之第一及第二金屬層23a,23b設於該封裝膠體22之第二表面22b上，且該第一金屬層23a係為化鍍金屬材或濺鍍金屬材，該第二金屬層23b係為電鍍金屬材。
所述之半導體封裝件2復包括增層結構24，係設於該晶片21之作用面21a與該封裝膠體22之第一表面22a上。該增層結構24具有至少一介電層240、設於該介電層240上之線路層241、及設於該介電層240中且電性連接該線路層241與該電極墊210的導電盲孔242。該增層結構24上具有絕緣保護層25，該絕緣保護層25具有開孔250，以外露出最外層之部分線路層241。
另外，於另一實施態樣之封裝件2’中，該晶片21之非作用面21b與該封裝膠體22之第二表面22b’齊平，而使該晶片21之非作用面21b外露於該封裝膠體22之第二表面22b’，且該第一及第二金屬層23a,23b復設於該晶片21之非作用面21b上。
綜上所述，本發明之半導體封裝件及其製法，係藉由將該第一及第二金屬層設於該封裝膠體之第二表面上，以提供該晶片與該封裝膠體之整體結構所需之剛性支撐，可避免該晶片與該封裝膠體整體結構發生翹曲現象，有效提升後續製程之可靠度，以避免該晶片破裂，俾生產良率提高。
再者，該第一及第二金屬層亦可提供散熱之功能，以利於該晶片散熱。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2、2’．．．封裝件
10、20．．．承載板
100、200．．．黏著層
11、21．．．晶片
11a、21a．．．作用面
11b、21b．．．非作用面
110、210．．．電極墊
12、22．．．封裝膠體
12a、22a．．．第一表面
12b、22b、22b’．．．第二表面
13．．．線路
23a．．．第一金屬層
23b．．．第二金屬層
24．．．增層結構
240．．．介電層
241．．．線路層
242．．．導電盲孔
243．．．電性接觸墊
25．．．絕緣保護層
250．．．開孔
L．．．預定切割線
第1A至1D圖係為習知封裝件之局部剖面示意圖；以及
第2A至2G圖係為本發明封裝件之製法之剖面示意圖；第2E’至2G’圖係為本發明封裝件之另一實施態樣。
2．．．封裝件
21．．．晶片
21a．．．作用面
21b．．．非作用面
210．．．電極墊
22．．．封裝膠體
22a．．．第一表面
22b．．．第二表面
23a．．．第一金屬層
23b．．．第二金屬層
24．．．增層結構
240．．．介電層
241．．．線路層
242．．．導電盲孔
25．．．絕緣保護層
250．．．開孔

Claims (17)

  1. 一種半導體封裝件，係包括：晶片，係具有相對之作用面與非作用面，且該作用面上具有電極墊；封裝膠體，係披覆該晶片，該封裝膠體具有相對之第一表面及第二表面，且該封裝膠體之第一表面與該晶片之作用面齊平，而使該晶片之作用面外露於該封裝膠體之第一表面；以及第一及第二金屬層，係設於該封裝膠體之第二表面上。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中，該晶片之非作用面與該封裝膠體之第二表面齊平，而使該晶片之非作用面外露於該封裝膠體之第二表面。
  3. 如申請專利範圍第2項所述之半導體封裝件，其中，該第一及第二金屬層復設於該晶片之非作用面上。
  4. 如申請專利範圍第1項所述之半導體封裝件，復包括增層結構，係設於該晶片之作用面與該封裝膠體之第一表面上。
  5. 如申請專利範圍第4項所述之半導體封裝件，其中，該增層結構具有至少一介電層、設於該介電層上之線路層、及設於該介電層中且電性連接該線路層與該晶片之電極墊的導電盲孔。
  6. 如申請專利範圍第5項所述之半導體封裝件，其中，復包括絕緣保護層，係設於該增層結構上，且具有開孔，以外露出該增層結構最外層之部分線路層。
  7. 如申請專利範圍第1項所述之半導體封裝件，其中，該第一金屬層係為化鍍金屬材或濺鍍金屬材，該第二金屬層係為電鍍金屬材。
  8. 一種半導體封裝件之製法，係包括：提供一承載板；設置晶片於該承載板上，該晶片具有相對之作用面與非作用面，該晶片之作用面上具有電極墊，且該作用面結合於該承載板上；形成封裝膠體於該承載板上，以披覆該晶片，該封裝膠體具有結合該承載板之第一表面、及相對於該第一表面之第二表面；移除該承載板，以外露該晶片之作用面與該封裝膠體之第一表面；以及形成第一及第二金屬層於該封裝膠體之第二表面上。
  9. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該承載板係為晶圓。
  10. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該晶片之作用面藉由黏著層貼合於該承載板上。
  11. 如申請專利範圍第8項所述之半導體封裝件之製法，復包括於形成該第一及第二金屬層之前，進行磨平製程，使該晶片之非作用面與該封裝膠體之第二表面齊平。
  12. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該第一及第二金屬層復形成於該晶片之非作用面上。
  13. 如申請專利範圍第8項所述之半導體封裝件之製法，復包括形成該第一及第二金屬層之後，形成增層結構於該晶片之作用面與該封裝膠體之第一表面上。
  14. 如申請專利範圍第13項所述之半導體封裝件之製法，其中，該增層結構具有至少一介電層、設於該介電層上之線路層、及設於該介電層中且電性連接該線路層與該晶片之電極墊的導電盲孔。
  15. 如申請專利範圍第14項所述之半導體封裝件之製法，復包括形成絕緣保護層於該增層結構上，且該絕緣保護層具有開孔，以外露出該增層結構最外層之部分線路層。
  16. 如申請專利範圍第13項所述之半導體封裝件之製法，復包括於形成該增層結構之後，進行切單製程。
  17. 如申請專利範圍第8項所述之半導體封裝件之製法，其中，該第一金屬層以化鍍或濺鍍方式之其中一者形成，第二金屬層以電鍍方式形成。
TW099145148A 2010-12-22 2010-12-22 半導體封裝件及其製法 TWI426584B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW099145148A TWI426584B (zh) 2010-12-22 2010-12-22 半導體封裝件及其製法
CN201110009503.1A CN102543905B (zh) 2010-12-22 2011-01-12 半导体封装件及其制造方法
US13/112,226 US8519526B2 (en) 2010-12-22 2011-05-20 Semiconductor package and fabrication method thereof
US13/964,465 US8895367B2 (en) 2010-12-22 2013-08-12 Fabrication method of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099145148A TWI426584B (zh) 2010-12-22 2010-12-22 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201227881A TW201227881A (en) 2012-07-01
TWI426584B true TWI426584B (zh) 2014-02-11

Family

ID=46315632

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099145148A TWI426584B (zh) 2010-12-22 2010-12-22 半導體封裝件及其製法

Country Status (3)

Country Link
US (2) US8519526B2 (zh)
CN (1) CN102543905B (zh)
TW (1) TWI426584B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
US8970032B2 (en) * 2011-09-21 2015-03-03 Infineon Technologies Ag Chip module and method for fabricating a chip module
TWI446501B (zh) * 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
CN103268862B (zh) * 2013-05-03 2016-12-28 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
TWI518852B (zh) * 2013-10-02 2016-01-21 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102137063B1 (ko) 2014-03-20 2020-07-23 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 반도체 패키지
TWI552277B (zh) * 2014-06-04 2016-10-01 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI595613B (zh) * 2014-11-18 2017-08-11 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102495916B1 (ko) 2015-08-13 2023-02-03 삼성전자 주식회사 반도체 패키지
TWI652774B (zh) * 2017-03-03 2019-03-01 矽品精密工業股份有限公司 電子封裝件之製法
CN107452702A (zh) * 2017-07-28 2017-12-08 中芯长电半导体（江阴）有限公司 半导体芯片的封装结构及封装方法
CN107993991A (zh) * 2017-12-20 2018-05-04 合肥矽迈微电子科技有限公司 一种芯片封装结构及其制造方法
CN111599694B (zh) * 2019-12-30 2022-08-26 矽磐微电子(重庆)有限公司 半导体封装方法
US20230354525A1 (en) * 2021-05-06 2023-11-02 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor module and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US20040168825A1 (en) * 2000-02-25 2004-09-02 Hajime Sakamoto Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US20060087037A1 (en) * 2004-10-22 2006-04-27 Phoenix Precision Technology Corporation Substrate structure with embedded chip of semiconductor package and method for fabricating the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3093882A (en) * 1958-09-30 1963-06-18 Siemens Ag Method for producing a silicon semiconductor device
US5608261A (en) * 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation
JP2001135759A (ja) * 1999-11-05 2001-05-18 Sumitomo Metal Electronics Devices Inc 放熱用金属部材およびそれを用いた電子部品用パッケージ
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
CN1187805C (zh) * 2001-11-02 2005-02-02 全懋精密科技股份有限公司 具有支撑效果的散热片应用于芯片封装基板的方法
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
JP4746847B2 (ja) * 2004-04-27 2011-08-10 三洋電機株式会社 半導体装置の製造方法
TWI316381B (en) * 2007-01-24 2009-10-21 Phoenix Prec Technology Corp Circuit board and fabrication method thereof
CN101556940B (zh) * 2008-04-08 2011-04-13 力成科技股份有限公司 具有散热片的半导体封装结构
TWI413223B (zh) * 2008-09-02 2013-10-21 Unimicron Technology Corp 嵌埋有半導體元件之封裝基板及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US20040168825A1 (en) * 2000-02-25 2004-09-02 Hajime Sakamoto Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US20060087037A1 (en) * 2004-10-22 2006-04-27 Phoenix Precision Technology Corporation Substrate structure with embedded chip of semiconductor package and method for fabricating the same

Also Published As

Publication number Publication date
TW201227881A (en) 2012-07-01
US8519526B2 (en) 2013-08-27
CN102543905B (zh) 2014-12-24
US20120161301A1 (en) 2012-06-28
CN102543905A (zh) 2012-07-04
US20130330883A1 (en) 2013-12-12
US8895367B2 (en) 2014-11-25

Similar Documents

Publication Publication Date Title
TWI426584B (zh) 半導體封裝件及其製法
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
JP2011009686A5 (zh)
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TWI485823B (zh) 半導體封裝結構及半導體封裝結構的製作方法
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
TWI567888B (zh) 封裝結構及其製法
TW201448163A (zh) 半導體封裝件及其製法
TWI591739B (zh) 封裝堆疊結構之製法
TWI463620B (zh) 封裝基板之製法
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
TW201814866A (zh) 基板結構及其製法
TW201440184A (zh) 半導體封裝件及其製法
TW201838134A (zh) 電子封裝件及其製法
TWI557860B (zh) 半導體封裝件及其製法
TWI425887B (zh) 具有支撐體的封裝基板及其製法
TWI658557B (zh) 線路載板及其製造方法
JP2011176263A (ja) 半導体装置のチップスケールパッケージおよびその製造方法
TWI441292B (zh) 半導體結構及其製法
TWI591788B (zh) 電子封裝件之製法
TWI596725B (zh) 封裝基板、封裝結構及其製作方法
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
TWI541952B (zh) 半導體封裝件及其製法
TWI502710B (zh) 半導體封裝件及其製法