TWI425119B - 晶片的薄化方法 - Google Patents
晶片的薄化方法 Download PDFInfo
- Publication number
- TWI425119B TWI425119B TW095119322A TW95119322A TWI425119B TW I425119 B TWI425119 B TW I425119B TW 095119322 A TW095119322 A TW 095119322A TW 95119322 A TW95119322 A TW 95119322A TW I425119 B TWI425119 B TW I425119B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- film
- groove
- thinning
- etching
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00626—Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/01—Suspended structures, i.e. structures allowing a movement
- B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0104—Chemical-mechanical polishing [CMP]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Weting (AREA)
- Pressure Sensors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
就極為普通之層級而言,本發明係關於薄質含矽結構之製造方法,更具體而言,本發明係關於一種將含矽結構,例如晶片,依據一種薄化含矽結構之獨立方法請求項為前提,薄化至一預定厚度之方法;本發明亦關於一種含矽結構,係依據一獨立請求項為前提所提出之含矽結構;本發明同時亦關於一種包括含矽結構之感應器,係依據一獨立請求項所請求此種感應器為前提;本發明亦關於包含一感應器之一種電子裝置,即依據一獨立請求項所請求之此一電子裝置為前提;本發明且亦關於包含一感應器之一種機械裝置,即依據一獨立請求項所請求之此一機械裝置為前提。
依據習知技藝於矽結構之製造中,薄層結構可採矽基片用許多不同方法製成,即如孰知此項技藝者可自習知技藝獲知者。此種薄層可為數種物質,包含例如氧化矽或氮化矽。某些基片,如與感應器製造相關者,矽基片表面可能須藉化學蝕刻或其他技術,例如反應離子電漿蝕刻法,局部形成凹槽至一定深度。
許多感應器製造過程使用之結構,其矽晶片之凹處或凹槽頂部黏著有一薄層矽膜,其產生之中間結構概略如圖1a及1b所示。於圖1a中,凹槽103乃穿過氧化矽層104,並深入矽102中,而圖1b中,凹槽103則僅穿過氧化矽層104。
於此結構,在矽構件102與一薄膜101之間,可具有一氧化矽層104,然卻有許多變異存在,且其間全然不具氧化矽層,或者,所有凹槽表面全部覆蓋以氧化矽層,亦皆可能;而於矽晶片間另設別種薄層如氮化矽者亦屬可行。
凹槽頂部具有薄膜之此類結構,不論密封或未密封,皆可應用為中間過程以生產例如壓力感應器(如於該密封凹槽連接以適當之絕對壓力感應器),或作為中間過程以生產薄膜建構成之結構,如薄膜結構建構成懸掛於凹槽上方之懸臂。
上述結構可用如習知技藝中之數種方法製成,例如藉1)阻蝕結構、2)以SOI(上矽絕緣晶片)為基礎之技術、3)以研磨及拋光為基礎之技術。然而,使用以EPI及/或SOI為基礎之技術,於晶片進行薄化過程中需要數個製造步驟,亦即晶片經指定為一某種成分及/或結構,距進行最終薄化處理前尚遠,然而,卻可能是在技術上之重要需求,及對產品品質極其重要,並因此在加工產量及隨後應用此結構之產品價格有所影響。在某些精密方法中,一晶片之薄膜層必須轉移至另一平面,對此稍後將於以下之1)及2)中說明。
以防蝕層為基礎之技術乃屬一種周知技術,以一極其精密之晶片結構組成之晶片供用於不同用途者。於此種技術中,當使用氫氧化鉀-水之混合液為蝕刻劑時,濃密硼塗佈區或塗佈層可有效延滯矽之蝕刻速度,取決於塗佈密度其蝕刻速度可僅為未塗佈矽之蝕刻速度之1%,當使用例如24%氫氧化鉀(KOH)-水之混合液於攝氏60度(於圖2中為10% KOH,Seidel H.、Csepregi I.、Heuberger A.及Baumgartel H.、J.Electrochem Soc.,137(1990)3612)〔1〕
此特殊現象之應用,促進了製造一種結構之可能性,例如具有一凹槽及一薄膜密封該凹槽如以下說明:a.凹槽結構加工於一操作晶片上。
b.於該操作晶片上端黏附一第二晶片,該第二晶片係一外晶片,具有用於防蝕目的之濃密硼塗佈薄層,且於該外層上方則有一輕微塗佈層,黏附係以該輕微塗佈層朝向凹槽之方式而完成。
c.該黏附之外晶片乃向下薄化至濃密硼塗佈層,例如首先將輕微塗佈之操作晶片局部磨掉,其後再以前述氫氧化鉀蝕刻液藉化學蝕刻對其餘部份繼續進行,僅使用化學蝕刻而不研磨亦屬可能。
d.其餘之濃密硼塗佈外層可藉一適當之蝕刻法予以蝕去。
殘留之結構即為具有以控制薄膜密封之凹槽之操作晶片,此結構其後仍可再行處理。
密封凹槽結構可藉使用SOI-晶片利用埋設之氧化矽防蝕特性與下述實例之製程以取代1):a.凹槽結構加工於一操作晶片上。
b.一SOI晶片黏附於操作晶片上,其薄活動層乃朝向該操作晶片及其凹槽結構。
c. SOI晶片之操作晶片乃局部移除至一厚度,例如藉研磨及緊隨其後以此類蝕刻劑之蝕刻加工,此類蝕刻劑為精選相關之矽及氧化矽,或以具有相似特性之等離子製程,SOI晶片之氧化物層可有效防止蝕刻。
d.氧化物於必要處可被移除,其結構可予提出進入進一步之加工。
密封之凹槽結構可藉黏附一經拋光之晶片於具有凹槽之晶片上側製成以取代1)及/或2)如下述:a.凹槽結構加工於一操作晶片上。
b.將一經拋光之晶片黏附於具有凹槽之晶片上側。
c.黏附之晶片經予薄化,例如藉研磨及隨後拋光至最終厚度。
殘留之結構即為具有以一薄膜密封之凹槽之操作晶片,且已備妥供進一步之加工,薄膜可備有一具厚度之結構,對於薄膜之非一致性厚度及彈性特性而言,乃實際上相當大之創作,然而,此結構仍可用於進一步之加工。
雖然仍有類似之現有技術以製造如上述1)-3)之結構,一可行之製程須有數項要件以製造一薄膜密封凹槽之結構,昔知製程欲達成諸此要件之困難,列舉描述如下:○結構特性對於薄膜厚度及其控制極為敏感,對於在凹槽上方之薄膜厚度變異亦同。
○於製程之緊要步驟中薄膜表面乃曝露於外,於潮溼之化學處理中,薄膜必須保持完整無缺,以防凹槽曝露於化學藥劑中,俾避免傷害或污染該凹槽內部。
○凹槽外晶片間之黏附品質,對於製程之不同層面極為敏感,卻必須完好。
○此種生產過程可能如以上所示有許多障礙,其將直接反應於生產能量及成本效益中。
就1)-3)所討論之各種昔知技術加以分析,可作成以下結論:(1)晶片於蝕刻步驟中構築之特徵,如濃密塗佈蝕刻步驟之外晶片乃屬昂貴晶片,尤其對於大量生產。晶片具有如一蝕刻步驟特徵之一濃密塗佈外層,可能發生表面缺陷可能降低黏附品質及減低加工能量。晶片具有如一蝕刻步驟特徵之一濃密塗佈外層,可能需要不同之蝕刻劑混合液以移除濃密塗佈及輕微塗佈之矽,增加了製程之複雜性以及於步驟中傷及薄膜或其他部分結構之潛在風險。
(2)SOI晶片甚為昂貴,且因此增加其總生產成本。
(3)傳統藉研磨及拋光至最終厚度之薄膜成形方法有例如以下之障礙:如最終薄膜厚度相對於凹槽橫向尺寸為過薄,機械力破壞凹槽上方薄膜致使加工之化學藥劑穿透進入凹槽,由此所致,整個黏妥之晶片組合可能無法使用。在晶片位置僅有損壞之凹槽之情況,薄膜破損將造成產量之損失,同樣的,如最終薄膜厚度相對於凹槽橫向尺寸為過薄,機械力使薄膜彎曲將導致凹槽上方薄膜厚度不均等等。由於薄膜材質之彈性,以薄膜相當大量之殘留材料厚度,很容易達到其極限。
經過一種習知製造過程之後,薄膜如過薄,可能在極端情況中仍存在如同於凹槽結構上方留有不一致厚度,將有一甚難預期之外觀可能致使凹槽相互間各有差異,而且,凹槽上方擁有較大於凹槽外之厚度。此外,此薄膜將受損於其他不利之非一致性,其將限制在凹槽結構中之薄膜之可利用性。
組件尺寸傾向愈來愈小之小型化要求,以上述凹槽結構習知製程產製之結構,其較小結構卻無法維持經濟上可容忍之水平以供廣泛系列之量產。
本發明之一目的在於解決習知技術之問題或至少減輕該問題對於最終產品之影響,此目的係藉本發明之具體實施而達成。
本發明一最有利者為可供大量生產,晶片製作並不需要以相當昂貴之EPI及/或SOI晶片為開始,而係可使用一種更經濟、簡單之矽晶片以取代此昂貴晶片。其薄膜可在薄化之前直接施於該矽晶片上,同時加工量可較高於具有薄層移轉過程之EPI或SOI製程,且依本發明之實施例同時可製造較大範圍之較佳產品。
依本發明之一種含矽結構之薄化方法,其特徵在於一獨立方法請求項之特徵部份中所陳述者;依本發明之一種含矽結構,其特徵在於一為含矽結構所提獨立請求項之特徵部份中所陳述者;依本發明之一種感應器,其特徵在於一為感應器所提獨立請求項之特徵部份中所陳述者;依本發明之一種電子裝置,其特徵在於一獨立請求項之特徵部份中所陳述者;依本發明之一種機械裝置,其特徵在於一獨立請求項之特徵部份中所陳述者。
本發明其他較可取實施例乃顯示於獨立請求項中,〝包含〞一詞係使用於開放之意義,所示本發明之實施例僅為不同實施例之實例,並不能視為本發明之限制,本發明之實施例於適當部分可予組合。
依本發明一實施例之薄化含矽結構至一預定厚度之方法包含以下步驟:○第一薄化步驟,供薄化待薄化處理之表面至一於預定狀態之第一厚度;○第二薄化步驟,供薄化該待薄化處理之表面最終至一第二厚度。
依本發明一實施例,該含矽結構包含至少一含矽晶片。
依本發明一實施例,該第一薄化步驟可包含一研磨、拋光及/或蝕刻步驟,而第二薄化步驟則包含一蝕刻步驟。依本發明一實施例,至少該蝕刻步驟之一包含藉使用一蝕刻劑混合液之蝕刻,該液包含一鹼性溶液以蝕刻矽。依本發明一實施例,該鹼性溶液可包括氫氧化鈉、氫氧化鉀、TMAH(氫氧化四甲銨)、及/或EDP(乙二胺-隣苯二酚)為溶液成分,一孰知此技藝人士可從本發明所示實施例獲知,溶液可自含有上述成分之此類溶液加以混合。然而,諸此溶液並不受溶劑之限制,其可包含除水以外之其他物質,此種溶液可包含於本發明額外材質之實施例中,例如IPA(異丙醇)之類。
於依本發明另一實施例中,鹼性溶液亦可充入一某種濃度之氣體,例如氧。該氣體之濃度取決於該氣體於溫度及壓力下在溶液中之溶解度。譬如,有些氧氣就可溶解於溶液中,氣體溶解及/或起泡皆可用以自溶液清除雜質及/或某種反應生成物。例如氫氣能因此減少,同樣其他氣體亦可用以起泡。
依本發明一實施例,該第二薄化步驟係以包含至少其溶液成分之一為液態之一溶液達成
依本發明一實施例,一包含蝕刻之薄化步驟,包括至少下述之一,單獨或以任何適當組合完成:濕蝕刻、鹼性蝕刻、等離子(電漿)蝕刻及旋轉蝕刻。依本發明之一實施例,旋轉蝕刻可以具鹼性成分之混合液進行;然依另一可替代實施例則採酸性成分;而依本發明再一實施例,該鹼性與酸***替方式輪流使用。
依本發明一實施例,矽結構其含有待薄化之矽者,包含於該待薄化結構局部中之矽,其中該矽包含{100}、{110}及/或{111}-定向步驟。待薄化之矽可處於{100}、{110}、{111}-之定向中或自該定向傾斜,或處於其他低指數定向中(藉指標hkl記述,於任何組合,其h、k或l可上升至5,或自該低指數定向傾斜)。待薄膜化含矽結構應被瞭解,因此待薄化結構之殘留部分,如於含矽層移除後留下之薄膜,可含有矽;另一方面該殘留部分亦可由非矽物質組成,提供了薄化產生之移除層亦含有矽。
依本發明一實施例其最終厚度,其內殘留之薄膜結構乃待薄化,為密封具一薄膜層於凹槽對面側當作槽底之凹槽之目的,實質上並非仰賴該薄膜結構之彈性。依本發明之一實施例,該薄膜可用於密封至少具有一凹槽之結構,以具有一致性最終厚度之此一薄膜,乃實質上或確切相同於該凹槽外周之最終厚度;另可替代者,殘留之薄膜可依本發明一實施例,越過具有凹槽之密封結構,予以薄化至某一非零預定厚度之梯度;依本發明一實施例,該結構包含有一均一性最終厚度,其可為一薄膜之厚度、凹槽槽底之厚度或凹槽外周基片之厚度,或一空基片之厚度;依本發明另一替代實施例,容納具有薄膜操作晶片之凹槽結構,可自該容納操作晶片之凹槽槽底外側予以薄化;依本發明之一實施例,薄膜及/或操作晶片俱可薄化;依本發明之一實施例,薄膜可具有凹槽而無關於操作晶片具有凹槽實例之事實,或於另一實施例之改變,不具凹槽。
依本發明一實施例,一感應器組件可配合依本發明一實施例之一含矽結構來執行,該含矽結構業經依本發明任一實施例薄化至一預定厚度者。此結構含有均一性最終厚度於結構表面上經薄化之位置以供感應器使用。然而,於存有凹槽之情況,當僅僅考慮操作晶片時,該操作晶片之厚度(於薄化之方向)於凹槽與凹槽外周/近旁部份乃有不同。薄膜可加工至均一性厚度於結構中。
對於均一性最終厚度之替代方案,其厚度亦可具有梯狀層次厚度,亦即該層厚度,存在於該層最終薄化之後,可在自一於晶片上第一位置之第一最終厚度至一於晶片上第二位置之第二最終厚度之持續狀態中變化,提供了該第一及第二最終厚度各有一不同之值,至少在該第一與第二位置之間。
依本發明一實施例,依據一實施例之一感應器可包含於一電子裝置中及/或一機械裝置中,俾供感應一定數量之感應器受指示去感應之事物,例如壓力,此可用具凹槽之含矽結構予以感應,該感應器具有一含矽結構經依本發明一實施例薄化至一最終厚度。該裝置可同時具有機械及電氣之特性,是以構成依本發明一實施例之一電子-機械裝置,然而依本發明之再一實施例,則其規模可縮小比例至奈米級大小。
圖1a與1b以及圖2係用以參照習知技藝之特徵者,圖3以下則用於與本發明之實施例相關者。
圖3說明依本發明一實施例之一方法,此為假設含矽結構於以下具體實例乃為一晶片,但並無任何意識排除本發明之任何實施例。該含矽結構亦可,然不侷限於此,同時為具有一薄膜於一將貼附於備有凹槽之操作晶片表面之一晶片。
一種將一晶片薄化至一預定厚度之方法300,包含於非常普通水準中之二步驟301、302。第一步驟301為一預薄化步驟,其可包含研磨、拋光及/或蝕刻,以供一快速薄化至一晶片之一某種預備步驟狀態。雖然在實施例中其已包含於圖3所示實施例之第一步驟301中,拋光仍可為一獨立步驟。材料係被移除至一安全厚度,此與於預備步驟中經薄化之材料彈性有關。第一步驟包含數個次級步驟,其中至少一個包含薄化步驟,於圖3所示實施例中,第二薄化步驟即為最終薄化步驟302,其可藉蝕刻(蝕刻)完成至某一預定第二厚度,或於一替代實施例中至一厚度梯度。
於圖4中,一未薄化黏附晶片包含薄層401、402、407,其經圖示者為黏附結合成一具有凹槽405結構之一操作晶片400。於一實施例中,該凹槽405可具有一尺寸僅深入操作晶片400之氧化及/或氮化層(圖中未示);然於另一實施例,該凹槽405可隨意形成具有一尺寸深入操作晶片之矽結構中。操作晶片可僅為一標準矽晶片或實質上由矽組成,然其亦可額外包含氧化及/或氮化層於其表面。於圖4中之狀態係表示薄化過程300起始時之組合(組件),該厚層包括薄層401及薄層402,即黏附結合晶片之各層,為待藉預備薄化步驟301及最終薄化步驟302予以分別移除之各薄層,各層相互間可彼此實質上相同或結構上相異。薄層之晶格結構係以hkl-指標表示薄層之結構。雖然薄層401係以不同指標h1、k1、l1代表,而薄層402係以h2、k2、l2標示,這些薄層亦可能是相同的,但所提到之這些薄層並不局限於圖4所示。薄層401及402可如圖4之實施例藉薄化方法300於薄化步驟301及302中分別予以移除。預備薄化步驟301可移除指示h1、k1、l1表示之薄層401,而於步驟302之最終薄化則可移除指標h2、k2、l2代表之薄層402。
孰知此項技藝者可從本發明之具體實例瞭解,薄化步驟之次數甚至可大於二,因此在一系列薄化步驟中,各步驟可為下一步驟之預備步驟,而終究此一系列之薄化仍屬於本發明之具體範圍內。同樣孰知此項技藝者可從本發明瞭解,薄化方法300可使用一次,然而亦可超過一次重複使用於黏附晶片之薄層及/或之薄層之薄化。
薄膜407之最終最小厚度T乃不受於薄膜層407材質之彈性影響。理想之結構幾何特性(厚度當作總厚度T+t,其中t即為操作晶片之理想厚度)可在最終薄化步驟施於黏附晶片、薄膜及/或操作晶片之後獲得。
由於依本發明實施例之緩和過程,依申請人於本案申請日前所知,比起習知技藝以傳統薄化方法完成之厚度,藉本方法300所得厚度乃係較可靠且費用更低之一較薄厚度。依本發明之實施例,厚度可製成極薄,且同時可獲得厚度均一之成果。
精密薄化步驟302可用數種方法達成,然依本發明之實施例,係藉蝕刻(蝕刻)法,該蝕刻最好藉一含有蝕刻劑於混合液中之鹼性溶液完成。因此該溶液可含有氫氣化鈉、氫氣化鉀、TMAH(氫氧化四甲銨)、及/或EDP(乙二胺-隣苯二酚-吡嗪-水混合液)。
此外,依本發明之實施例,精密薄化步驟之蝕刻可包含至少下述之一種單獨進行或任何組合,即:鹼性蝕刻、等離子(電漿)蝕刻及旋轉蝕刻。於本發明之一實施例,尤其旋轉蝕刻可與鹼性蝕刻劑組合而執行。
蝕刻於本發明之另一實施例中,可藉一具有酸性蝕刻劑成分之蝕刻劑達成。
理想之鹼性溶液及/或濃縮液之蝕刻速度,可對應於晶片成分之化學效應以及晶格結構之效應而予選擇。於依本發明之一較佳實施例中,如圖4該部份所示,即將藉方法300精密薄化步驟薄化去除之晶片之薄層402,乃安排於晶片製造過程中以包含具有{100}、{110}及/或{111}-表面定向步驟之此種矽。在待薄化之矽中,可額外或替代於{100}、{110}及/或{111}-定向或自該定向傾斜或於其他低指數方向(以指標hkl顯示,其h、k、或l於任何可能組合中皆可上升至5),或自該於晶格中之低指數方向傾斜(於圖4中標示為h、k、l)。
數個薄層類此各具不同指數乃屬可能,但可能增加晶片製造成本,該晶片乃包含薄膜供操作晶片於薄化方法300之最終生產。依本發明之一實施例,其精密蝕刻方法乃依據待蝕刻薄層中晶格結構材料作更詳細之選擇。依本發明之一實施例,精密蝕刻劑之鹼性特徵即依據晶格結構材料而選擇。
依本發明之一實施例,第二薄化步驟乃製造於一低溫,最高至攝氏100度,正確溫度係依據蝕刻劑、蝕刻率、待蝕刻材質及所求第二薄化步驟之最終厚度而選擇。依本發明之一實施例,第二薄化步驟亦可替代而製造於高溫條件下,其中該溫度乃低於攝氏500度,以低於攝氏280度較有利,而最有利則低於攝氏150度。於第二薄化步驟中之壓力乃以實質上之外界壓力或甚至於較外界壓力為低之壓力為佳。於本發明之一實施例,當第二薄化步驟採用等離子蝕刻時,其壓力可設定於一等離子蝕刻之典型水平,且甚至接近真空條件以求等離子蝕刻之持久。依本發明之一替代實施例,該第二薄化步驟及/或第一薄化步驟可在高壓條件下製造,其中該壓力乃低於30巴(bars),該壓力以低於20巴較為有利,但低於10巴更為有利,而最有利則為低於5巴。提供操作晶片結構及薄膜擁有足夠強度以承受此條件於最終厚度。
適當之壓力及/或溫度條件之選擇係為最終厚度之一預期一致性,選擇係基於以一特定蝕刻率獲得一致最終厚度之某一蝕刻劑成分,壓力及/或溫度條件影響及蝕刻及蝕刻率,其可藉溫度及/或壓力控制至某一程度。
包含薄層401、402、407之晶片可包括待薄化去除之薄層401、402,其係以虛線表示。由於該二層可採用相同材質製成,於薄層401與402間之邊界亦以虛線表示,然卻以方法300之不同步驟(301、302)薄化去除。薄層401可於本發明一實施例中完美進行,因此薄層402可於預定狀態對準殘留薄膜407予以蝕刻,以致於施行方法300後具有均一之厚度,或依本發明另一實施例替代以獲得所求之厚度梯度。
雖然依圖4所示本發明之一實施例,於層400與層407間並未繪有任何薄層,孰知此技藝者可瞭解,依據本發明之其他實施例,其間可設有一中間層,而於一更具差異之此類實施例中,亦可設置數層。於一實施例中,此中間層可源自操作晶片及/或源自黏附晶片之薄膜。此一中間層之成分可含有例如氧及/或氮,而依據對應之特殊實施例,例如可依一慣性傳感器結構之計劃用途而定。無論如何,如此於各實施例之個別薄層之存在數量或成分並不受圖4所示實施例之限制。
操作晶片400可包含凹槽405如圖4所示,但不限於該實例所示之凹槽數量。於該凹槽405以外,除凹槽405外周及/或該凹槽405近旁之操作晶片厚度t,可與薄膜厚度T不同。依本發明之一實施例,凹槽可形成於一薄膜中,此一備有凹槽之薄膜可藉另一薄膜予以封閉。依本發明之再一實施例,此另外之薄膜可包含凹槽,但未必受其限制。
如圖3所示實施例方法之二步驟薄化產生較薄結構(圖4中之t、T),不受或極少受所使用薄膜材料之彈性限制,且該結構缺陷較少而較可靠及/或其成本較依習知技藝之早期方法為低。
因此,經依本發明一實施例之方法薄化晶片之使用,依圖5所示之一極敏感感應器500可以一低損失製程及/或具經濟效益之方法獲得。感應器之精密結構雖為求簡明未顯示於圖5中,但孰知此技藝者可從本發明之實例獲知,此類感應器可具任何種精密結構,以應用於使用一感應器於指定之感應之習知裝置。一薄膜407及非絕對必要之凹槽405(以虛線表示)已圖示於如圖5中之一實例。依據一實施例,所提及之感應器可為感應慣性及/或壓力之感應器;孰知此技藝者從申請案本文亦可得知,此感應器可感知慣性及/或壓力之大量數值,端視可依慣性及/或壓力感應器之實施例所能執行之慣性及/或壓量而定。此感應器500,應用於壓力測量時,可使用於一電子機械裝置600中以司該裝置600之感應任務(圖6)。尤其是於本發明一實施例,其中上述之裝置之任何一種型式,機械式或電氣式,各有其預定之操作主要路徑。該裝置可為肉眼可見之尺寸,其中感應器可用於裝置之感應任務,惟依本發明之一實施例,該裝置亦可為一微型機械裝置。微型機械被考慮僅適用於單獨之機械裝置以及單獨之電子裝置,然介於二者間全部為微尺寸之裝置亦可,其與機電軸線之指定操作路徑無關,甚至始於微型機械比率之下降比率,除晶片材料自身及/或鹼性溶液之實際蝕刻速度外,對於本發明之特殊實施例亦無所限制。是以,甚至於依本發明一實施例之奈米(毫微)比率之裝置,仍可藉此設以本發明一實施例之適當感應器。作為極為簡單之裝置之一實例,可藉依本發明一實施例之含矽結構,製成一壓力感應器及/或設置一具有該壓力感應器之開闢以供壓力感應開關之操作,乃屬可能。於溫度與壓力間之關係為有效、恰好或在合理估測之條件下,此操作亦可用於溫度感應開關,該開關可為一肉眼可見、微型機械、一毫微開關或上述之一整體,所提供開關之該部分可為半導體開關。
此種操作晶片以及此種黏附晶片,假設係依據習知方法製造至以下說明之前段A)及B)之水準。
依本發明之一實施例,其薄化方法經由下述過程之實例自可瞭解:A)凹槽結構乃製作於一操作晶片上,晶片可予拋光,其上具有氧化矽層或其他適當薄層,例如一薄膜。
B)一拋光晶片黏附於具有凹槽之晶片上方,如有需要,此晶片上方亦可具有一薄膜。
C)黏附晶片係以機械薄化,亦即藉研磨其後拋光至不受凹槽上方薄膜之彈性影響之一厚度,且不會導致不平均之厚度差異,而使薄膜足夠均一。
D)於中間薄化之後,以適當蝕刻劑混合液均勻擊破所選定晶體方向,藉蝕刻薄膜而持續進行薄化。此類蝕刻劑混合液例如鹼性溶液,如氫氧化鈉、氫氧化鉀之水混合液、或含有TMAH(氫氧化四甲銨)、及/或EDP之混合液,在高於室溫之溫度下作用。或者可採含水量極少之溶液或實質上不含水之溶液進行蝕刻。經以審慎之過程控制,可於表面粗糙不過廣之情況下,蝕刻(100)經定向之矽晶片乃屬可能。同樣地,蝕刻其他低指數原子平面亦屬可能,是以如(110)或(111)之定向表面可被蝕刻。
A)以一完全控制之方式,當蝕刻速度為已知時,藉調整蝕刻時間以調整薄膜厚度乃屬可能。此種厚度調整提供更精準且可重複之方法,較以機械薄化及拋光之方法,更能控制於凹槽上方薄膜厚度之一致性。
B)如有必要,可施一最終或輕度拋光以進一步潤飾其表面,如果蝕刻表面之黏附性或某些其他理由須要此一程序。
步驟A)及B)乃具有為其次步驟之一預備作業性質,於步驟C)中,使用拋光之預備薄化步驟已經完成,而最終薄化係進行於步驟D)中為一特殊實施例。於步驟E)中蝕刻速度已調整,而步驟F)表示依本發明一實施例之薄化過程之結束。殘留結構為一具有凹槽經一薄膜密封之操作晶片,並已備妥供進一步之加工。
依本發明之一實施例,於步驟D)中之精密蝕刻可藉許多方式之不同技術替代方案而執行。依本發明一實施例之等離子蝕刻即用於此蝕刻,而依本發明另一實施例之濕式蝕刻方法亦可使用,濕式蝕刻可具體實施如一沉浸及/或旋轉過程,其中鹼性溶液亦可使用於一實施例中;而酸性溶液則用於另一實施例中。如此之蝕刻可應用於預備蝕刻之適當部分,還加上或替代之機械式薄化。
實施之鹼性蝕刻,可用等離子蝕刻或藉噴灑或另外傳送適當蝕刻劑於旋轉中之晶片表面之旋轉蝕刻,全部或於適當部分予以取代。
依本發明一替代性實施例,加工步驟於步驟C)亦可以精密研磨取代,產生足夠平滑之表面,而具有均一之損壞層或不具損壞層,以供進一步加工,或以某種其他方法產生機械力於晶片上取代。
依本發明之一實施例,具有凹槽之一操作晶片可用作為第一操作晶片,而一具有凹槽之第二晶片可用作為黏附晶片,經如此安置,能使該操作晶片與黏附晶片乃於凹槽開口處彼此面面相對。依本發明一不同於此之實施例,於該二晶片間至少一凹槽上,具有一經薄化至最終厚度之薄膜。製造此具有凹槽之一組合晶片結構,可包含依本發明一實施例之一薄化方法之步驟,此薄化可對至少晶片之一單獨及/或於晶片組合後進行加工。
依本發明之一實施例,薄化可加工於數個部分。薄化步驟之數可大於二步驟,然依本發明之一實施例,一較早完成之薄化步驟可扮演次一步驟之預備步驟,因此,雖然所舉實施例為僅具二步驟之實例,薄化步驟之實際數目並不限於二。是故,最終厚度可甚至於較第二薄化步驟後之第二厚度更薄,尤其當有一第三薄化步驟,其以第二薄化步驟為一預備步驟時。
101...薄膜
102...矽
103...凹槽
104...氧化矽層
301...第一步驟
302...第二步驟
400...操作晶片
401、402...薄層
405...凹槽
407...薄膜
300...薄化方法
500...感應器
600...電子機械裝置
圖1a:顯示一凹槽穿過氧化矽層,並進入矽中。
圖1b:顯示一凹槽僅穿過氧化矽層。
圖2:表示於一習知技藝中一相對蝕刻率做為硼濃度之函數之曲線表。
圖3:顯示依本發明一實施例之一方法之示意圖。
圖4:顯示一含矽結構經依本發明一實施例予以薄化之示意圖。
圖5:顯示依本發明一實施例之一感應器之示意圖。
圖6:顯示一裝置使用圖5所示依本發明一實施例之感應器之示意圖。
圖7:顯示依本發明一實施例之一更詳細實例之示意圖。
400...操作晶片
401、402...薄層
405...凹槽
407...薄膜
Claims (16)
- 一種提供一晶片結構之方法,該方法包含以下步驟:在一鹼性溶液中將一未阻蝕(etch-stop free)矽晶片黏附至一操作晶片的上表面,且該在鹼性溶液中的未阻蝕矽晶片中的矽具有平直的(h00)、(hk0)或(hkl)-定向相或自該定向相傾斜,或於其他低指數定向,其中指數h,k,l可在除了(0,0,0)以外之任何組合中高達5,且該操作晶片的上表面係界定至少一凹槽;藉由拋光來薄化該在鹼性溶液中的黏附至該操作晶片的上表面之未阻蝕矽晶片;藉由蝕刻來進一步薄化該在鹼性溶液中的經拋光之黏附至該操作晶片的上表面之未阻蝕矽晶片,使得該在鹼性溶液中的經拋光且之後被蝕刻的未阻蝕矽晶片界定一薄膜,該薄膜係覆蓋該操作晶片的上表面,且該薄膜具有一位在該操作晶片的上表面上方的均一薄膜厚度,其中該蝕刻階段包含藉由使用一蝕刻劑混合液之蝕刻,該蝕刻劑混合液包括一鹼性溶液。
- 如申請專利範圍第1項之方法,其中該未阻蝕矽晶片之拋光步驟以及之後的蝕刻步驟提供一殘留薄膜。
- 如申請專利範圍第2項之方法,其中該操作晶片的上表面包含一界定至少一凹槽的結構,且其中該殘留薄膜包含一位在該操作晶片的表面及該至少一凹槽上方的均一最終厚度。
- 如申請專利範圍第1項之方法,其中該矽包含 (100)、(110)及(111)-定向相之至少一者。
- 一種結構,其包含:一操作晶片,其呈現有一上表面,該上表面具有一界定有至少一凹槽之結構;一經拋光及經一鹼性溶液蝕刻而經薄化的矽晶片,且該矽晶片係黏附至該操作晶片的上表面,其中該矽晶片並不具有阻蝕材料,且其中該經薄化的矽晶片界定了一覆蓋該操作晶片的上表面且位在該至少一凹槽上方之薄膜,該薄膜具有一位在該操作晶片的上表面及該至少一凹槽上方的均一薄膜厚度,且其中在該矽晶片中的矽包含具有平直的(h00)、(hk0)或(hkl)-定向相或自該定向相傾斜或於其他低指數定向之矽,其中指數h,k,l可在除了(0,0,0)以外之任何組合中高達5。
- 如申請專利範圍第5項之結構,其中該薄膜厚度係不受形成該薄膜之矽的彈性影響。
- 如申請專利範圍第5項之結構,其中該矽包含(100)、(110)及(111)-定向相之至少一者。
- 如申請專利範圍第5項之結構,其中該結構於該至少一凹槽之最終厚度與該結構於不包括該至少一凹槽的位置上之最終厚度不同。
- 一種感應器組件,包含如申請專利範圍第5至8項中任一項之結構。
- 如申請專利範圍第9項之感應器組件,其中該感應器組件係一微機械感應器。
- 如申請專利範圍第9項之感應器組件,其中該感應器組件係一奈米級規模之感應器。
- 一種電子裝置,包含如申請專利範圍第9項之感應器組件。
- 一種機械裝置,包含如申請專利範圍第9項之感應器組件。
- 一種微型機械裝置,包含如申請專利範圍第9項之感應器組件。
- 一種奈米裝置,包含如申請專利範圍第9項之感應器組件。
- 一種裝置,包含如申請專利範圍第5項之結構。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/143,191 US20060276008A1 (en) | 2005-06-02 | 2005-06-02 | Thinning |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200704826A TW200704826A (en) | 2007-02-01 |
TWI425119B true TWI425119B (zh) | 2014-02-01 |
Family
ID=37006333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095119322A TWI425119B (zh) | 2005-06-02 | 2006-06-01 | 晶片的薄化方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20060276008A1 (zh) |
EP (1) | EP1893526B1 (zh) |
CA (1) | CA2610693C (zh) |
TW (1) | TWI425119B (zh) |
WO (1) | WO2006128953A2 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10727216B1 (en) | 2019-05-10 | 2020-07-28 | Sandisk Technologies Llc | Method for removing a bulk substrate from a bonded assembly of wafers |
CN110554063B (zh) * | 2019-10-21 | 2021-10-12 | 长江存储科技有限责任公司 | 一种tem样品以及制备tem样品的方法 |
CN116072533B (zh) * | 2023-03-28 | 2023-06-13 | 成都功成半导体有限公司 | 一种晶圆及其晶圆减薄制程加工工艺 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020100919A1 (en) * | 1999-04-20 | 2002-08-01 | Tomonori Seki | Semiconductor device and microrelay |
US20040085858A1 (en) * | 2002-08-08 | 2004-05-06 | Khuri-Yakub Butrus T. | Micromachined ultrasonic transducers and method of fabrication |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5244173A (en) * | 1975-10-06 | 1977-04-06 | Hitachi Ltd | Method of flat etching of silicon substrate |
JPS59136977A (ja) * | 1983-01-26 | 1984-08-06 | Hitachi Ltd | 圧力感知半導体装置とその製造法 |
US4771639A (en) * | 1987-09-02 | 1988-09-20 | Yokogawa Electric Corporation | Semiconductor pressure sensor |
US4904978A (en) * | 1988-04-29 | 1990-02-27 | Solartron Electronics, Inc. | Mechanical sensor for high temperature environments |
US5087124A (en) * | 1989-05-09 | 1992-02-11 | Smith Rosemary L | Interferometric pressure sensor capable of high temperature operation and method of fabrication |
EP0444943B1 (en) * | 1990-02-28 | 1997-05-21 | Shin-Etsu Handotai Company Limited | A method of manufacturing a bonded wafer |
JPH0719739B2 (ja) * | 1990-09-10 | 1995-03-06 | 信越半導体株式会社 | 接合ウェーハの製造方法 |
US5295395A (en) * | 1991-02-07 | 1994-03-22 | Hocker G Benjamin | Diaphragm-based-sensors |
KR940010492B1 (ko) * | 1991-11-21 | 1994-10-24 | 한국과학기술연구원 | 실리콘 용융접합을 이용한 센서용 실리콘 구조 및 그 제조방법 |
US5366924A (en) * | 1992-03-16 | 1994-11-22 | At&T Bell Laboratories | Method of manufacturing an integrated circuit including planarizing a wafer |
JP2729005B2 (ja) * | 1992-04-01 | 1998-03-18 | 三菱電機株式会社 | 半導体圧力センサ及びその製造方法 |
FR2700003B1 (fr) * | 1992-12-28 | 1995-02-10 | Commissariat Energie Atomique | Procédé de fabrication d'un capteur de pression utilisant la technologie silicium sur isolant et capteur obtenu. |
GB2276976B (en) * | 1993-04-07 | 1996-10-23 | British Aerospace | Method of manufacturing a motion sensor |
JP3302458B2 (ja) * | 1993-08-31 | 2002-07-15 | 富士通株式会社 | 集積化光装置及び製造方法 |
US5589083A (en) * | 1993-12-11 | 1996-12-31 | Electronics And Telecommunications Research Institute | Method of manufacturing microstructure by the anisotropic etching and bonding of substrates |
US5744725A (en) * | 1994-04-18 | 1998-04-28 | Motorola Inc. | Capacitive pressure sensor and method of fabricating same |
JPH10256568A (ja) * | 1997-03-14 | 1998-09-25 | Mitsubishi Materials Corp | 半導体慣性センサの製造方法 |
US6191007B1 (en) * | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
US6388279B1 (en) * | 1997-06-11 | 2002-05-14 | Denso Corporation | Semiconductor substrate manufacturing method, semiconductor pressure sensor and manufacturing method thereof |
US5936164A (en) * | 1997-08-27 | 1999-08-10 | Delco Electronics Corporation | All-silicon capacitive pressure sensor |
US6452427B1 (en) * | 1998-07-07 | 2002-09-17 | Wen H. Ko | Dual output capacitance interface circuit |
US20020187595A1 (en) * | 1999-08-04 | 2002-12-12 | Silicon Evolution, Inc. | Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality |
WO2001063645A2 (en) * | 2000-02-23 | 2001-08-30 | National Center For Scientific Research 'demokrit Os Institute Of Microelectronics | Capacitive pressure-responsive devices and their fabrication |
DE10053326A1 (de) * | 2000-10-27 | 2002-05-08 | Bosch Gmbh Robert | Mikromechanisches Bauelement und Herstellungsverfahren |
US6946314B2 (en) * | 2001-01-02 | 2005-09-20 | The Charles Stark Draper Laboratory, Inc. | Method for microfabricating structures using silicon-on-insulator material |
DE10144873A1 (de) * | 2001-09-12 | 2003-03-27 | Bosch Gmbh Robert | Mikromechanischer Wärmeleitfähigkeitssensor mit poröser Abdeckung |
US6759265B2 (en) * | 2001-12-12 | 2004-07-06 | Robert Bosch Gmbh | Method for producing diaphragm sensor unit and diaphragm sensor unit |
GR1004106B (el) * | 2002-01-24 | 2003-01-13 | Εκεφε "Δημοκριτος" Ινστιτουτο Μικροηλεκτρονικης | Ολοκληρωμενοι θερμικοι αισθητηρες πυριτιου χαμηλης ισχυος και διαταξεις μικρο-ροης βασισμενοι στην χρηση τεχνολογιας κοιλοτητας αερα σφραγισμενης με μεμβρανη πορωδους πυριτιου ή τεχνολογιας μικρο-καναλιων |
GB0302271D0 (en) * | 2003-01-31 | 2003-03-05 | Melexis Nv | Integrated pressure and acceleration measurement device and a method of manufacture thereof |
US20050105184A1 (en) * | 2003-10-07 | 2005-05-19 | Aegis Semiconductor, Inc. | Tunable filter membrane structures and methods of making |
US7560788B2 (en) * | 2004-09-20 | 2009-07-14 | General Electric Company | Microelectromechanical system pressure sensor and method for making and using |
FR2875947B1 (fr) * | 2004-09-30 | 2007-09-07 | Tracit Technologies | Nouvelle structure pour microelectronique et microsysteme et procede de realisation |
JP5313501B2 (ja) * | 2004-10-21 | 2013-10-09 | フジフィルム ディマティックス, インコーポレイテッド | エッチングのための犠牲基板 |
US7489593B2 (en) * | 2004-11-30 | 2009-02-10 | Vermon | Electrostatic membranes for sensors, ultrasonic transducers incorporating such membranes, and manufacturing methods therefor |
US7037746B1 (en) * | 2004-12-27 | 2006-05-02 | General Electric Company | Capacitive micromachined ultrasound transducer fabricated with epitaxial silicon membrane |
US7232745B2 (en) * | 2005-02-24 | 2007-06-19 | International Business Machines Corporation | Body capacitor for SOI memory description |
-
2005
- 2005-06-02 US US11/143,191 patent/US20060276008A1/en not_active Abandoned
-
2006
- 2006-05-30 EP EP06743536.2A patent/EP1893526B1/en active Active
- 2006-05-30 WO PCT/FI2006/000168 patent/WO2006128953A2/en active Application Filing
- 2006-05-30 CA CA2610693A patent/CA2610693C/en active Active
- 2006-06-01 TW TW095119322A patent/TWI425119B/zh active
-
2011
- 2011-06-24 US US13/168,375 patent/US20110250733A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020100919A1 (en) * | 1999-04-20 | 2002-08-01 | Tomonori Seki | Semiconductor device and microrelay |
US20040085858A1 (en) * | 2002-08-08 | 2004-05-06 | Khuri-Yakub Butrus T. | Micromachined ultrasonic transducers and method of fabrication |
Non-Patent Citations (1)
Title |
---|
A. S. Ergun, X. Zhuang, Y. Huang, O. Oralkan, G. G. Yaralioglu, B. T. Khuri-Yakub, "Capacitive Micromachined Ultrasonic Transducer Technology" Medical Imaging 2005:Ultrasonic Imaging and Singal Processing, Vol. 5750, 2005 * |
Also Published As
Publication number | Publication date |
---|---|
CA2610693A1 (en) | 2006-12-07 |
US20110250733A1 (en) | 2011-10-13 |
TW200704826A (en) | 2007-02-01 |
WO2006128953A2 (en) | 2006-12-07 |
CA2610693C (en) | 2015-07-14 |
EP1893526A2 (en) | 2008-03-05 |
EP1893526B1 (en) | 2017-10-18 |
WO2006128953A3 (en) | 2007-02-01 |
US20060276008A1 (en) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bien et al. | Characterization of masking materials for deep glass micromachining | |
EP0411088B1 (en) | Formation of microstructures with removal of liquid by freezing and sublimation | |
US8202785B2 (en) | Surface treatment for molecular bonding | |
US20110117691A1 (en) | Mixed trimming method | |
Howlader et al. | Wafer level surface activated bonding tool for MEMS packaging | |
US20040166664A1 (en) | Thin film-structure and a method for producing the same | |
US20060281212A1 (en) | Stacked structure and production method thereof | |
US20040224243A1 (en) | Mask, mask blank, and methods of producing these | |
SG183797A1 (en) | Method for finishing a substrate of the semiconductor-on-insulator type | |
US9496130B2 (en) | Reclaiming processing method for delaminated wafer | |
TWI425119B (zh) | 晶片的薄化方法 | |
WO2013009833A1 (en) | Integrated circuit manufacturing for low-profile and flexible devices | |
JP2008030189A (ja) | Memsデバイスに関するシリコン−オン−金属 | |
WO2013023446A1 (zh) | 腔体的制造方法 | |
CN102282647A (zh) | 剥除半导体晶片边缘的方法和*** | |
WO2011003366A1 (zh) | 一种形成带有绝缘埋层的衬底的方法 | |
EP2894657B1 (en) | Soi wafer manufacturing method | |
CN209721578U (zh) | 一种压阻式双轴运动传感器 | |
Zickar et al. | Quasi-dry release for micro electro-mechanical systems | |
CN105241476B (zh) | 惯性传感器及其制作方法 | |
CN105241587B (zh) | 压力传感器及其制作方法 | |
Gao et al. | Patterned Al-Ge wafer bonding for reducing in-process side leakage of eutectic | |
US20170330792A1 (en) | Methods of fabricating silicon-on-insulator (soi) semiconductor devices using blanket fusion bonding | |
Plach et al. | Silicon direct bonding | |
Bhatt et al. | Planar microstructures using modified surface micromachining process |