TWI424573B - 具高電流特性之蕭特基二極體及其製造方法 - Google Patents
具高電流特性之蕭特基二極體及其製造方法 Download PDFInfo
- Publication number
- TWI424573B TWI424573B TW099112249A TW99112249A TWI424573B TW I424573 B TWI424573 B TW I424573B TW 099112249 A TW099112249 A TW 099112249A TW 99112249 A TW99112249 A TW 99112249A TW I424573 B TWI424573 B TW I424573B
- Authority
- TW
- Taiwan
- Prior art keywords
- diffusion
- region
- highly doped
- epitaxial layer
- mode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000009792 diffusion process Methods 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 45
- 230000005684 electric field Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000000265 homogenisation Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明關於具蕭特基障壁接面之半導體元件及其製造方法。本發明特別關於反向模式之電壓強度和正向模式之突波電流強度的改進，同時相較於習知實施例之正向電壓降的減少。並指明該結構之製造方法。
蕭特基二極體是用以整流之半導體配置，係由第一摻雜之弱摻雜的磊晶層(2)及沈積於其上之金屬層所組成，具有從半導體至金屬的直接接面層，此即為蕭特基接觸面(Schottky contact)。蕭特基二極體的典型詳細說明係顯示於美國專利第4206540號。德國專利第199 39 484號中係說明典型保護環結構。圖1顯示該配置示意圖。為改進電流產生量，製造蕭特基障壁層(9)所需之第一摻雜的較弱摻雜的磊晶層被施加至亦具有第一摻雜型之高摻雜的基材(1)。習知限制最大電壓負載的方式係採用與蕭特基障壁層並聯置放之pn接面，其係藉由具有第二摻雜類型之保護環(31)的擴散而發生，且該保護環(31)係以環狀的方式圍繞蕭特基障壁層。蕭特基二極體被建設性地限制以使關於承受反向電壓的能力之電壓範圍變窄，並具有介於第二摻雜型之擴散前部與定義可經由並聯pn二極體達成之最大反向電壓的第一摻雜型高摻雜的基材之間的第一摻雜型較弱摻雜的磊晶層之剩餘層厚度。若所施加的反向突波電壓超出保護電壓範圍，則該配置的保護環區域中會發生突
崩潰，此將導致二極體損壞。美國專利第6177712號中揭露一種已知的技術解決方案，其中第二導電模式之相對弱摻雜保護環有助於使臨界區中的電場變寬，使得該崩潰延後發生。
本發明之目的為經由適當結構而增加一般型蕭特基障壁二極體之反向電流強度同時使正向電壓降最小，無關乎其係n導電型或p導電型磊晶層上之蕭特基二極體。此外，本發明之實施例可應用於所有考慮用於蕭特基二極體之半導體材料及晶向。
該配置之依據本發明之結構係使用圖2說明如下。依據本發明可同時達成具最小正向電壓降之高電流特性的有效穩定，其中在第二摻雜型的擴散區域(3)中，相同導電模式之高摻雜區(5)以被蕭特基障壁層(9)覆蓋之第一導電模式的磊晶層(2)及第二導電模式的擴散區域(3)相連導通的方式設置。第二導電模式的擴散區域(3)擴散到達第一導電模式之高摻雜的基材(1)，同時摻雜以半導體表面之方向開始從高摻雜的基材(1)向外擴散進入相同導電模式之弱摻雜的磊晶層(2)。選擇第二導電模式之擴散區域(3)中的摻雜濃度，使其高於第一導電模式之磊晶層(2)中的摻雜濃度。本發明不同於第一導電模式之弱摻雜的磊晶層(2)中第二導電模式之高摻雜的保護環(31)的標準變體。而是抑制接面現在縱向地從擴散區域(3)至基材(1)，在本範例中不失一般性的，接面(10)及橫向
對齊的pn接面(11)從第二導電模式之擴散區域(3)至第一導電模式之磊晶層(2)。接面(10)之擴散開始主要係縱向進入p-之擴散區域(3)及橫向進入p-之擴散區域(3)及n之磊晶層(2)，因其係由於摻雜狀況之擬線性接面。為限制該接面(10)於表面橫向擴散進入p-之擴散區域(3)，便於擴散區域(3)之中央近表面區植入依據本發明之p+之高摻雜區(5)。
使擴散區域(3)之表面區中電場變寬的進一步措施包括導入第二摻雜型之線性化環(4)，其係於導入高摻雜區(5)的同時產生(參照圖5)。所導入之線性化環(4)可連接至其上方之金屬層(8)，以求保護環中較佳的電位均化(圖6)。如此一來，當電場的平衡直線化沿p-區域開始時，便可達到突波電流強度增加反向模式。此造成特別有崩潰風險之保護環角落中電場的均化。
圖1顯示習知類型的半導體配置，其顯示蕭特基障壁二極體之截面，其中第一導電模式之弱摻雜的磊晶層(2)已被施加於具有相同導電模式之高摻雜的基材(1)。保護環(31)之pn接面係電性並聯於蕭特基障壁層(9)，而第一導電模式之弱摻雜的磊晶層(2)的層厚度(WEpi)及第二導電模式的保護環(31)之pn接面的深度(xj)的差(WEpi-xj)係界定該保護環可達到之最大崩潰電壓。
形成蕭特基接觸面之蕭特基障壁層(9)與保護環(31)之表面部分重疊。此處所必需之第一導電模式的磊晶層厚
度(WEpi)係從剩餘層厚度(WEpi-xj)產生於電壓等級加上額外厚度(△xEpi)所必須之保護環下方，其對應於各電壓等級之保護環的滲透深度。這些實施例之缺點在於反向突波電流負載之電阻不足，此通常導致由蕭特基障壁層(9)覆蓋之保護環(31)的區域失效。其他缺點為發生於跨越磊晶層△xepi之無可避免的正向電壓降(Iconduct x R△xepi)。圖3詳細顯示習知配置之保護環區域。
本發明之觀念係使用具有修改的保護環結構之蕭特基二極體而於第一實施例中說明(圖2)。為製造此半導體元件，第一導電模式之弱摻雜的磊晶層(2)被施加於具有相同導電模式之高摻雜的基材(1)，例如n型高摻雜導電基材，其根據所欲達成之最大反向電壓(VR)而決定其電阻及層厚度。應注意的是，由剩餘磊晶層厚度(△xEpi)造成之附加的電壓降(Iconduct x R△xepi)係藉由本發明之第二導電模式之擴散區域(3)的結構而被消除。在p型導電區域的情形下，第二導電模式之擴散區域(3)係藉由以往半導體表面之方向從高摻雜的基材(1)擴散(autodoping)至第一導電模式之弱摻雜的磊晶層(2)，而同時發生同質接面(12)的偏移。在設置第二導電模式之擴散區域(3)後，擴散區域(3)擴散穿過第一導電模式之磊晶層(2)直至到達第一導電模式之高摻雜的基材為止，且第一導電模式之高摻雜的基材(1)向第一導電模式之磊晶層(2)擴散，直至近表面橫向擴散(xlateral)大於擴散接面之垂直進距(yvertical)為止。在第二導電模式之擴散區域(3)中，植入p型高摻雜之相同的
第二導電模式之保護環於高摻雜區(5)。p/n高摻雜的接面(10)由於同質接面相對於該接面之原始深度之自動摻雜，而以表面之方向從第一導電模式之基材(1)偏移至相同導電模式之磊晶層(2)。
依據本發明之保護環區的實施例之詳細描繪顯示於圖4中。
接著施加LTO-CVD SiO2層，其中用於蕭特基障壁層(9)之沈積的窗口開啟。在矽化物形成具第一摻雜型之磊晶層(2)的表面層及第二導電模式之擴散區域(3)及高摻雜區(5)之蕭特基障壁層之後(第二導電模式之擴散區域(3)及高摻雜區(5)係與蕭特基障壁層重疊)，施加接觸面金屬並以已知方式予以結構。以習知方式開始半導體配置背面之金屬化。
在進一步實施例(圖5)中，具有相同摻雜且遠離高摻雜區(5)之線性化環(4)係在植入第二摻雜型之高摻雜區(5)的同時被製造，該線性化環影響由橫向擴散(xlateral)製造之擴散區域(3)中的電場。
圖6顯示一實施例，其中線性化環(4)藉開啟接觸面經由接觸面之金屬層(8)而連接至矽化物層之電位。
圖5及圖6中呈現之實施例導致突波電流的進一步穩定。圖7中顯示保護環區之角落中線性化環的配置，其中電場的失能對於崩潰發生的推遲特別有效。具增加濃度之第二導電模式的線性化環(4)及高摻雜區(5)係依據角落區中之遮罩而予修正，使得即使具有角落區中之橫向擴
散亦可達成均勻電場分佈。
文中為描述本發明之要旨所選擇之摻雜型式並未損失一般性，導電模式亦可顛倒。
1‧‧‧基材
2‧‧‧磊晶層
3‧‧‧擴散區域
4‧‧‧線性化環
5‧‧‧高摻雜區
6‧‧‧熱氧化物
7‧‧‧低溫氧化物
8‧‧‧金屬層
9‧‧‧蕭特基障壁層
10‧‧‧接面
11‧‧‧pn接面
12‧‧‧同質接面
31‧‧‧保護環
本發明之觀點的基本內容利用圖式說明如下，其中：圖1顯示具保護環配置之習知類型蕭特基二極體之截面。
圖2顯示具依據本發明之保護環的蕭特基二極體。
圖3顯示習知蕭特基二極體之保護環區的細節。
圖4顯示依據本發明之實施例之保護環區的細節。
圖5顯示具植入線性化環之依據本發明的半導體配置之截面。
圖6顯示具金屬化線性化環之依據本發明的半導體配置之截面。
圖7顯示用於使保護環之角落區中場線性化的部分等電位環。
1‧‧‧基材
2‧‧‧磊晶層
3‧‧‧擴散區域
4‧‧‧線性化環
5‧‧‧高摻雜區
6‧‧‧熱氧化物
7‧‧‧低溫氧化物
8‧‧‧金屬層
9‧‧‧蕭特基障壁層
10‧‧‧接面
11‧‧‧pn接面
12‧‧‧同質接面
Claims (2)
- 一種蕭特基二極體的半導體配置，其特徵在於：第二導電模式之擴散區域(3)係藉由在第一導電模式之磊晶層(2)中擴散而成，其中至少一第二導電模式之高摻雜區(5)係被植入半導體表面，且第一導電模式的高摻雜的基材(1)之進入相同導電模式的低摻雜的磊晶層(2)之同時擴散致使一側在蕭特基障壁層(9)下的有效磊晶層(2)厚度減少，且另一側在基材(1)中擴散後的擴散區域(3)中形成一接面(10)，其中高摻雜區(5)係藉由蕭特基障壁層與低摻雜的擴散區域(3)連接，高摻雜區(5)沒有到達磊晶層(2)。
- 如申請專利範圍第1項之半導體配置，其中，於半導體表面處，第二導電模式之高摻雜區(5)係橫向地植入到對於該第二導電類型的擴散區域(3)橫向擴散(xlateral)大於垂直擴散(yvertical)的程度。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009018971A DE102009018971A1 (de) | 2009-04-25 | 2009-04-25 | Konstruktion einer Schottkydiode mit verbessertem Hochstromverhalten und Verfahren zu deren Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201041148A TW201041148A (en) | 2010-11-16 |
| TWI424573B true TWI424573B (zh) | 2014-01-21 |
Family
ID=42355342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099112249A TWI424573B (zh) | 2009-04-25 | 2010-04-19 | 具高電流特性之蕭特基二極體及其製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8525288B2 (zh) |
| EP (1) | EP2244284A3 (zh) |
| JP (1) | JP2010258450A (zh) |
| CN (1) | CN101872791A (zh) |
| DE (1) | DE102009018971A1 (zh) |
| TW (1) | TWI424573B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681318B (zh) * | 2012-09-18 | 2016-06-29 | 桂林斯壮微电子有限责任公司 | 使用硅的选择氧化技术制造结势垒肖特基二极管的方法 |
| JP6202944B2 (ja) | 2013-08-28 | 2017-09-27 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| EP3268991A1 (de) | 2015-06-02 | 2018-01-17 | Diotec Semiconductor AG | Verbesserte halbleiteranordnung mit schottky-diode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1003218A1 (de) * | 1998-11-21 | 2000-05-24 | Micronas Intermetall GmbH | Halbleiteranordnungen mit einer Schottky-Diode und einer Diode mit einem hochdotierten Bereich und entsprechende Herstellungsverfahren |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4823334Y1 (zh) * | 1968-11-04 | 1973-07-06 | ||
| US4206540A (en) | 1978-06-02 | 1980-06-10 | International Rectifier Corporation | Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier |
| JPS60143496A (ja) * | 1983-12-29 | 1985-07-29 | Fujitsu Ltd | 半導体記憶装置 |
| JP2667477B2 (ja) | 1988-12-02 | 1997-10-27 | 株式会社東芝 | ショットキーバリアダイオード |
| US5345101A (en) * | 1993-06-28 | 1994-09-06 | Motorola, Inc. | High voltage semiconductor structure and method |
| JP3555250B2 (ja) * | 1995-06-23 | 2004-08-18 | 株式会社デンソー | 車両用交流発電機及びショットキバリアダイオード |
| JP3123452B2 (ja) | 1996-12-10 | 2001-01-09 | 富士電機株式会社 | ショットキーバリアダイオード |
| DE19740195C2 (de) * | 1997-09-12 | 1999-12-02 | Siemens Ag | Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom |
| DE19939484A1 (de) * | 1998-09-01 | 2000-03-09 | Int Rectifier Corp | Schottky-Diode |
| JP4447065B2 (ja) | 1999-01-11 | 2010-04-07 | 富士電機システムズ株式会社 | 超接合半導体素子の製造方法 |
| US6515345B2 (en) * | 2001-02-21 | 2003-02-04 | Semiconductor Components Industries Llc | Transient voltage suppressor with diode overlaying another diode for conserving space |
| JP4872158B2 (ja) * | 2001-03-05 | 2012-02-08 | 住友電気工業株式会社 | ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法 |
| JP3708057B2 (ja) * | 2001-07-17 | 2005-10-19 | 株式会社東芝 | 高耐圧半導体装置 |
| US7321682B2 (en) | 2002-11-12 | 2008-01-22 | Namco Bandai Games, Inc. | Image generation system, image generation method, program, and information storage medium |
| JP4921880B2 (ja) * | 2006-07-28 | 2012-04-25 | 株式会社東芝 | 高耐圧半導体装置 |
| US7875950B2 (en) * | 2007-03-08 | 2011-01-25 | Semiconductor Components Industries, Llc | Schottky diode structure with multi-portioned guard ring and method of manufacture |
-
2009
- 2009-04-25 DE DE102009018971A patent/DE102009018971A1/de not_active Ceased
-
2010
- 2010-04-19 EP EP10160364A patent/EP2244284A3/en not_active Withdrawn
- 2010-04-19 JP JP2010095923A patent/JP2010258450A/ja active Pending
- 2010-04-19 US US12/762,844 patent/US8525288B2/en not_active Expired - Fee Related
- 2010-04-19 TW TW099112249A patent/TWI424573B/zh not_active IP Right Cessation
- 2010-04-19 CN CN201010166236A patent/CN101872791A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1003218A1 (de) * | 1998-11-21 | 2000-05-24 | Micronas Intermetall GmbH | Halbleiteranordnungen mit einer Schottky-Diode und einer Diode mit einem hochdotierten Bereich und entsprechende Herstellungsverfahren |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2244284A2 (en) | 2010-10-27 |
| US8525288B2 (en) | 2013-09-03 |
| JP2010258450A (ja) | 2010-11-11 |
| US20100283115A1 (en) | 2010-11-11 |
| CN101872791A (zh) | 2010-10-27 |
| DE102009018971A1 (de) | 2010-11-04 |
| TW201041148A (en) | 2010-11-16 |
| EP2244284A3 (en) | 2011-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10497801B2 (en) | Method of manufacturing a semiconductor device having an undulated profile of net doping in a drift zone | |
| KR101384246B1 (ko) | 반도체장치 | |
| US9202940B2 (en) | Semiconductor device | |
| US9947648B2 (en) | Semiconductor device including a diode at least partly arranged in a trench | |
| CN101981700B (zh) | 用于碳化硅器件的双保护环边缘终端和制造具有双保护环边缘终端的碳化硅器件的方法 | |
| JP4564516B2 (ja) | 半導体装置 | |
| US6576973B2 (en) | Schottky diode on a silicon carbide substrate | |
| US11195908B2 (en) | Semiconductor device with carrier lifetime control | |
| US10090417B2 (en) | Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device | |
| TWI543381B (zh) | 半導體裝置 | |
| JP7497744B2 (ja) | 半導体装置 | |
| TWI424573B (zh) | 具高電流特性之蕭特基二極體及其製造方法 | |
| US20130175529A1 (en) | Semiconductor Diode and Method for Forming a Semiconductor Diode | |
| US20180261680A1 (en) | Method of manufacturing power semiconductor device | |
| CN111095565B (zh) | 半导体装置 | |
| TWI688100B (zh) | 寬帶隙半導體裝置 | |
| US20120061719A1 (en) | Shockley diode having a low turn-on voltage | |
| US20220406922A1 (en) | Semiconductor device including protruding region | |
| US20220406600A1 (en) | Semiconductor device including a field stop region | |
| US20230299079A1 (en) | Diode and Power Circuit | |
| TWI685977B (zh) | 寬帶隙半導體裝置 | |
| US20240072110A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR20160116294A (ko) | 쇼트키 다이오드 | |
| US20030102505A1 (en) | Overvoltage protection device | |
| US20120061803A1 (en) | Asymmetrical bidirectional protection component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |