TWI424393B - 畫素陣列 - Google Patents

畫素陣列 Download PDF

Info

Publication number
TWI424393B
TWI424393B TW099130387A TW99130387A TWI424393B TW I424393 B TWI424393 B TW I424393B TW 099130387 A TW099130387 A TW 099130387A TW 99130387 A TW99130387 A TW 99130387A TW I424393 B TWI424393 B TW I424393B
Authority
TW
Taiwan
Prior art keywords
pixel
branch portion
auxiliary electrode
scan line
electrode pattern
Prior art date
Application number
TW099130387A
Other languages
English (en)
Other versions
TW201211964A (en
Inventor
Hui Ting Hsu
chu yu Liu
Yu Chieh Kuo
I Chun Chen
Jen Wen Wan
Chou Chin Wu
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099130387A priority Critical patent/TWI424393B/zh
Priority to US13/077,989 priority patent/US8576366B2/en
Publication of TW201211964A publication Critical patent/TW201211964A/zh
Application granted granted Critical
Publication of TWI424393B publication Critical patent/TWI424393B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

畫素陣列
本發明是有關於一種畫素陣列，且特別是有關於一種顯示面板的畫素陣列。
液晶顯示器具有高畫質、體積小、重量輕、低電壓驅動、低消耗功率及應用範圍廣等優點，因此已取代陰極射線管(Cathode Ray Tube,CRT)成為新一代顯示器的主流。一般而言，液晶顯示面板主要由主動元件陣列基板、彩色濾光基板和液晶層所構成。
更詳細地說，主動元件陣列基板是由多個陣列排列之薄膜電晶體以及與每一個薄膜電晶體對應配置之畫素電極(pixel electrode)所組成，其中薄膜電晶體用來作為液晶顯示單元的開關元件。此外，為了控制個別的畫素結構，通常會經由掃描配線(scan line)與資料配線(date line)以選取特定之畫素結構，並藉由提供適當的操作電壓，以顯示對應此畫素結構之顯示資料。實務上，為了保持(holding)畫素結構的操作電壓，通常會在各畫素結構中設置電容電極線。利用畫素電極與電容電極線之重疊區域以形成儲存電容。
然而，電容電極線的設置將使得畫素結構的開口率降低。因此，如何增加畫素結構的開口率也是積極發展的重點之一。
本發明提供一種畫素陣列，其畫素結構中的輔助電極圖案具有特殊設計，以增加畫素結構的開口率。
本發明提出一種畫素陣列，包括多個畫素結構組，且每一畫素結構組包括平行設置在基板上之第一掃描線以及第二掃描線；與第一掃描線以及第二掃描線不平行設置之資料線；與第一掃描線以及資料線電性連接之第一主動元件；與第二掃描線以及資料線電性連接之第二主動元件；與第一主動元件電性連接之第一畫素電極；與第二主動元件電性連接之第二畫素電極，其中第一畫素電極與第二畫素電極鄰接之處具有空隙；以及輔助電極圖案。特別是，輔助電極圖案包括連接部、第一分支部以及第二分支部。連接部設置在第一畫素電極與第二畫素電極之間的空隙的下方，並且與部分第一畫素電極以及部分第二畫素電極重疊，第一分支部與連接部連接並且與部分第一畫素電極重疊，第二分支部與連接部連接並且與部分第二畫素電極重疊。
本發明另提出一種畫素陣列，包括多個畫素結構組，且每一畫素結構組包括平行設置在基板上的第一掃描線以及第二掃描線；其與第一掃描線以及第二掃描線不平行設置的資料線；與第一掃描線以及資料線電性連接的第一主動元件；與第二掃描線以及資料線電性連接的第二主動元件；與第一主動元件電性連接的第一畫素電極；與第二主動元件電性連接的第二畫素電極；以及輔助電極圖案。特 別是，輔助電極圖案包括連接部、第一分支部以及第二分支部：連接部大體設置在第一畫素電極與第二畫素電極之間的空隙的下方。第一分支部與連接部連接並且大體與連接部垂直。第二分支部與連接部連接並且大體與連接部垂直，其中連接部、第一分支部以及第二分支部構成H形。
基於上述，本發明之輔助電極圖案之連接部是設置在第一畫素電極與第二畫素電極之間的空隙的下方。因此輔助電極圖案之連接部可以遮蔽第一畫素電極與第二畫素電極之間的空隙處的漏光。此外，輔助電極圖案還可進一步作為電容器之電極，其相較於傳統電容電極圖案之佈局面積小，因而可增加畫素結構的開口率。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是根據本發明一實施例之畫素陣列的示意圖。請參照圖1，本實施例之畫素陣列包括多個畫素結構組U。為了詳細說明，圖1中僅繪示出畫素陣列中的其中一組畫素結構組U為例來說明。一般來說，畫素陣列是由多個畫素結構組U排列所構成，而本實施例之每一個畫素結構組U中是包含了兩個畫素結構PU1、PU2。此領域技術人員在根據以下對畫素結構組U之說明應當可以理解畫素陣列之整體結構。
畫素結構組U包括設置在基板10上之第一掃描線 SL1、第二掃描線SL2、資料線DL、第一主動元件T1、第二主動元件T2、第一畫素電極P1、第二畫素電極P2以及輔助電極圖案102。
基板10主要是用來承載畫素結構組之元件，其材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。
第一掃描線SL1以及第二掃描線SL2是彼此平行地設置在基板10上。此外資料線DL設置在基板10上且與第一掃描線SL1以及第二掃描線SL2不平行。在本實施例中，第一掃描線SL1以及第二掃描線SL2與資料線DL彼此交錯設置。換言之，資料線DL的延伸方向與第一掃描線SL1以及第二掃描線SL2的延伸方向不平行，較佳的是，資料線DL的延伸方向與第一掃描線SL1以及第二掃描線SL2的延伸方向垂直。另外，第一掃描線SL1以及第二掃描線SL2與資料線DL屬於不同的膜層。基於導電性的考量，第一掃描線SL1以及第二掃描線SL2與資料線DL一般是使用金屬材料。然，本發明不限於此，根據其他實施例，第一掃描線SL1以及第二掃描線SL2與資料線DL也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導材料的堆疊層。
第一主動元件T1與第一掃描線SL1以及資料線DL電性連接。此外，第二主動元件T2與第二掃描線SL2以 及資料線DL電性連接。更詳細而言，第一主動元件T1包括閘極G1、通道C1、源極S1以及汲極D1。閘極G1與第一掃描線SL1電性連接。通道C1位於閘極G1的上方。源極S1以及汲極D1位於通道C1的上方，且源極S1與資料線DL電性連接。第二主動元件T2包括閘極G2、通道C2、源極S2以及汲極D12。閘極G2與第二掃描線SL2電性連接。通道C2位於閘極G2的上方。源極S2以及汲極D2位於通道C2的上方，且源極S2與資料線DL電性連接。上述之第一主動元件T1以及第二主動元件T2是以底部閘極型薄膜電晶體為例來說明，但本發明不限於此。根據其他實施例，上述第一主動元件T1以及第二主動元件T2也可是以頂部閘極型薄膜電晶體。
第一畫素電極P1與第一主動元件T1電性連接。第二畫素電極P2與第二主動元件T2電性連接。根據本實施例，第一畫素電極P1藉由接觸窗V1與第一主動元件T1的汲極D1電性連接。第二畫素電極P2藉由接觸窗V2與第二主動元件T2的汲極D2電性連接。第一畫素電極P1與第二畫素電極P2可為透明導電材料或是反射導電材料。所述透明導電材料包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。所述反射導電材料包括金屬。
此外，第一畫素電極P1與第二畫素電極P2鄰接之處具有空隙110。換言之，第一畫素電極P1與第二畫素電極 P2各自為獨立的電極圖案，且兩者之間彼此電性絕緣。另外，在本實施例中，第一畫素電極P1與第二畫素電極P2均位於第一掃描線SL1以及第二掃描線SL2之間。換言之，第一掃描線SL1以及第二掃描線SL2是位於此畫素結構組U的最上方以及最下方。
上述之第一掃描線SL1、資料線DL、第一主動元件T1與第一畫素電極P1構成畫素結構PU1。上述之第二掃描線SL2、資料線DL、第二主動元件T2與第二畫素電極P1構成畫素結構PU2。
另外，輔助電極圖案102包括連接部102a、第一分支部102b、第二分支部102c、第三分支部102d以及第四分支部102e。根據本實施例，輔助電極圖案102包括遮光導電材料，其例如是合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導材料的堆疊層。根據本實施例，輔助電極圖案102與第一掃描線SL1以及第二掃描線SL2是屬於同一膜層。另外，輔助電極圖案102可以採用與第一/第二掃描線SL1/SL2相同的材料。然，本發明不限於此。
輔助電極圖案102之連接部102a是設置在第一畫素電極P1與第二畫素電極P2之間的空隙110的下方。連接部102a更進一步與部分第一畫素電極P1以及部分第二畫素電極P2重疊。根據本實施例，連接部102a是平行第一掃描線SL1以及第二掃描線SL2設置。
輔助電極圖案102之第一分支部102b與連接部102a 連接並且與第一畫素電極P1的左側重疊。在本實施例中，第一分支部102b與連接部102a連接並且大體與連接部102a垂直。此外，第一分支部102b大致平行資料線DL且相鄰設置。
輔助電極圖案102之第二分支部102c與連接部102a連接並且與第二畫素電極P2的左側重疊。在本實施例中，第二分支部102c與連接部102a連接並且大體與連接部102a垂直。此外，第二分支部102c大致平行資料線DL且相鄰設置。
輔助電極圖案102之第三分支部102d與連接部102a連接並且與第一畫素電極P1的右側重疊。在本實施例中，第三分支部102d與連接部102a連接並且大體與連接部102a垂直。此外，第三分支部102d大致平行資料線DL設置。
輔助電極圖案102之第四分支部102e與連接部102a連接並且與第二畫素電極P2的右側重疊。在本實施例中，第四分支部102e與連接部102a連接並且大體與連接部102a垂直。此外，第四分支部102e大致平行資料線DL設置。
因此，本實施例之連接部102a、第一分支部102b、第二分支部102c、第三分支部102d以及第四分支部102e大致構成H形。
根據本實施例，輔助電極圖案102之連接部102a是設置在第一畫素電極P1與第二畫素電極P2之間的空隙110 的下方。因此輔助電極圖案102之連接部102a可以遮蔽第一畫素電極P1與第二畫素電極P2之間的空隙110處的漏光。
另外，上述輔助電極圖案102除了可以達到遮光的作用之外，還可作為電容電極。所述電容電極可以是用來傳遞共用電壓(common voltage)，或者是不傳送任何電壓的浮置電極/遮光電極。更詳細來說，上述第一畫素電極P1與輔助電極圖案102之連接部102a及第一分支部102b重疊之處可構成第一電容器，其可作為畫素結構PU1之儲存電容器。換言之，第一畫素電極P1是作為第一電容器的上電極，部分連接部102a及第一分支部102b是作為第一電容器的下電極，而位於第一畫素電極P1(上電極)與連接部102a及第一分支部102b(下電極)之間的介電層(未繪示)則是作為第一電容器之電容介電層。類似地，第二畫素電極P2與輔助電極圖案102之連接部102a及第二分支部102c重疊之處可構成第二電容器，其可作為畫素結構PU2之儲存電容器。換言之，第二畫素電極P2是作為第二電容器的上電極，部分連接部102a及第二分支部102c是作為第二電容器的下電極，而位於第二畫素電極P2(上電極)與連接部102a及第二分支部102c(下電極)之間的介電層(未繪示)則是作為第二電容器的電容介電層。
根據本發明之一實施例，上述之輔助電極圖案102的連接部102a的寬度(d1)大於第一分支部102b/第三分支部102d的寬度(d2)，且連接部102a的寬度(d1)亦大於第二分 支部102c/第四分支部102e的寬度(d3)。換言之，連接部102a具有足夠寬的寬度因而能同時與部分第一畫素電極P1以及部分第二畫素電極P2重疊。
基於上述，由於本實施例之第一畫素電極P1與第二畫素電極P2各自與輔助電極圖案102之連接部102a重疊以構成畫素結構PU1之儲存電容器以及畫素結構PU2之儲存電容器。換言之，畫素結構PU1之儲存電容器以及畫素結構PU2之儲存電容器共同使用輔助電極圖案102之連接部102a作為其下電極的一部分。因此，本實施例之畫素結構相較於傳統畫素結構來說具有較高的開口率。以相同規格的畫素結構來說，使用本發明之輔助電極圖案的設計，可以提升約2.1%的開口率。
圖2是根據本發明另一實施例之畫素陣列的示意圖。圖3是圖2沿著剖面線A-A’的剖面示意圖。圖2之實施例與圖1相似，因此相同的元件或是相似的元件以相同的標號表示，且不再重複贅述。在此特別說明的是，圖2是繪示出畫素陣列中的其中兩個畫素結構組U1、U2來作說明，且畫素結構組U1、U2中各自具有兩個畫素結構。基本上，畫素結構組U2的組成與結構與畫素結構組U1相同或是相似，且畫素結構組U2畫素結構組U1鄰接。
請參照圖2，畫素結構組U1包括掃描線SL1、SL2、資料線DL、主動元件T1、T2、畫素電極P1、P2以及輔助電極圖案102。畫素結構組U2包括掃描線SL3、SL4、資料線DL、主動元件T3、T4、畫素電極P3、P4以及輔 助電極圖案202。掃描線SL3、SL4平行掃描線SL1、SL2設置，且掃描線SL2與SL3相鄰排列。主動元件T3、T4與主動元件T1、T2同樣具有閘極G3、G4、通道C3、C4、源極S3、S4以及汲極D3、D4畫素電極P3藉由接觸窗V3與主動元件T3電性連接，畫素電極P4藉由接觸窗V4與主動元件T4電性連接。
特別是，畫素結構組U1之輔助電極圖案102包括連接部102a、第一分支部102b、第二分支部102、第三分支部102d以及第四分支部102e。畫素結構組U2之輔助電極圖案202包括連接部202a、第一分支部202b、第二分支部202c、第三分支部202d以及第四分支部202e。
在本實施例中，此畫素陣列更包括連接結構130，其電性連接畫素結構組U1的輔助電極圖案102以及畫素結構組U2中的輔助電極圖案202。更詳細而言，請同時參照圖2以及圖3，此連接結構130包括橋接結構120、接觸窗V5以及接觸窗V6。
橋接結構120設置在畫素結構組U1的輔助電極圖案102與畫素結構組U2的輔助電極圖案202之間。接觸窗V5置在橋接結構120與畫素結構組U1的輔助電極圖案102之間的重疊區域中。接觸窗V6設置在橋接結構120與畫素結構組U2的輔助電極圖案202之間的重疊區域中。
根據本實施例，橋接結構120是跨過掃描線SL2、SL3而與畫素結構組U1的輔助電極圖案102以及畫素結構組U2的輔助電極圖案202電性連接。特別是，橋接結構120 與掃描線SL2、SL3之間夾有絕緣層20，以使橋接結構120與掃描線SL2、SL3電性絕緣，如圖3所示。絕緣層20可為單層或多層結構之絕緣材料。更詳細來說，接觸窗V5位於絕緣層20中，且位於橋接結構120與畫素結構組U1的輔助電極圖案102之第四分支部102c之間。接觸窗V6是位於絕緣層20中，且位於橋接結構120與畫素結構組U2的輔助電極圖案202之第三分支部202b之間。
類似地，本實施例之畫素結構組U1的第一畫素電極P1與第二畫素電極P2各自與輔助電極圖案102之連接部102a的一部分重疊，以構成畫素結構組U1中之兩畫素結構的儲存電容器。畫素結構組U2的第一畫素電極P3與第二畫素電極P4各自與輔助電極圖案202之連接部202a的一部分重疊，以構成畫素結構組U2中之兩畫素結構的儲存電容器。因此，本實施例之畫素陣列相較於傳統畫素陣列來說具有較高的開口率。
此外，本實施例更在兩相鄰的畫素結構組U1、U2之間設計連接結構130，此連接結構130可以穩定輔助電極圖案102、202之間的電壓。而由於畫素結構組中的兩個畫素結構是共用輔助電極圖案作為其儲存電容器的下電極，因此可在每兩組畫素結構組(即四個畫素結構)之間設置一個連接結構130即可。換言之，在本實施例中，在畫素陣列中之連接結構130的使用數量亦可以減少，因而同樣有利於增加畫素陣列的開口率。
雖然本發明已以實施例揭露如上，然其並非用以限定 本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
U、U1、U2‧‧‧畫素結構組
PU1、PU2‧‧‧畫素結構
10‧‧‧基板
20‧‧‧絕緣層
SL1~SL4‧‧‧掃描線
DL‧‧‧資料線
T1~T4‧‧‧主動元件
P1~P4‧‧‧畫素電極
G1~G4‧‧‧閘極
C1~C4‧‧‧通道
S1~S4‧‧‧源極
D1~D4‧‧‧汲極
V1~V6‧‧‧接觸窗
102、202‧‧‧輔助電極圖案
102a、202a‧‧‧連接部
102b、202b‧‧‧第一分支部
102c、202c‧‧‧第二分支部
102d、202d‧‧‧第三分支部
102e、202e‧‧‧第四分支部
120‧‧‧橋接結構
130‧‧‧連接結構
d1、d2、d3‧‧‧寬度
圖1是根據本發明一實施例之畫素陣列的示意圖。
圖2是根據本發明另一實施例之畫素陣列的示意圖。
圖3是圖2沿著剖面線A-A’的剖面示意圖。
U‧‧‧畫素結構組
PU1、PU2‧‧‧畫素結構
10‧‧‧基板
SL1~SL2‧‧‧掃描線
DL‧‧‧資料線
T1~T2‧‧‧主動元件
P1~P2‧‧‧畫素電極
G1、G2‧‧‧閘極
C1、C2‧‧‧通道
S1、S2‧‧‧源極
D1、D2‧‧‧汲極
V1~V2‧‧‧接觸窗
102‧‧‧輔助電極圖案
102a‧‧‧連接部
102b‧‧‧第一分支部
102c‧‧‧第二分支部
d1、d2、d3‧‧‧寬度

Claims (18)

  1. 一種畫素陣列，包括多個畫素結構組，每一畫素結構組包括：一第一掃描線以及一第二掃描線，平行設置在一基板上；一資料線，其與該第一掃描線以及該第二掃描線不平行設置；一第一主動元件，其與該第一掃描線以及該資料線電性連接；一第二主動元件，其與該第二掃描線以及該資料線電性連接；一第一畫素電極，其與該第一主動元件電性連接；一第二畫素電極，其與該第二主動元件電性連接，其中該第一畫素電極與該第二畫素電極鄰接之處具有一空隙；一輔助電極圖案，其包括：一連接部，其設置在該第一畫素電極與該第二畫素電極之間的該空隙的下方，並且與部分該第一畫素電極以及部分該第二畫素電極重疊；一第一分支部，其與該連接部連接並且與部分該第一畫素電極重疊；一第二分支部，其與該連接部連接並且與部分該第二畫素電極重疊；一第三分支部，其與該連接部連接並且與部分該 第一畫素電極重疊；以及一第四分支部，其與該連接部連接並且與部分該第二畫素電極重疊；以及一連接結構，其電性連接兩相鄰畫素結構組中的該輔助電極圖案。
  2. 如申請專利範圍第1項所述之畫素陣列，其中該連接結構包括：一橋接結構，設置在兩相鄰畫素結構組中的兩輔助電極圖案之間；一第一接觸窗，設置在該橋接結構與其中一畫素結構組中的該輔助電極圖案之間的一重疊區域中；以及一第二接觸窗，設置在該橋接結構與該另一畫素結構組中的該輔助電極圖案之間的一重疊區域中。
  3. 如申請專利範圍第2項所述之畫素陣列，其中：該第一接觸窗位於該橋接結構與其中一畫素結構組中的該輔助電極圖案之該第三分支部之間；以及該第二接觸窗位於該橋接結構與另一畫素結構組中的該輔助電極圖案之該第四分支部之間。
  4. 如申請專利範圍第1項所述之畫素陣列，其中該輔助電極圖案的該第一分支部、該第二分支部、該第三分支部以及該第四分支部平行該資料線設置。
  5. 如申請專利範圍第1項所述之畫素陣列，其中該輔助電極圖案的該連接部平行該第一掃描線以及該第二掃描線設置。
  6. 如申請專利範圍第1項所述之畫素陣列，其中該輔助電極圖案包括遮光導電材料。
  7. 如申請專利範圍第1項所述之畫素陣列，其中該些畫素結構組中的該些輔助電極圖案是電性連接至一共用電壓。
  8. 如申請專利範圍第1項所述之畫素陣列，其中該輔助電極圖案與該第一掃描線以及該第二掃描線是屬於同一膜層。
  9. 如申請專利範圍第1項所述之畫素陣列，其中該輔助電極圖案的該連接部的寬度大於該第一分支部、該第二分支部、該第三分支部以及該第四分支部的寬度。
  10. 一種畫素陣列，包括多個畫素結構組，每一畫素結構組包括：一第一掃描線以及一第二掃描線，平行設置在一基板上；一資料線，其與該第一掃描線以及該第二掃描線不平行設置；一第一主動元件，其與該第一掃描線以及該資料線電性連接；一第二主動元件，其與該第二掃描線以及該資料線電性連接；一第一畫素電極，其與該第一主動元件電性連接；一第二畫素電極，其與該第二主動元件電性連接；一輔助電極圖案，其包括： 一連接部，其大體設置在該第一畫素電極與該第二畫素電極之間的該空隙的下方；一第一分支部，其與該連接部連接並且大體與該連接部垂直；以及一第二分支部，其與該連接部連接並且大體與該連接部垂直，一第三分支部，其與該連接部連接並且與部分該第一畫素電極重疊；以及一第四分支部，其與該連接部連接並且與部分該第二畫素電極重疊，其中該連接部、該第一分支部、該第二分支部、該第三分支部以及該第四分支部構成H形；以及一連接結構，其電性連接兩相鄰畫素結構組中的輔助電極圖案。
  11. 如申請專利範圍第10項所述之畫素陣列，其中該第一畫素電極以及該第二畫素電極均位於該第一掃描線以及該第二掃描線之間。
  12. 如申請專利範圍第10項所述之畫素陣列，其中該連接結構包括：一橋接結構，設置在兩相鄰畫素結構組中的輔助電極圖案之間；一第一接觸窗，設置在該橋接結構與其中一畫素結構組中的該輔助電極圖案之間的一重疊區域中；以及一第二接觸窗，設置在該橋接結構與該另一畫素結構 組中的該輔助電極圖案之間的一重疊區域中。
  13. 如申請專利範圍第12項所述之畫素陣列，其中：該第一接觸窗位於該橋接結構與其中一畫素結構組中的該輔助電極圖案之該第三分支部之間；以及該第二接觸窗位於該橋接結構與另一畫素結構組中的該輔助電極圖案之該第四分支部之間。
  14. 如申請專利範圍第10項所述之畫素陣列，其中該輔助電極圖案的該第一分支部、該第二分支部、該第三分支部以及該第四分支部平行該資料線設置。
  15. 如申請專利範圍第10項所述之畫素陣列，其中該輔助電極圖案包括遮光導電材料。
  16. 如申請專利範圍第10項所述之畫素陣列，其中該些畫素結構組中的該些輔助電極圖案是電性連接至一共用電壓。
  17. 如申請專利範圍第10項所述之畫素陣列，其中該輔助電極圖案與該第一掃描線以及該第二掃描線是屬於同一膜層。
  18. 如申請專利範圍第10項所述之畫素陣列，其中該輔助電極圖案的該連接部的寬度大於該第一分支部、該第二分支部、該第三分支部以及該第四分支部的寬度。
TW099130387A 2010-09-08 2010-09-08 畫素陣列 TWI424393B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099130387A TWI424393B (zh) 2010-09-08 2010-09-08 畫素陣列
US13/077,989 US8576366B2 (en) 2010-09-08 2011-04-01 Pixel array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099130387A TWI424393B (zh) 2010-09-08 2010-09-08 畫素陣列

Publications (2)

Publication Number Publication Date
TW201211964A TW201211964A (en) 2012-03-16
TWI424393B true TWI424393B (zh) 2014-01-21

Family

ID=45770043

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130387A TWI424393B (zh) 2010-09-08 2010-09-08 畫素陣列

Country Status (2)

Country Link
US (1) US8576366B2 (zh)
TW (1) TWI424393B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI609214B (zh) * 2017-01-06 2017-12-21 友達光電股份有限公司 畫素結構
TWI609219B (zh) * 2017-02-10 2017-12-21 友達光電股份有限公司 畫素單元、畫素陣列結構與顯示面板
CN107272293A (zh) * 2017-08-21 2017-10-20 京东方科技集团股份有限公司 一种阵列基板及液晶显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040882A (en) * 1996-10-16 2000-03-21 Hyundai Electronics Industries Co., Ltd. Liquid crystal display device having "H" character common electrode and method of fabricating thereof
TW201001036A (en) * 2008-06-20 2010-01-01 Chi Mei Optoelectronics Corp Thin film transistor array substrate and liquid crystal display
TW201025592A (en) * 2008-12-30 2010-07-01 Ind Tech Res Inst Pixel array layout

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221413B2 (en) 2004-08-05 2007-05-22 Au Optronics Corporation Thin film transistor array substrate and repairing method thereof
TWI320868B (en) 2005-01-03 2010-02-21 Au Optronics Corp Pixel structure, fabricating method thereof and storage capacitor structure
US7453086B2 (en) * 2005-01-14 2008-11-18 Samsung Electronics Co., Ltd. Thin film transistor panel
KR101220205B1 (ko) 2005-12-29 2013-01-09 엘지디스플레이 주식회사 액정표시장치
US20070296882A1 (en) 2006-06-23 2007-12-27 Jau-Ching Huang Thin film transistor array
TW200811566A (en) 2006-08-18 2008-03-01 Chunghwa Picture Tubes Ltd Thin film transistor array substrate and liquid crystal display devices
TWI400537B (zh) * 2008-10-03 2013-07-01 Hannstar Display Corp 垂直配向液晶顯示器與其畫素結構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040882A (en) * 1996-10-16 2000-03-21 Hyundai Electronics Industries Co., Ltd. Liquid crystal display device having "H" character common electrode and method of fabricating thereof
TW201001036A (en) * 2008-06-20 2010-01-01 Chi Mei Optoelectronics Corp Thin film transistor array substrate and liquid crystal display
TW201025592A (en) * 2008-12-30 2010-07-01 Ind Tech Res Inst Pixel array layout

Also Published As

Publication number Publication date
US20120056207A1 (en) 2012-03-08
US8576366B2 (en) 2013-11-05
TW201211964A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
JP6756508B2 (ja) 表示装置
TWI574094B (zh) 顯示面板
TWI733121B (zh) 具有觸控感測器之發光顯示裝置
KR20230147024A (ko) 표시 장치
EP2814074B1 (en) Flexible display device and method for manufacturing the same
JP4472961B2 (ja) 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法
TWI432860B (zh) 畫素結構
TWI461806B (zh) 引線結構以及具有此引線結構之顯示面板
CN112133709B (zh) 显示装置
JP2019109505A (ja) 表示装置
TWI638206B (zh) 主動元件陣列基板
CN102967977B (zh) 像素阵列基板
US8405809B2 (en) Lead line structure and display panel having the same
KR20170050718A (ko) 어레이 기판
WO2015075972A1 (ja) 表示装置
JP6719948B2 (ja) 表示装置
TW201622112A (zh) 顯示面板
CN105655345B (zh) 液晶显示装置及其制造方法
US8570476B2 (en) Liquid crystal display device having the same openings and manufacturing method thereof
WO2020182000A1 (zh) 移位寄存器单元、栅极驱动电路和显示装置
KR101843872B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
TW201227117A (en) Pixel structure
US9626014B2 (en) Touch display panel and manufacturing method thereof
TWI424393B (zh) 畫素陣列
CN104049423A (zh) 液晶显示装置