TWI423752B - 多層無芯支撐結構的製作方法 - Google Patents

多層無芯支撐結構的製作方法 Download PDF

Info

Publication number
TWI423752B
TWI423752B TW96120277A TW96120277A TWI423752B TW I423752 B TWI423752 B TW I423752B TW 96120277 A TW96120277 A TW 96120277A TW 96120277 A TW96120277 A TW 96120277A TW I423752 B TWI423752 B TW I423752B
Authority
TW
Taiwan
Prior art keywords
layer
copper
photoresist
support structure
functional
Prior art date
Application number
TW96120277A
Other languages
English (en)
Other versions
TW200850099A (en
Inventor
Hurwitz Dror
Igner Eva
Statnikov Boris
Michaeli Benny
Farkash Mordechai
Original Assignee
Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd
Priority to TW96120277A priority Critical patent/TWI423752B/zh
Publication of TW200850099A publication Critical patent/TW200850099A/zh
Application granted granted Critical
Publication of TWI423752B publication Critical patent/TWI423752B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多層無芯支撐結構的製作方法
本發明涉及一種多層無芯支撐結構及其製作方法。
電子工業日趨複雜化和小型化，尤其是在移動電話和攜帶型電腦等移動設備中，空間非常珍貴。
積體電路(ICs)是這些電子系統的核心，同樣地，ICs也越來越複雜，集成了越來越多的電晶體，需要越來越多的輸入輸出觸點。它們要工作於更快的轉換速度和頻率，需要更多的能耗且會產生大量需要散去的熱量。
ICs通過印刷電路板(PCBs)連接到電源，用戶介面和其他元器件，為了使得這些IC與PCB之間的連接更加容易，需要提供大量的電連接，常見的一種解決方式是使用一種電子基底連接IC和其PCB。該電子基底是IC封裝的一部分，它取代了傳統的引線框架來作為IC和其PCB之間的***機構。這樣的基底可以包括一個，兩個或更多個導體層，這些層之間通過多種絕緣材料，如陶瓷或有機材料隔離開來。這樣的基底通常在其底部含有觸點傳導陣列。傳導觸點可以是球形觸點，為PCB的電連接提供一種所謂的球柵陣列(BGA)或引腳，或所謂的管腳陣列(PGA)。作為另外一種選擇，這種基底可以不使用球形觸點或管腳而被直接安裝到 PCB上，提供一種所謂的矩柵陣列(LGA)。在其頂部，基底通常通過所謂的打線技術或倒裝晶片封裝技術來承載一個或多個電連接的IC。
圖1所示為現有技術的打線BGA封裝的實例，包括基底100；連接基底100底側的焊盤104到底部PCB(圖中未顯示)的電傳導球102的球柵陣列(BGA)，和電導線陣列，即打線接合106，該陣列連接基底100的頂部焊盤108到IC 110。該封裝的IC 110通常被樹脂材料112，也就是被稱作模塑材料所保護。
圖2所示為現有技術的倒裝晶片BGA封裝的實例，含有倒裝晶片BGA基底200。電傳導球的球柵陣列(BGA)202連接基底200底側的焊盤204到底部PCB。然而，此處位於基底200的頂部焊盤208上面的電傳導凸起206取代了打線接合，採用倒裝工藝的技術連接到IC 210。在該工藝中，也包含在IC 210和基底200的表面之間應用樹脂材料212。該技術中，樹脂材料212通常也被叫做“未注滿”材料。樹脂212作為應力緩衝材料，降低了IC 210和凸起206在封裝250壽命期內的熱迴圈過程中所產生的疲勞。有時，倒裝晶片封裝250也包括通過粘合層218附著在基底200上的金屬加強層216以及通過熱粘合層222附著在IC 210背面的蓋220。加強層216被用於進一步加強基底200，並有助於保持隨後的IC集成工藝的平整性，而蓋220則幫助驅散IC 210在工作中產生的熱量。
如圖1、圖2所示的上述用於打線工藝和倒裝晶片工藝的新型BGA基底、PGA基底、LGA基底，一般包括兩個主要部分：一個所謂的“核心部分”及一層層構建的“組合部分”。
圖3所示為典型的有機倒裝晶片BGA(FCBGA)基底300的詳細實例。基底300的核心部分330由多個銅導體層332組成，多個銅導體層之間通過玻璃纖維加強的有機絕緣層334隔開。核心330中的銅導體層332通過金屬化通孔(PTH)336實現電連接。一般說來，在製作基底300的過程中，首先製作核心部分330。隨後通過機械鑽孔、鍍銅和塞孔的方式製作金屬化通孔336。然後，製作核心部分330的外部銅導體層338。兩個組合部分340’、340”隨後被添加到核心300的兩側。這些組合部分340’、340”由多個銅導體層342組成，銅導體層的層與層之間通過玻璃纖維加強的絕緣層344間隔開。絕緣層344內部包括鍍銅微通孔346，該通孔連接相鄰的銅導體層。微通孔346通常是採用鐳射鑽孔工藝製成，因此，其直徑通常比金屬化通孔336小。這樣可以節省基底300上的可貴空間用於應用IC。用於組合部分的電介質具有改善的機械和電氣特性，而且由於使用微通路346而實現的更高的導體密度，最終達到IC觸點的密度並作為連接PCB的中間觸點。
值得注意的是，這種FCBGA的基底300的核心部分330首先作為組合部分340’、340”的內連接“載體”，同時適合於操作IC所需的密度的電源和接地銅導體層。
由於其更細的I/O腳距，現代IC需要非常平坦、無翹曲的基底來保證封裝的可靠性。如果基底的組合部分僅僅設置在核心部分的一側上，這將是難以實現的。為了在IC封裝過程中製作一種平坦、無翹曲的基底，組合部分應該設置在核心部分的兩個側面，實現一種對稱的結構，以製作出一種應力均衡的、平坦的基底。
然而，在核心部分的兩側設置組合部分是有代價的，會增加很多製作工藝步驟，從而增加了製作費用。由於這種方法所得到的基底結構更加複雜，所以製作成品率也下降了。而且，基底厚度的增加，導致緊湊性下降，對於移動通訊裝置和其他需要小型化的領域不需要較厚的封裝。另外，基底厚度的增加會導致封裝電感和熱阻抗的增加。這些都能破壞IC的性能。基於這些缺陷，人們為了改善上述的三明治結構而做了很多嘗試。
一種減小厚度的方式是製作沒有核心部分的基底材料，提供一種“無芯基底”技術。在這種技術中，基底的BGA(或者PGA，LGA)側的核心部分和組合部分都被去掉了，由此整個基底只包含一個組合部分用於連接IC到PCB。基底的厚度被大大減少了，同時改善了其熱阻抗和電性能。另外，基底的核心部分的去除能夠縮短製作工藝的周期時間，並不再需要昂貴的機械鑽孔PTHs。
Kikuchi等提出的公開專利申請號為USSN 2002/0001937的美國專利，涉及到上述主題，其中描述了一種多層互連結構的製作工藝，該互連結構包含聚合物絕緣層和金屬基片上的金屬互連， 該基片後來被部分去除以製作金屬支撐加強層，這種金屬支撐強化部分上設有用於連接IC的孔。
雖然，Kikuchi的USSN 2002/0001937提供了一種獲得一種無芯基底的可行的方法，但是其具有很多缺陷。首先基底所有的導體層均需要昂貴的薄膜互連。雖然這種薄膜互連由於改善的密度和更細的間距而具備的良好特性，但是其不適合於製作較低密度和大腳距的電源和接地層，同時製作這種昂貴的薄膜互連在經濟上不可行。另外，這些層一般需要特定的金屬厚度來減少電阻和防止過熱。使用薄膜製作工藝將難以達到這種效果。再者，倒裝晶片接合工藝會施加薄膜互連結構所難以承受的壓力。這種薄膜厚度一般不超過100微米，這種壓力能夠使得互連結構彎曲變形或拉伸變形。這種情況有時會導致薄膜絕緣層的破壞，由此導致IC操作故障。另外，IC附近的金屬強化部分的存在會佔用基底外表面的寶貴空間，會限制其在需要無源元件，例如去耦電容接近IC的應用場合中的使用。再者，大口徑金屬強化部分會導致這種技術不適合於例如多晶片基底，低尺寸基底以及二維矩陣陣列或帶狀結構的基底等場合中的應用。
Strandberg提出的美國專利US 6,872,589描述了一種用於安裝IC的基底，這裏，基底結構製作在金屬載體基片上，該基片被部分蝕刻，剩下帶有安裝IC的孔的金屬加強部分。雖然Stanberg在專利US 6,872,589提到的基底比專利USSN 2002/0001937中的 基底由於具有較少的互連層數而具有優越性，但是其仍然具有USSN 2002/0001937專利中所存在的所有缺陷。
根據以上內容可知，很多領域都需要一種低成本，高性能的無芯基底。為了滿足這種需求，一種有前景的方式是消除上述的昂貴的薄膜組合結構，取而代之的是其他如普通PCB製作工業中所建立和常用的便宜的材料和工藝。與薄膜絕緣材料不同，這種PCB工業中使用的新型絕緣材料通常以叠片技術的方式被應用，通過玻璃纖維或其他加強材料強化的預浸漬坯形式出現。通過合理選擇這些絕緣材料，可能會製成“自支援”的無芯基底結構，該結構將消除或至少減小對金屬加強部分的需求。再者，使用相對低成本，已有的PCB工藝有望提供經濟的具有多層基底，該基底既包括低密度，大腳距的電源和地金屬層和高密度，小腳距的金屬信號層。
這種層狀結構容易翹曲，特別是在承受熱壓或硬化過程中。因此，無芯基底缺乏安全地、可靠地安裝IC所需要的平整性。
當基底只在金屬載體基片上的單側組裝，該載體基片在IC裝配以前被去除或減薄，作為加強支撐基底，在製作過程中，其內部產生不平衡應力。這些應力可能通過金屬載體的剝離釋放出來，會導致基底的彎曲和翹起。這種變形會導致裝配IC時的低成品率，也可能導致封裝不平而無法安裝在相應的PCB板上。
為了解決該問題，Ho等提出的專利號為US 6,913,814 的美國專利提出了一種疊層工藝及其相應結構，該工藝中提供一種高密度多層基底，這些層都是單獨製作，最後將其堆疊起來。這種方式提供了一種不同于在現有技術所常見的普通金屬載體基片上製作的非對稱、多層基底的選擇，這種技術看起來能夠利用PCB製作工業中的經測試的材料工藝，其中PTH由實心銅微通道來代替，提供一種經濟的有機無芯基底。
然而，US 6,913,814中的技術具有兩個主要的缺陷：首先，為了製作包含附著在PCB上的具有低腳距BGA的底層和高腳距IC側的結構，基底必須由單獨的層組成，各層具有不同的密度及不同的絕緣層厚度，這種狀況再一次導致易翹曲的的不平衡、不對稱結構。其次，如同現有技術中公知的一樣，利用穿透絕緣層堆的金屬傳導所建立的基底各層之間的通孔-焊盤的連接這種方式是難以獲得較好的IC性能的，因為其會導致通孔觸點的損耗和由此帶來的封裝故障。這種情況在經過IC安裝到基底的過程種所採用的高溫過程中尤其值得注意。
本發明發明人同時待決的申請，Hurwitz等在2005年10月11日的IL171378中名為“新型積體電路支撐結構及其製作方法”的文中提出了一種電子基底，其製作方法包含以下步驟：(a)選擇第一基片層；(b)在基片層上添加防蝕刻阻擋層；(c)添加一層銅種子層；(d)製作第一半疊層的更叠傳導層和絕緣層，傳導層通過貫穿絕緣層的通孔內連接；(e)在第一半疊層上添加第 二金屬基片層；(f)在第二金屬基片層添加一個保護光刻膠層；(g)蝕刻掉第一基片層；(h)去除光刻膠層；(i)去除最初的防蝕刻阻擋層；(j)製作第二半疊層的更叠傳導層和絕緣層，傳導層通過貫穿絕緣層的通孔內連接，第二半疊層與第一半疊層基本上對稱；(k)在更叠傳導層和絕緣層的第二半疊層上添加一個絕緣層；(l)去除第二金屬基片層。
Hurwitz等提出的IL171378中的加工工藝中，其本質上包括在犧牲基底上組建所需要的結構的一半，用一個厚層來終結該一半結構疊層，該厚層成為第二犧牲基底，去除掉第一犧牲基底，並製作實質上與前半個疊層相對稱的後半個疊層，由此，最初添加的層成為整個疊層的中間層。
理論上，第一半疊層和第二半疊層應該彼此成為鏡像結構，具有反向剩餘應力，彼此相互抵消，不容易出現翹曲的傾向。但是，由於這些堆狀結構是從其中心向外製作的，第一半疊層是從中心往外製作，在第一半疊層上的第二半疊層也是由中心向外製作，這樣很難以確保兩半疊層的工藝條件一致，兩側之間的差異往往就可能導致基底中出現一些不平衡的剩餘應力，進而導致基底出現彎曲，這種彎曲的基底不能符合先進IC封裝工藝，如堆疊封裝(POP)、封裝套封裝(PIP)，堆疊IC封裝，安裝有數個IC的倒裝或其他打線工藝等所提出的嚴格的平面要求。由於這些原因Hurwitz等提出的IL171378雖然相對原有技術向前邁進了一大 步，但是仍然不適於具有大量有源層的多層、複雜結構，製作上述結構的成品率下降。
因此，儘管上述的進步及Hurwitz等提出的IL171378，考慮到對於平整性所提出的嚴格要求，仍然需要提出一種更好的製作工藝和相應的晶片支撐結構，這種製作工藝和支撐結構應該能夠具有即使應用在很多層的結構中仍舊具有經濟、成品率高的優點。本發明考慮這種需求，並提供了新工藝技術及新型結構。
本發明的目的是提供一種新穎的多層互連支撐結構製作技術，這種技術非常經濟，特別適合於大規模製作工業。
本發明的另一個目的是提供一種具有高成品率的製作技術。
本發明所提供的另一個目的是在傳導層之間製作通孔陣列而不必使用費時、昂貴且只能用於製作圓形截面通孔的鑽、鍍工藝。
本發明的特定目的是提供一種具有好的平面性和平整度的多層互連支撐結構的製作工藝。
本發明還有一個目的是為了提供一種具有高可靠性的多層互連支撐結構的製作工藝。
本發明提供了相對于現有技術更薄的用於單IC或多IC的高性能無芯層狀基底，該基底具有多個傳導性電源層和地金屬層以及高密度，細腳距傳導信號層，這些層之間通過有絕緣層包圍的實心銅通孔互連，銅通孔可以具有任意截面形狀而不僅僅是圓 形；該基底能夠低損耗傳輸電子信號，熱阻抗小。
本發明另一個特定的目的是為了提供一種自支援的，平整的無芯層狀基底，這種基底能夠適應使用倒裝晶片裝配工藝和/或打線裝配的ICs。
這種基底也能夠在IC裝配之前通過單一單元或多單元方式提供，這些多單元可以是通過矩陣陣列的方式佈置或者是帶狀陣列的方式佈置。
另外本發明的目的之一也是為了提供一種基底製作工藝和由此製作的基底，這種基底的內層包含使用電源和地金屬層的大量層，密度低，腳距大，具有合適的金屬層厚度而具有低電阻，因此能夠防止過熱。
另外本發明的目的之一也是為了提供一種基底製作工藝和由此製作的基底，這種基底在中心子結構的兩側含有一個層或多個層，這些層在相同時間、相同的製備條件下製備，承受相互平衡的剩餘應力，具有良好的平整性。第一方面，本發明的目的是提供一種製作作為電子支撐結構基礎的獨立式膜的方法，該膜含有位於絕緣材料中的通孔陣列，且製作方法包含有階段：I-在犧牲載體上製作含有包圍於絕緣材料內的傳導通孔的膜；II-從犧牲載體上剝離所述的膜，形成獨立式層狀陣列。
階段I包含有子步驟： (i)在犧牲載體上全板電鍍阻擋金屬層；(ii)在該阻擋金屬層上添加一個銅種子層；(iii)在該銅種子層上添加光刻膠層，進行曝光、顯影，製成光刻膠圖形；(iv)在光刻膠圖形中線路電鍍銅通孔；(v)剝離光刻膠層，留下豎立的銅通孔；(vi)在該銅通孔上堆疊絕緣材料，由此形成的獨立式膜包含有位於絕緣矩陣中的銅通孔陣列。
在另外一個實施例中，階段I包括子步驟：(i)直接在犧牲載體上添加光刻膠層，曝光、顯影，形成光刻膠圖形；(ii)在形成的光刻膠圖形中線路電鍍進阻擋金屬；(iii)在線路電鍍的阻擋金屬上線路電鍍銅通孔；(iv)剝離光刻膠層，露出銅通孔；(v)在裸露的銅通孔外堆疊絕緣材料。
階段II中包括步驟：(vi)去除犧牲載體層，由此形成了包含有在絕緣矩陣內包含有阻擋金屬層的銅結構的電子基底。
在第二方面，本發明是為了提供一種通過上述方法製備的包含有被絕緣材料所包圍的通孔陣列的獨立式通孔膜。
第三，本發明提供一種電子基底的製作方法，該方法至少包 括：I-在犧牲載體上製作包含有被絕緣材料包圍的傳導通孔的膜；II-從犧牲載體層上剝離所述膜，形成獨立式層狀陣列；V-減薄、平整；VI-組裝；VII-終端階段。
典型地，傳導通孔可以通過鍍銅的方式製作，所述鍍銅技術選自電鍍和化學鍍。
階段I包含子步驟：(i)在犧牲載體上全板電鍍阻擋金屬層；(ii)在附著金屬層上添加銅種子層；(iii)在銅種子層上添加光刻膠層，進行曝光、顯影，形成光刻膠圖形；(iv)在光刻膠圖形中鍍銅通孔；(v)剝離光刻膠層，留下豎立的銅通孔；(vi)在銅通孔上堆疊絕緣材料；階段II包括子步驟：(vii)去除犧牲載體層；(viii)去除阻擋金屬層，由此得到的電子基底中包含有位於絕緣矩陣中的銅結構。
典型地，在該實施例中，阻擋金屬層包含有至少以下一個特徵：
(a)阻擋金屬層選自下列金屬：鉭、鎢、鉻、鈦、鈦鎢組合，鈦鉭組合，鎳，金，鎳層後金層，金層後鎳層，錫，鉛，鉛層後錫層，錫鉛合金，錫銀合金，該阻擋金屬層通過物理氣相沈積工藝製備。
(b)阻擋金屬層選自下列金屬：鎳，金，鎳層後金層，金層後鎳層，錫，鉛，鉛層後錫層，錫鉛合金，錫銀合金，該阻擋金屬層通過選自化學鍍和電鍍的方法製備。
(c)阻擋金屬層厚度為0.1微米到5微米。
作為可選方案，方法還包括階段III：添加金屬功能層和附加的通孔層，形成一個內部子結構，該內部子結構包括被通孔層所包圍的中心金屬層膜，由此，在該內部子結構上建立的電子基底包括奇數個金屬功能層。
典型地，階段III包括子步驟：(a)添加光刻膠層，曝光、顯影，形成功能圖形；(b)在功能圖形中添加銅層；(c)剝離光刻膠；(d)添加第二光刻膠層，曝光、顯影，形成通孔圖形；(e)在通孔圖形中線路電鍍銅，形成銅通孔；(f)剝離第二光刻膠層； (g)蝕刻掉銅種子層；(h)層疊絕緣材料。
作為可選方案，方法包括階段IV：添加另外一個內部功能層，隨後添加另一個內部通孔層，形成包含有被功能層所包圍的中心通孔層的內部子結構，在該內部子結構上建立的電子基底包括偶數個金屬功能層。
典型地，增加另外一個內部功能層和通孔層的階段IV包括以下步驟：(i)減薄、平整步驟(h)中添加的層狀絕緣材料，暴露出步驟(e)中添加的銅通孔的外表面；(j)在銅通孔所露出的外表面和其周圍的絕緣材料上添加附著金屬層，比如鈦、鉻、鎳鉻；(k)在附著金屬層上添加銅種子層；(l)在銅種子層上添加光刻膠第二功能層，進行曝光、顯影，形成第二功能圖形。
(m)在第二功能圖形上加入金屬功能層；(n)剝離光刻膠第二功能層；(o)添加光刻膠第三通孔層，曝光、顯影，形成第三通孔圖形；(p)在第三通孔圖形內鍍銅，形成第三銅通孔層；(q)剝離光刻膠第三層； (r)蝕刻掉銅種子層和附著的金屬層；(s)層疊上絕緣材料層。
作為可選方案，步驟(i)中減薄、平整步驟(h)中添加的絕緣材料的方式選自：機械磨削、化學機械抛光、幹蝕及使用兩種或更多上述技術的多步工藝。
階段I包含子步驟：(i)直接在犧牲載體上添加光刻膠材料，曝光、顯影，形成光刻膠圖形；(ii)在形成的光刻膠圖形中線路電鍍阻擋金屬；(iii)在線路電鍍的阻擋金屬上鍍銅通孔；(iv)剝離光刻膠，露出銅通孔；(v)在裸露的銅通孔上堆疊絕緣材料。
階段II包括子步驟(vi)去除犧牲載體；由此，得到的電子基底含有位於絕緣矩陣內具有阻擋金屬層的銅結構。
典型的阻擋金屬層具有至少下列一個特徵：(a)阻擋金屬層選自下列金屬：鎳、金、鎳層後金層、金層後鎳層、錫、鉛、錫層後鉛層、錫鉛合金、錫銀合金，阻擋金屬層通過選自化學鍍、電鍍或二者組合方法製備；(b)阻擋金屬層厚度為0.1微米到5微米。
作為可選方案，製作方法包含附加階段III：添加第一金屬功能層和第二通孔層，形成一個內部子結構，該子結構包括由通孔層包圍的中心金屬功能層膜，由此，在該內部子結構上建立的電子基底包含有奇數個金屬功能層。
典型地，階段III：添加第一金屬功能層和第二通孔層形成內部子結構，該內部子結構包括一個被通孔層所包圍的中心金屬功能層膜，該階段III包括以下步驟：(vii)在步驟(vi)所暴露出的表面上添加附著金屬層，比如鈦、鉻、鎳鉻，該暴露的外表面包括被阻擋金屬覆蓋的由絕緣材料包圍的銅通孔末端；(viii)在附著金屬層上添加銅種子層；(ix)在銅種子層上添加第一功能光刻膠層，進行曝光、顯影，形成功能圖形；(x)在功能圖形內添加銅層；(xi)剝離第一功能光刻膠層；(xii)添加第二通孔光刻膠層，曝光、顯影，形成第二通孔圖形；(xiii)在第二通孔圖形內鍍銅，形成第二銅通孔層；(xiv)剝離第二通孔光刻膠層；(xv)蝕刻掉銅種子層；(xvi)去除附著金屬層； (xvi)在露出的第二通孔層上堆疊絕緣材料。
本發明的製作方法還包括階段IV：添加第二功能層和第三通孔層，形成包括圍繞一個中心通孔層的兩個功能層的內部子結構，在該內部子結構基礎上建立的電子基底具有偶數個金屬功能層。
階段IV添加另外的功能層和第三通孔層，可以包含以下步驟：(xviii)減薄、平整步驟(xvii)中添加的層狀絕緣材料，暴露出步驟(xiii)中添加的銅通孔層的外表面；(xix)在暴露出的通孔外表面和其周圍的絕緣材料上添加附著金屬層，比如鈦、鉻、鎳鉻；(xx)在附著金屬層上添加銅種子層；(xxi)在銅種子層上進一步添加光刻膠層，進行曝光、顯影，形成功能圖形。
(xxii)在步驟(xxi)功能圖形中添加銅，形成第二功能層；(xxiii)剝離步驟(xxi)中添加的光刻膠層；(xxiv)添加另一個光刻膠層，曝光、顯影，形成第三通孔圖形；(xxv)在第三通孔圖形內鍍銅，形成第三銅通孔層；(xxvi)剝離該另一個光刻膠層；(xxvii)蝕刻掉銅種子層和附著金屬層；(xxviii)層疊上絕緣材料層。
典型地，整個過程使用的絕緣材料是一種纖維強化樹脂複合物。
作為可選方案，絕緣材料包含有樹脂，該樹脂選自熱塑性樹脂、熱固性聚合樹脂及具有熱塑性與熱固性的樹脂。
在優選實施例中，絕緣材料包括無機顆粒填充物，該絕緣材料至少具有一個如下特徵：(a)無機顆粒狀填充物包含陶瓷或玻璃的顆粒；(b)顆粒大小為微米量級；(c)填充物重量百分比為15%-30%。
絕緣物質是一種纖維矩陣複合材料，包含選自有機纖維和玻璃纖維的纖維，這些纖維可以是短切纖維或連續纖維，以斜紋或者作為機織方式排列。
作為可選或優選方式，絕緣材料是一種包含有與部分固化聚合樹脂預浸漬的纖維氈的預浸漬體。
典型地，從犧牲載體層上剝離層狀圓筒形通孔結構以形成獨立式層狀陣列的階段II包含通過蝕刻工藝蝕刻掉犧牲載體的步驟。
典型地，本發明的階段V和其他打磨、整平工藝，包括打磨和整平絕緣材料步驟以露出下面的外通孔表面，可以採用以下技術中的一種來實現：機械磨削、化學機械抛光(CMP)、幹蝕刻以及兩個或者兩個以上這些技術組合而成的多步工藝。
通常，該方法包含一個附加階段VI，該步驟中，在膜的兩側建立增長功能層和通孔層。
作為可選方案，附加階段VI包含以下步驟：(a)在平整的內部子結構的兩側添加附著金屬層，該附著金屬層選自鈦、鉻或鎳鉻。
(b)在附著層上添加銅種子層；(c)添加光刻膠層，進行曝光、顯影，形成第一外部功能層的第一外部光刻膠圖形；(d)在第一光刻膠圖形中線路電鍍第一外部功能層；(e)剝離第一外部功能層的第一外部光刻膠圖形；(f)添加光刻膠層，曝光、顯影，形成第一外部通孔層的第二外部光刻膠圖形；(g)在第二外部光刻膠圖形中線路電鍍進第一外部銅通孔層；(h)剝離第二外部光刻膠圖形；(i)蝕刻掉銅種子層和附著的金屬層；(j)在外面露出的銅功能層和通孔層上堆疊絕緣材料；(k)減薄、平整絕緣材料，直到通孔層的外表面露出。
作為可選方案，上述步驟(a)到步驟(k)重復一次或者數次，以此建立所需的附加外層。
階段VII的終結工作可以包括以下步驟： (i)在堆疊狀結構的外部層上添加附著金屬表面層，如鈦、鉻、鎳鉻；(ii)在外部附著金屬表面層上添加外部銅種子層；(iii)添加、曝光和顯影光刻膠層，以提供圖形結構；(iv)在圖形結構中添加銅焊盤和銅線；(v)剝離光刻膠層；(vi)添加掩蔽光刻膠層，遮擋住銅線和銅種子層，暴露出銅焊盤提供最後的金屬圖形。
(vii)在暴露出的銅焊盤上電鍍終端層，終端層可以由選自以下材料中的金屬製成：鎳、金、錫、鉛、銀、鈀、鎳金、錫銀及其合金；(viii)剝離掉掩蔽光刻膠層；(ix)去除暴露的銅種子層和暴露的附著金屬層；(x)添加焊接掩模層，曝光並顯影，遮擋導線，露出終端金屬層。
作為可選方案，階段VII：終結電子支撐結構，可以包括以下步驟：(i)在堆疊狀結構的外層上添加外部附著金屬表面層；(ii)在外部附著金屬表面層添加外部銅種子層；(iii)在外部銅種子層上添加外部光刻膠層；(iv)曝光、顯影外部光刻膠層，形成圖形結構； (v)在上述圖形結構中添加銅焊盤和導線；(vi)去除外部光刻膠層；(vii)去除暴露出的銅種子層和暴露出的附著金屬層；(viii)添加焊接掩模層，曝光、顯影，以掩蓋銅線，露出銅焊盤；(ix)在暴露出的銅焊盤上化學鍍上終端層，該終端層由選自下列金屬的金屬製成：鎳、金、錫、鉛、銀、鈀、鎳金、錫銀、合金和抗蝕性聚合材料。
在另外一個方面，本發明的目的是提供一種通過上述的方法製作的具有偶數個功能層的結構。
在另外一個方面，本發明的目的是提供一種通過上述的方法製作的具有奇數個功能層的結構。
在另外一個方面，本發明的目的是提供一種通過上述的方法製作的基本對稱的結構。
本發明涉及一種製作電子基底的新型製作工藝以及通過上述工藝獲得的新型電子基底。其中一些製作步驟，例如光刻膠的添加、曝光、顯影以及後續的去除步驟在此處沒有詳細討論，因為這些步驟中的材料以及處理流程都是屬於公知常識，如果在此詳細論述會使得本說明非常繁瑣。可以很確切地說，本領域內技術 人員能夠根據一些例如規格、基底複雜程度和元器件等參數來對於製作流程和材料作出合適的選擇。另外，基底材料的實際構造沒有描述，實際上，本發明是提供一種適合於多種晶片支撐結構的製作方法。以下論述的內容涉及到一種新穎的、通用的製作多層基底的方法，該多層基底中，各種傳導性層面之間通過穿過絕緣層的通孔互連，形成一種三維堆疊狀結構。
圖4是製作本發明基底方法的關鍵步驟的基本流程圖，這種方法包括：階段Ia-利用全板電鍍技術在犧牲載體上製作包含有由絕緣材料包圍的傳導通孔的膜，或者，階段Ib-利用線路電鍍技術在犧牲載體上製作包含有由絕緣材料包圍的傳導通孔的膜；這兩種技術及其相應的優點都會在以下的內容中詳細論述。
階段II，從犧牲載體層中上剝離上述膜，在其上添加其他層而固定在多層結構中之前卸除剩餘應力。通過這種方式，獲得很高的平整性，作為可選方式，對於多個層結構，可以在膜的一側製作一個或兩個附加層，如後面可選階段III和階段IV中所描述一樣。階段V，該結構被減薄、平整，形成一個平的內部子結構。階段VI，這種子結構的兩側都成對添加各種其他層以獲得需要的結構，這種流程能獲得(至少基本上)對稱結構，圖5a和5b中為兩個這樣的結構的示意圖，描述如下。在圖5a和5b中，階段III之後緊跟著平整階段V，直接在獨立式膜的基礎上，添加偶數個金屬功能層，形成所謂的2-0-2和3-0-3結構，也就是在絕緣 膜中通孔層上具有兩個和三個對稱的金屬功能層。
由此，如圖5a中所示的偶數對稱結構的例子中，層狀結構包含兩對金屬功能層38、銅焊盤T8，通過銅通孔4、34連接起來，圖5a所示的四層結構包括兩對外部金屬功能層38、銅焊盤T8，分別設置在具有位於絕緣材料內的銅通孔的膜的子結構兩側，因此被稱為2-0-2支撐結構，圖中還示出了附著金屬層6和銅種子層2，這種結構以終端金屬層98和焊接掩模99終結，其製作流程以及選擇過程在以下的內容中詳細討論。
在圖5b中的六層結構所示的例子中，層狀結構包含設置在絕緣膜結構中的銅通孔兩側的三對金屬功能層28、38、銅焊盤T8，因此被稱為3-0-3結構。圖5a中的2-0-2結構和圖5b中的3-0-3結構都包括在絕緣膜5中的銅通孔4周圍設置堆成的對稱的積層。該基底在層狀陣列的每一側設置有三個金屬功能層28、38、銅焊盤T8。疊層陣列兩側的金屬功能層28相同，同時應用(即，同時澱積)，描述如下。
圖5a和圖5b中所示的對稱結構包括鍍銅層28、38、銅焊盤T8，通孔4、34、44、和絕緣材料5，絕緣材料5最好是纖維加強聚合物，描述如下。
然而，基礎結構可以作一些變化，例如圖4所示，基於特定的結構需求而在階段V之前添加階段III：添加附加的金屬功能層和通孔層，來建造一個對稱的、含有奇數層的內部子結構，該結 構如圖15所示，能夠由此構建成如圖16和17所分別表示的2-1-2和3-1-3結構。
在需要偶數層但對於嚴格對稱性要求不高的場合，在階段III之後，階段V之前，加入階段IV：添加第二附加金屬功能層和中心層，得到如圖21所示的半對稱結構，該結構比圖6所示的絕緣膜中的通孔強度更高，但是其並不是真正的對稱。
本發明的核心是包含有通過絕緣材料結合在一起的通孔陣列的獨立式膜的製作，如圖6所示為這種獨立式膜的具體實施例，另外一個變型如圖8所示，這些獨立式膜是下面所有涉及結構的構造基礎，其製作步驟也是下述流程的基本步驟。
如圖12，尤其是如圖14所示，整體工藝包括在犧牲載體0上製作包括層8、18和通孔4、14、24的銅結構陣列，圍繞著這些層和孔之間的絕緣材料5，該絕緣材料最好是由層疊工藝製作的纖維加強複合絕緣材料。從犧牲載體層上剝離開之後，在該膜上的兩側添加金屬功能層28、38、銅焊盤T8和通孔34、44，將該膜轉變為內部子結構，然後在其上添加終端金屬層98和焊接掩模99，構成用作晶片支撐的支撐結構。
附著金屬層6用於有助於銅附著在其他材料上，如果工藝需要，該銅結構中還可以包含線路電鍍阻擋層1’。由於附著金屬層6和阻擋層1’都為高純導電性的金屬薄層，所以該整體傳導結構的電阻幾乎不受影響。
由於這種層狀的具有通孔陣列的對稱或基本上對稱的獨立式多層基底的製備過程中，外部層同時在兩側安裝組合，所以絕緣材料的聚合樹脂在固化過程中縮水而產生的剩餘應力傾向於互相抵消，由此能夠達到高的平整性，提高成品率，使得本發明中的多層基底能夠成為IC和印刷電路板的媒介，為二者提供良好的接觸。
內部子結構可以是層狀陣列，典型地，為包裹在絕緣材料5內的通孔層4。在內部子結構的兩側都可以添加金屬功能層28(如圖10所示)，然後是終端金屬層(如圖11所示)。這種變形能夠產生基本對稱的、薄的、具有偶數個金屬功能層支撐結構。還可以在兩側同時添加外部金屬功能層38、銅焊盤T8，從而形成更加複雜的結構。
在一些應用領域中，僅僅需要奇數個金屬層。這種情況當然也可以使用偶數層的製作流程，僅僅是空置一個金屬功能層，不在XY平面內傳輸信號。
然而，為了避免浪費，也為了盡可能減少支撐結構的厚度，可以修改製作流程，該支撐結構的內部子結構具有一個中心金屬功能層，其被通孔所夾形成三明治結構，這個單獨金屬功能層8的外側還可以沈積外部層。通過這種方法，得到帶有中心金屬功能層8和奇數個金屬層的基本對稱的結構。
本發明中的製作方法產生的結構能夠很大程度上減少剩餘應 力和由之帶來的翹曲，特別是在那些具有比較複雜的結構的場合，由於最初的層狀陣列膜是從犧牲載體層上剝離下來的，通過對其拉伸、矯直和收縮以減輕剩餘應力，然後作為內部子結構，在該膜的兩側添加各種外層以得到完整的結構。由於外層是在兩側同時一次性添加，這樣就在兩側產生相同的剩餘應力，這些應力相互抵消，不會導致子結構彎曲變形，由此保證平整性。
如圖6所示，本發明的核心結構是包含有由絕緣材料5包圍的通孔陣列4的獨立式膜Ia，該膜位於銅種子層2上。獨立式膜Ia以及如圖8所示的其變形Ib的說明如下，這些膜就是本發明中的各種基底的建立基礎。
圖7為圖6中所示的獨立式膜的製作流程示意圖，為了便於理解，製備過程以及中間結構如圖7(i)到圖7(viii)。如圖7、圖7(i)到圖7(viii)，步驟7(i)：在犧牲載體0上全板電鍍阻擋金屬層1，典型金屬為銅。犧牲載體0的厚度一般為75微米到600微米，材料一般為銅或者銅合金，例如黃銅或者青銅。阻擋金屬層1可以採用以下材料：鉭、鎢、鉻、鈦、鈦鎢組合、鈦鉭組合、鎳、金、鎳層後金層、金層後鎳層、錫、鉛、鉛層後錫層、錫鉛合金、錫銀合金，該阻擋層通過物理氣相沈積(PVD)的方式製備，如濺射。步驟7(i)中的阻擋金屬層採用鎳、金、鎳層後金層、金層後鎳層、錫、鉛、鉛層後錫層、錫鉛合金、錫銀合金等材料，則該阻擋層可以通過化學鍍或者電鍍或者這二者結 合的方式製備。阻擋金屬層1的典型厚度一般為0.1微米到5微米。
在阻擋金屬層1上可以添加附著金屬層，該附著金屬層能夠幫助銅澱積在其他金屬上。然而，如果仔細選擇合適的阻擋金屬層1，則不需要該附著金屬層。步驟7(ii)，在阻擋金屬層1上添加銅種子層2，銅種子層的厚度為0.2微米到5微米，可以通過物理氣相沈積方法，例如濺射後，採用電鍍或化學鍍或二者結合的方式製備。步驟7(iii)，在銅種子層2上添加光刻膠層，進行曝光、顯影，形成光刻膠圖形，該步驟採用現有的電子基底或設備製備工藝中常見的方法來實現。步驟7(iv)，光刻膠圖形3中添加銅通孔4，銅通孔4位於銅種子層2上。銅通孔4一般採用電鍍的方式製備，具體說來是採用被稱之為線路電鍍的工藝製備。
步驟7(v)，剝離光刻膠層3，留下直立的銅通孔4。步驟7(vi)，在銅通孔4外層疊加絕緣材料5。絕緣材料5可能由一種熱塑性材料，比如聚四氟乙烯及其衍生物，或者一種熱固聚合樹膠組成，比如順丁烯二酰亞胺三嗪，環氧樹脂，聚酰亞胺，以及這些材料的混合物構成。利用聚酰亞胺作為主要材料的絕緣材料5最好能夠添加無機顆粒狀填充物，常見為陶瓷或玻璃顆粒，顆粒大小為微米量級，具體地，顆粒大小為0.5微米到5微米；這種聚合矩陣材料中，顆粒填充物重量百分比為15%到30%。
在優選實施例中，絕緣材料5是一種纖維矩陣複合材料，包 含有機纖維，例如聚酰亞胺纖維(纖維B)或玻璃纖維。這些纖維可以是短纖維，也可以是連續纖維，按照斜交織法排列或按照布紋編織。由部分硬化聚合樹脂預浸漬的斜交織法排列或按照布紋編織作為預浸漬體。
在大多數優選實施例中，聚合體矩陣至少使用了兩個機織纖維預浸漬材料--該預浸漬材料組成的矩陣複合材料中含有陶瓷填充物。環氧材料和聚酰胺矩陣機織預浸漬材料由美國Rancho Cucamonga,Ca,Arlon公司提供。這些預浸漬材料用於通孔的銅子結構上，然後通過一個熱壓層疊過程固化。貫穿絕緣層的連續纖維能夠提供附加的強度和硬度，由此能夠使得整個結構更薄，也更加容易獲得平整性。步驟7(vii)，通過濕蝕刻工藝去除犧牲載體0，在步驟7(i)中製作的阻擋金屬層1作為蝕刻停止層。犧牲載體一般為銅或者銅合金，通常根據阻擋金屬層1來選擇合適的蝕刻劑，例如，阻擋金屬層1是鉭時，步驟7(vii)中蝕刻掉犧牲載體0的濕蝕刻工藝中的蝕刻劑就採用氫氧化銨溶液，且該濕蝕刻工藝在較高的溫度下完成。步驟7(viii)，去除金屬阻擋層，例如當該金屬阻擋層為鉭時，可以通過CF4和Ar的混合物等離子腐蝕掉，典型配製為CF4和Ar比例為1：1到3：1；其他阻擋金屬可以通過其他公知的技術去除掉。
如圖8為圖6所示的獨立式膜核心結構(Ia-如圖4所示)的變形(Ib-如圖4所示)。如同圖6中所示的Ia，獨立式膜Ib 包含由絕緣材料5’包圍的銅通孔4’，Ib對Ia稍作修改。然而各銅通孔4’設置在阻擋金屬薄層1’上，最終該阻擋金屬層被置入本發明的基底中。
圖8中所示的可選結構Ib可以通過圖9所示流程圖中的製備工藝製作，其中間步驟如圖9(i)到9(vi)。
參考圖9、9(i)到9(vi)所示的步驟以及結構，如圖9(i)，在犧牲載體0上塗覆、曝光並顯影光刻膠圖形3。如圖9(ii)，在形成的光刻膠圖形中添加阻擋金屬層1’。如圖9(iii)，在線路電鍍阻擋金屬層1’上線路電鍍銅通孔4’，典型地，採用電鍍銅工藝，如同上面圖7中所描述的流程一樣，僅對其加以必要的更正。如圖9(iv)，剝離光刻膠圖形3，然後在裸露的銅通孔4’外部層疊絕緣材料5，如圖9(v)所示。最後，如圖9(vi)所示，去除犧牲載體0。這些步驟中，對於絕緣材料4、阻擋金屬1’和製作流程的選擇和圖7中所示的Ia一樣，僅對其加以必要的更正。
依賴于選擇的全板電鍍(如圖7)還是線路電鍍(如圖9)工藝，以及最後結構要求是具有奇數個還是偶數個金屬功能層，本發明中的各種支撐結構和相應選擇的製作工藝會有所不同。由此，本發明論述的是一種通用技術，包含一系列不同工藝流程以及相應獲得的結構。
參考圖10，可以通過在內部子結構X的兩側添加金屬功能層 28得到“1-X-1”無芯支撐結構-如圖4所示的階段V。如果添加金屬功能層28後繼續在兩側同時添加通孔34和另外的金屬功能層38(如圖5a所示)，就能夠得到“2-X-2”無芯支撐結構。其中內部子結構X可以有很多種變形，這些變形都是組裝在膜Ia或Ib的一側。這其中的一些不同的內部子結構在下面進行描述，參考各個實例。
如圖10所示，同時添加外部功能層和通孔層的步驟為：首先，步驟10(i)，在平整的內部子結構X的兩側添加附著金屬層6，附著金屬層6有助於銅附著，尤其對於向絕緣材料5上澱積銅時尤為重要。附著金屬層6通常採用以下材料：鈦、鉻或者鎳鉻。步驟10(ii)，在附著金屬層6後添加銅種子層。步驟10(iii)，繼而添加光刻膠圖形7，曝光並顯影。步驟10(iv)，在上述光刻膠圖形內線路電鍍上銅功能層28。步驟10(v)，剝離光刻膠層7。
步驟10(vi)，添加了一對第二光刻膠層33，進行曝光、顯影。步驟10(vii)，在光刻膠層內線路電鍍銅通孔34。步驟10(viii)，剝離第二光刻膠層33。步驟(ix)，蝕刻掉銅種子層和附著金屬層。值得注意的是，通常種子層的厚度遠遠小於其上線路電鍍的銅功能層，雖然在圖10(i)到10(xi)的橫截面示意圖中難以清楚描繪出這種實際對比關係。步驟10(x)，在兩側的金屬功能層28和通孔層34上添加絕緣材料層5，整個堆疊繼續變 厚。步驟10(xi)，絕緣材料層5被減薄、平整直到通孔34的外邊緣露出來為止。
通過在該增長結構的兩側同時添加其他的外部功能層38，T8等(如圖5b所示)，可形成更加複雜的結構，由此，可以根據最後的結構所需要，重復步驟10(i)到10(xi)，製作更多的通孔層和傳導功能層。
最後，包括內部子結構和外層結構的基底終止。圖11顯示了其最後的終結流程，圖11(i)到11(x)顯示了該終結流程的步驟。
如圖11和圖11(i)到11(x)，終結階段VII是一個多步驟流程，包含以下步驟：步驟11(i)，首先，在堆疊狀結構Y的外層上添加外部附著金屬層6。步驟11(ii)，隨後，在外部附著金屬層6上繼續添加外部銅種子層2，步驟11(iii)，在最外層的銅種子層上添加光刻膠層T7，對該光刻膠層T7進行曝光、顯影，得到光刻膠圖形結構。步驟11(iv)，在上述圖形結構中添加銅焊盤T8和導線。步驟11(v)，剝離掉光刻膠層T7。步驟11(vi)，添加最後光刻膠層97，進行曝光和顯影，暴露出銅焊盤T8。步驟11(vii)，在暴露出的銅焊盤T8上線路電鍍終端金屬層98。終端金屬層98可以是鎳、金、或鎳層後金層、錫、鉛、銀、鈀或者上述金屬的合金。步驟11(ix)，蝕刻掉銅種子層2和外部附著金屬層6。步驟11(x)，添加焊接掩模99，進行曝光、顯影，有選擇 性的露出下面的銅焊盤T8和終端金屬層98。
由此，以膜Ia為基礎，通過執行步驟10(i)到10(xi)各兩次，然後執行步驟11(i)到11(x)，可以獲得如圖5(b)所示的2-2-2結構。
在終結步驟中，可以選擇不同的材料和製作流程，一種可能的終結步驟包含添加導體層到堆狀結構的外表面(上面和下面)，這種終結步驟包含以下子步驟：(a)減薄兩邊的基底絕緣材料，可以通過機械磨削，或者化學機械抛光(CMP)，或者幹蝕或以上幾種方法的組合，以此來暴露出銅通孔的外表面，(b)在該堆疊結構的外表面添加外部附著金屬層；(c)在外部附著金屬層上繼續添加外部銅種子層；(d)在最外層的銅種子層上添加光刻膠層；(e)光刻膠層進行曝光、顯影，獲得光刻膠圖形結構；(f)在該光刻膠圖形結構中添加銅焊盤和導線；(g)去除光刻膠層，至留下銅種子層，銅焊盤和導線；(h)蝕刻掉暴露的銅種子層和暴露的附著金屬層；(i)添加焊接掩模，進行曝光、顯影，遮住導線，露出銅焊盤。(j)採用化學鍍的方式，在暴露出的銅焊盤上鍍上終端層，終端層可以是鎳，金，或鎳層後金層，或金層後鎳層，錫，鉛，銀，鈀和這些金屬的合金以及抗蝕聚合物材料。
然而，儘管圖5a和5b中的結構已經進行了多種途徑的優化，在有些情況中，基底的電子設計需要將層疊陣列層(圖5a和圖5b的“內部子結構”)的厚度盡可能的減小。因為這些內部子結構 天然的脆性，這會危及上面詳細論述的步驟流程的成品率。在以上所描述的流程可以有一些變化，以此解決上述問題，導致結構上出現一些差異。
示例
如圖12所示為包含有阻擋金屬層1’的“2-0-2”型對稱、無芯支撐結構的橫截面示意圖，通過對圖8所示的變形Ib進行圖10和圖11中的工藝流程加工而成。圖12中的變形結構類似於圖5a中的結構，但是該變形結構包括阻擋金屬層1’。該結構通過圖4中所示的宏階段Ib，II，V，VI和VII製備。
如圖13和13(i)到13(xxvii)中所示為製作圖12中所示“2-0-2”型對稱、無芯支撐結構的處理流程。首先在步驟13(i)到13(vi)中，製作膜Ia的結構，這些步驟和圖9(i)到9(vi)中製作膜8的步驟一樣，僅僅對其作了必要的變更。步驟13(vii)中，對於步驟13(vi)中形成的結構進行減薄，進而暴露出銅通孔。這個步驟和圖4中階段V實質上相同。迄今打磨後的內部子結構通過如圖10所示的製備工藝在兩側裝配，圖13(viii)到13(xviii)的中間結構是由如圖10所示的步驟10(i)到10(xi)--也即圖4中的階段V所得到。圖13(xviii)中的結構“1-0-1”通過如圖13(xix)到圖13(xxviii)中的所示的中間結構，這些中間結構對應於圖11所示的步驟11(i)到11(x)，其中通過中間結構13(xxiii)到13(xxvii)得到該結構的變形 “2-0-2”結構。
圖12類似於圖5a，但是其通過線路電鍍工藝製備了阻擋金屬層1’，形成獨立通孔膜(如圖9(vi)所示)，該阻擋金屬層被保留了下來，與最終結構合為一體。
由於阻擋金屬層1’是傳導性的，在很多應用場合中，該阻擋金屬層的引入是沒有問題的，並且，其引入對於減小剩餘應力是非常有用的。圖14為“3-0-3”型對稱、無芯支撐結構的橫截面示意圖，該結構的製作流程如圖13所示，圖13中的流程包括流程9，流程10，重復步驟13(viii)到13(xvii)，緊接著是流程11。
圖14a所示為製作圖14所示結構的製備流程圖，該結構通過對如圖6所示的膜採用圖10和11的步驟製作而成。
圖16所示為2-1-2型結構，其內部子結構包括有中心金屬功能層8，其兩側為通孔層4，14，該結構的製作工藝流程如圖15a所示。
如圖15a所示，製作奇數層對稱層結構的內部核心子結構的階段包括如下步驟：步驟(i)，首先，在犧牲載體0上全板電鍍阻擋金屬層1。步驟(ii)，在阻擋金屬層1上添加銅種子層2。步驟(iii)，在種子層2上添加第一光刻膠圖形3，進行曝光、顯影，形成通孔圖形。步驟(iv)，通過電鍍或化學鍍的方式在光刻膠圖形3中鍍銅，形 成銅通孔4。步驟(v)，剝離第一光刻膠圖形3，留下直立的銅通孔4。步驟(vi)，在銅通孔上堆疊絕緣材料5。步驟(vii)，去除掉犧牲載體0。步驟(viii)，去除阻擋金屬層1。通過以上步驟得到的結構與圖6所示結構Ia相同，該流程與圖7中的方法一致，只是對其進行必要的修改。
在進入圖4所示的階段V之前，先磨削掉絕緣材料暴露出銅通孔4，然後，在去除阻擋金屬層1而暴露出的表面上通過添加金屬功能層8和第二通孔層14建立子結構X(如圖10(i)到10(xi)所示)。參見圖15(a)，製備過程如下：步驟(ix)，添加第二光刻膠層7，曝光並顯影，形成功能圖形。步驟(x)，在功能圖形內添加銅功能層8。步驟(xi)，剝離第二光刻膠層。步驟(xii)，添加第三光刻膠層13，覆蓋銅功能層8的空隙，進行曝光、顯影，形成位於銅功能層8上的第二通孔圖形。步驟(xiii)，在通孔圖形內添加銅以形成第二銅通孔層14。步驟(xiv)，剝離第三光刻膠層13，暴露出銅功能層8和第二銅通孔層14。步驟(xv)，蝕刻銅種子層2。步驟(xvi)，絕緣材料5堆疊到功能層8和第二銅通孔層14上。步驟(xvii)，對絕緣材料進行減薄、平整，為後續製備流程作準備。
返回圖4，製備膜Ia後，在階段V之前增加階段III，以製作含有奇數功能層的對稱內部子結構。
圖16所示為建立於圖15所示的內部子結構基礎上的2-1-2 結構，其是通過採用圖10和圖11中的步驟，在內部子結構兩側添加兩排的通孔層34、44。
如圖17，進一步增加功能層形成3-1-3結構，該結構為圖16所示結構作必要的修正，重復圖10所示子步驟，在內部子結構的兩側進一步增加外部金屬功能層38和通孔層44。
如圖18所示為在絕緣膜上線路電鍍通孔的奇數層對稱內部支撐結構。如圖18和18(i)到18(xvii)所示，製備圖18所示的奇數層對稱內部支撐子結構首先在圖8所示的絕緣膜Ib上線路電鍍通孔(如步驟18(i)到18(vi)所示)，這些步驟相應於步驟9(i)到9(vi)作了必要的修改。通過以下方式，僅在膜Ib的一側上構建，步驟(vii)，添加附著金屬層6取代剝離掉的銅犧牲載體0。步驟(viii)，在附著金屬層6上增加銅種子層2。步驟(ix)，添加第二光刻膠層7，曝光並顯影，形成功能圖形。步驟(x)，添加銅到功能圖形上形成功能層8。步驟(xi)，剝離第二光刻膠層7。步驟(xii)，添加第三光刻膠層13，曝光並顯影，形成第二通孔圖形。步驟(xiii)，在第二通孔圖形中線路電鍍銅，形成第二銅通孔層14。步驟(xiv)，剝離第三光刻膠層13。步驟(xv)，蝕刻掉銅種子層2和附著金屬層6。步驟(xvi)，堆疊絕緣材料5到內部支撐結構，該絕緣材料5一般採用預浸漬層。步驟(xvii)：打磨該堆疊材料的兩側暴露出銅通孔4’、14。
圖19為建立於圖18所示包含有阻擋金屬層1’的奇數層對稱 內部支撐子結構的基礎上的變形“2-1-2”結構。通過打磨圖18所示結構的雙側，去除絕緣材料5，平整、暴露出通孔4’、14的外邊緣(如階段V所示)，進一步增加外部功能層28和通孔層34，圖16作必要的修改即可。
圖20所示為建立於圖18所示包含有阻擋金屬層1’的奇數層對稱內部支撐子結構的基礎上的變形“3-1-3”結構。通過打磨圖18所示結構的兩側，去除絕緣材料5，平整、暴露出通孔4’、14的外邊緣(如階段V所示)，過重復步驟10，進一步增加外部金屬功能層28、38和通孔層34、44，圖16作必要的修改即可。
圖5a和5b所示2-0-2和3-0-3偶數層結構，圖6和圖8中所示膜Ia和Ib可能很脆弱，在一些特定的應用領域，由於設計上的考慮，需要極小化子結構的厚度，這樣經圖4中的階段II階段V後會導致成品率下降。這樣，雖然通過在圖6所示的絕緣膜Ia和圖8所示的絕緣膜Ib中添加通孔，且雙側同時添加功能層的方式能夠獲得對稱的結構，具備理想的特性，但是由於一些具體應用中考慮到材料、耐力和尺寸的要求而需要對這些流程作出修改，犧牲掉絕對的對稱性，以獲得簡易製作和高成品率。
通孔4或者通孔4’的厚度以及選擇的絕緣材料5無法保證層狀結構Ia或者層狀結構Ib在磨削掉絕緣材料5暴露出銅通孔4(4’)後，具有足夠的完整性，就需要在膜Ia和Ib的一側製作更厚的結構，其在磨削掉多餘絕緣材料5露出銅通孔4或者銅通 孔4’以前，利用欠打磨的絕緣層覆蓋銅通孔4或者銅通孔4’形成一個強化層。
因此，當結構需要偶數層金屬功能層，並且出於電考慮，需要一個低厚度膜以及提高生產率時，階段II後進入階段III(如圖15所示)，形成第一內部金屬功能層8和第二通孔層14；階段IV，在其上進一步添加了第二金屬功能層18和第三通孔層24。這樣形成包含有兩個金屬功能層8、18的半對稱內部層結構“-2-”，通過階段V的減薄、平整後，也可通過圖10中的流程構建更多的外部金屬功能層28、38，以及外部通孔層34、44，如果需要重復這個流程，然後，進行圖11中所示的終結流程。
圖21中所示為以圖6所示的膜Ia為基礎構造的實質上對稱的內部“-2-”子結構。
實質上對稱的內部“-2-”子結構可以組合4層和6層金屬功能層，分別形成“1-2-1”及“2-2-2”構造，這些構造實質上和圖5a以及圖5b中的“2-0-2”以及“3-0-3”構造相同，不同之處，僅僅在於一次一個的方式添加的內部金屬功能層8、18是不相同的。
如圖21a和圖21b(i)到21b(xxviii)所示，為圖21中所示結構的製作流程，步驟21(i)到21(viii)，製作如圖6所示的膜Ia(圖4中的階段I和階段II)，然後通過階段III(如圖4中所示)將此結構組合成為圖21中的半對稱內部結構，這些步驟 在此處為步驟(ix)到步驟(xvi)：添加第一金屬功能層8和第二通孔層14，然後堆疊絕緣材料層5。步驟(xvii)：減薄平整該結構，露出第二通孔層14的末端。然後進入階段IV：在此基礎上添加第二金屬功能層18和第三通孔層24，對應步驟21(xviii)到步驟(xxvii)，然後是步驟21(xxviii)整個結構減薄、平整(對應圖4中的階段V)。
構建流程如下：(階段I、階段II，即步驟(i)到步驟(viii))得到圖6中的膜Ia後，步驟(ix)，添加第二光刻膠層7，曝光並顯影，形成功能圖形。步驟(x)，在該功能圖形中製作銅功能層8。步驟(xi)，剝離第二光刻膠層7。步驟(xii)，添加第三光刻膠層13，覆蓋銅功能層8的間隙，曝光並顯影，在該功能層上形成第二通孔圖形。步驟(xiii)，在第二通孔圖形中線路電鍍銅來製作銅通孔層14。步驟(xiv)，剝離第三光刻膠層13，露出銅功能層8和通孔層14。步驟(xv)，蝕刻掉銅種子層2。步驟(xvi)，在暴露出的銅功能層8和銅通孔層14的表面堆疊絕緣材料層5。步驟(xvii)，減薄、平整絕緣材料，露出銅通孔層的末端，以上內容為階段III。
步驟(xix)，在澱積另一層附著金屬層6(步驟(xviii))後，澱積另一層的銅種子層2。步驟(xx)，添加第四光刻膠層17，進行曝光並顯影，形成第二功能圖形。步驟(xxi)，在該功能圖形中製作第二銅功能層18。步驟(xxii)，剝離該第四光刻膠層17， 步驟(xxiii)，添加第五光刻膠層23，覆蓋第二功能層18內的間隙，曝光並顯影，在該第二銅功能層18上形成第三通孔圖形。步驟(xxiv)，在第三通孔圖形中通過線路電鍍的方式製作銅通孔層24。步驟(xxv)：剝離第五光刻膠層23，露出第二銅功能層18和通孔層24。步驟(xxvi)，蝕刻掉通孔層24之間的附著金屬層6和銅種子層2。步驟(xxvii)，在暴露出的第二銅功能層18和通孔層24的表面堆疊絕緣材料層5，以上內容為階段IV。
這種具有兩個功能層的較厚子結構，在階段V中進行減薄、平整，一般可以採用磨：通過沈積的方式組裝外層和終結階段VII。
參考圖22，也可以在圖8所示的線路電鍍膜的基礎上組裝出相應於圖21所示結構的半對稱內部子結構。該內部子結構的製作流程和圖21a所示流程相同，只是其起點是圖8中的子結構而不是圖6中的子結構。
圖22b(i)到圖22b(xxviii)為相應於圖22a中步驟所生成的中間結構。相應於階段I，圖22b(i)到圖22b(v)所示為膜Ib的製作。相應於階段II，圖22b(vi)所示為蝕刻掉犧牲載體層，產生圖9所示的獨立式膜Ib。在圖22b(vii)到圖22b(xvi)所示，在獨立式膜Ib上增加第二功能層8和第二通孔層14，得到圖18所示的單層子結構。這些步驟相應於圖4中所示的整個流程中的階段III。在階段IV中，該單層結構繼續進行組裝工藝，形成圖22中所示雙功能層結構，即，步驟(xvii)到(xxvii)，構 建第二功能層18和第三通孔層24。階段V中，步驟(xviii)，對該雙功能層進行減薄、平整。階段VI中，還可以在其兩側進一步增加層以形成圖23和圖24中所示的1-2-1、2-2-2半對稱支撐結構，這些流程的詳細內容參考圖10和圖10(i)到圖10(xi)。
在圖21所示內部子結構的基礎上構建圖23和圖24所示半對稱結構。圖23和圖24橫截面示意圖所示結構和圖5a和圖5b中的2-0-2結構以及3-0-3結構相似，其僅僅只是做了必要的改變。但是其實質上並不是真正對稱的，因為其子結構在如上所描述的組裝過程中是一種非對稱形式的。然而，由於外部功能層是同時澱積的，因此具有相近的厚度和工藝條件，由此形成的基底材料不易翹曲。
相似地，在圖22所示內部子結構基礎上構建如圖25和圖26所示的相應各種半對稱結構，為相似於圖23、圖24所示結構的半對稱1-2-1、2-2-2支撐結構，但是其在第一階段包含有線路電鍍阻擋金屬層1’，該阻擋金屬層保留在最後的結構中，通過對比圖12和圖14所示結構，可以明顯看出這兩種製作流程的差異。
如上所述，不同的多層基底包含可選傳導層8、18、28、38、銅焊盤T8等，這些傳導層具有高傳導性，用來作為導電通路，通過絕緣材料5分隔。可以預料這些傳導層包含電阻、層內電容、電感等。一般說來，選擇高阻材料作為絕緣材料5，其應該具有合適的厚度和介電常數以匹配基底設計者所需要的電容和電感值。
因此，本領域內的技術人員能夠推測到本發明並不是僅僅局限於這裏所特定描述和顯示的內容，本領域技術人員當可根據本發明作出各種相應的改變和變形，但這些相應的改變和變形都應屬於本發明所附的權利要求的保護範圍。
在權利要求中，辭彙“包括”及其變形“包含”“包含有”和相似的描述表示含有所列的元件或者方法，但是通常說來，並不排除還有其他元件以及方法的情況。
100‧‧‧基底
102‧‧‧電傳導球
104‧‧‧焊盤
106‧‧‧打線接合
108‧‧‧焊盤
110‧‧‧積體電路(IC)
112‧‧‧樹脂材料
200‧‧‧基底
202‧‧‧電傳導球的球柵陣列(BGA)
204‧‧‧焊盤
206‧‧‧電傳導凸起
208‧‧‧焊盤
210‧‧‧積體電路(IC)
212‧‧‧樹脂材料
214‧‧‧絕緣材料
216‧‧‧金屬加強層
218‧‧‧粘合層
220‧‧‧蓋
222‧‧‧熱粘合層
250‧‧‧封裝
300‧‧‧基底
330‧‧‧核心部分
332‧‧‧銅導體層
334‧‧‧有機絕緣層
336‧‧‧金屬化通孔(PTH)
338‧‧‧銅導體層
340’‧‧‧組合部分
340”‧‧‧組合部分
342‧‧‧銅導體層
344‧‧‧絕緣層
346‧‧‧鍍銅微通孔
350‧‧‧有機倒裝晶片BGA
0‧‧‧犧牲載體
1‧‧‧金屬層
1’‧‧‧金屬層
2‧‧‧銅種子層
3‧‧‧光刻膠圖形
4‧‧‧通孔
4’‧‧‧通孔
5‧‧‧絕緣膜
5’‧‧‧絕緣膜
6‧‧‧金屬層
7‧‧‧光刻膠圖形
14‧‧‧通孔層
24‧‧‧通孔層
28‧‧‧金屬功能層
33‧‧‧第二光刻膠層
34‧‧‧通孔
38‧‧‧金屬功能層
44‧‧‧通孔
97‧‧‧光刻膠層
98‧‧‧終端金屬層
99‧‧‧焊接掩模
Ia‧‧‧獨立式膜
Ib‧‧‧獨立式膜
X‧‧‧內部子結構
Y‧‧‧堆疊狀結構
T7‧‧‧光刻膠層
T8‧‧‧銅焊盤
為了更好地理解本發明，說明如何將其實現，下面將採用實施例的方式對附圖進行說明。
在對附圖進行詳細說明的過程中，該附圖用於本發明的較佳實施例的討論，並且，通過一種被認為是最實用而易於理解的方法提供了本發明的原理和概念性問題。在這一點上，沒有提供對本發明的基本理解所必需之外的更為具體的結構描述。結合附圖及附圖說明，本領域技術人員能夠理解和實現本發明的幾種形式。
需要注意的是，各層和堆疊的橫截面只是示意圖並沒有按照實際比例繪製，其厚度被放大。另外，這裏所描述的基底和製作工藝適用於多種終端產品，並沒有對每層的傳導特性進行具體的描述。
在附圖中：圖1為現有技術中打線IC BGA封裝結構的橫截面示意圖；圖2為現有技術中倒裝BGA封裝結構的橫截面示意圖；圖3為現有技術中有機倒裝晶片BGA基底類支撐結構的橫截面示意圖；圖4為製作本發明支撐結構的包括必要階段(實線)和可選步驟(虛線)的製作工藝宏階段的基本流程圖；圖5a為對應于本發明的第一實施例具有兩個分佈於絕緣膜中的通孔每一側的功能層的“2-0-2”對稱無芯支撐結構的橫截面 示意圖；圖5b為對應于本發明的第二實施例具有三個分佈於絕緣膜中的通孔每一側的功能層的“3-0-3”對稱無芯支撐結構的橫截面示意圖；圖6為作為各種支撐結構實施例的新型基礎的絕緣膜中獨立式通孔橫截面示意圖；圖7為製作圖6中所示的獨立式膜的製作步驟流程圖；圖7(i)為由圖7所示中間製作步驟得到的中間結構的橫截面示意圖；圖7(ii)為由圖7所示中間製作步驟得到的中間結構的橫截面示意圖；圖7(iii)為由圖7所示中間製作步驟得到的中間結構的橫截面示意圖；圖7(iv)為由圖7所示中間製作步驟得到的中間結構的橫截面示意圖；圖7(v)為由圖7所示中間製作步驟得到的中間結構的橫截面示意圖；圖7(vi)為由圖7所示中間製作步驟得到的中間結構的橫截面示意圖；圖7(vii)為由圖7所示中間製作步驟得到的中間結構的橫截面示意圖； 圖7(viii)為由圖7所示中間製作步驟得到的中間結構的橫截面示意圖；圖8為和圖6所示的獨立式膜的變型的橫截面示意圖；圖9為圖8中變形的獨立式膜的製作過程的流程圖；圖9(i)為按圖9所示中間製作步驟製作的中間結構的橫截面示意圖；圖9(ii)為按圖9所示中間製作步驟製作的中間結構的橫截面示意圖；圖9(iii)為按圖9所示中間製作步驟製作的中間結構的橫截面示意圖；圖9(iv)為按圖9所示中間製作步驟製作的中間結構的橫截面示意圖；圖9(v)為按圖9所示中間製作步驟製作的中間結構的橫截面示意圖；圖9(vi)為按圖9所示中間製作步驟製作的中間結構的橫截面示意圖；圖10為在獨立式膜結構或其他內部子結構通過在其兩側添加通孔層和功能層建成基本對稱的結構的工藝流程圖；圖10(i)為採用如圖10所示步驟製作的中間結構的示意圖；圖10(ii)為採用如圖10所示步驟製作的中間結構的示意圖；圖10(iii)為採用如圖10所示步驟製作的中間結構的示意 圖；圖10(iv)為採用如圖10所示步驟製作的中間結構的示意圖；圖10(v)為採用如圖10所示步驟製作的中間結構的示意圖；圖10(vi)為採用如圖10所示步驟製作的中間結構的示意圖；圖10(vii)為採用如圖10所示步驟製作的中間結構的示意圖；圖10(viii)為採用如圖10所示步驟製作的中間結構的示意圖；圖10(ix)為採用如圖10所示步驟製作的中間結構的示意圖；圖10(x)為採用如圖10所示步驟製作的中間結構的示意圖；圖10(xi)為採用如圖10所示步驟製作的中間結構的示意圖；圖11為終結圖10(xi)所示結構的製備流程圖；圖11(i)為採用圖11所示步驟製作的中間結構的示意圖；圖11(ii)為採用圖11所示步驟製作的中間結構的示意圖；圖11(iii)為採用圖11所示步驟製作的中間結構的示意圖；圖11(iv)為採用圖11所示步驟製作的中間結構的示意圖；圖11(v)為採用圖11所示步驟製作的中間結構的示意圖；圖11(vi)為採用圖11所示步驟製作的中間結構的示意圖；圖11(vii)為採用圖11所示步驟製作的中間結構的示意圖；圖11(viii)為採用圖11所示步驟製作的中間結構的示意圖；圖11(ix)為採用圖11所示步驟製作的中間結構的示意圖； 圖11(x)為採用圖11所示步驟製作的中間結構的示意圖；圖12為內部具有一個通過將圖10所示步驟運用到圖8中總所示的變形的膜所形成的阻擋金屬層的“2-0-2”對稱無芯支撐結構的橫截面示意圖；圖13為圖12所示“2-0-2”結構的製備流程圖；圖13(i)為圖13所示相應步驟製作的中間結構的示意圖；圖13(ii)為圖13所示相應步驟製作的中間結構的示意圖；圖13(iii)為圖13所示相應步驟製作的中間結構的示意圖；圖13(iv)為圖13所示相應步驟製作的中間結構的示意圖；圖13(v)為圖13所示相應步驟製作的中間結構的示意圖；圖13(vi)為圖13所示相應步驟製作的中間結構的示意圖；圖13(vii)為圖13所示相應步驟製作的中間結構的示意圖；圖13(viii)為圖13所示相應步驟製作的中間結構的示意圖；圖13(ix)為圖13所示相應步驟製作的中間結構的示意圖；圖13(x)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xi)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xii)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xiii)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xiv)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xv)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xvi)為圖13所示相應步驟製作的中間結構的示意圖； 圖13(xvii)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xviii)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xix)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xx)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xxi)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xxii)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xxiii)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xxiv)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xxv)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xxvi)為圖13所示相應步驟製作的中間結構的示意圖；圖13(xxvii)為圖13所示相應步驟製作的中間結構的示意圖；圖14為內部具有一個通過將圖10所示步驟運用於圖8所示變形的膜所形成的阻擋金屬層“3-0-3”對稱無芯支撐結構的橫截面示意圖；圖14a為圖14所示結構的製備流程圖；圖15為建立於圖6所示絕緣膜中通孔上的具有奇數層內部支撐子結構示意圖；圖15a為將圖6所示膜Ia轉變成圖15所示奇數內部層結構 的製備流程圖；圖15(i)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(ii)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(iii)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(iv)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(v)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(vi)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(vii)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(viii)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(ix)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(x)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(xi)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(xii)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(xiii)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(xiv)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(xv)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(xvi)為圖15a所示相應步驟製作的中間結構的示意圖；圖15(xvii)為圖15a所示相應步驟製作的中間結構的示意圖； 圖16為在圖15所示內部子結構上構建的2-1-2結構的示意圖；圖17為在圖15所示內部子結構上構建的3-1-3結構的示意圖；圖18為建立於圖8所示絕緣膜中通孔上的變形奇數層對稱內部支撐子結構示意圖；圖18a為將圖6所示膜Ib轉變成圖18所示奇數內部層子結構的製備流程圖；圖18(i)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(ii)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(iii)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(iv)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(v)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(vi)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(vii)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(viii)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(ix)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(x)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(xi)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(xii)為圖18a所示相應步驟製作的中間結構的示意圖； 圖18(xiii)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(xiv)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(xv)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(xvi)為圖18a所示相應步驟製作的中間結構的示意圖；圖18(xvii)為圖18a所示相應步驟製作的中間結構的示意圖；圖19為建立於圖18所示內部子結構的2-1-2結構示意圖；圖20為建立於圖18所示內部子結構的3-1-3結構示意圖；圖21為具有建立於圖6所示絕緣膜中的通孔的每一側的兩個功能層的半對稱內部結構“-2-”的示意圖；圖21a為將圖6所示膜製作成圖21所示半對稱內部結構的製備流程圖；圖21b(i)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(ii)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(iii)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(iv)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(v)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(vi)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(vii)為圖21a所示相應步驟製作的中間結構的示意 圖；圖21b(viii)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(ix)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(x)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xi)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xii)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xiii)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xiv)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xv)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xvi)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xvii)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xviii)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xix)為圖21a所示相應步驟製作的中間結構的示意圖； 圖21b(xx)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xxi)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xxii)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xxiii)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xxiv)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xxv)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xxvi)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xxvii)為圖21a所示相應步驟製作的中間結構的示意圖；圖21b(xxviii)為圖21a所示相應步驟製作的中間結構的示意圖；圖22為相應於圖21所示半對稱內部結構“-2-”的變形而由圖8所示線路電鍍膜構建而成的半對稱內部結構示意圖；圖22a為將圖8所示膜製作成圖22所示半對稱內部結構的製備流程圖； 圖22b(i)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(ii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(iii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(iv)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(v)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(vi)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(vii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(viii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(ix)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(x)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xi)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xiii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xiv)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xv)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xvi)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xvii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xviii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xix)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xx)為採用圖22a相應步驟製作的中間結構示意圖； 圖22b(xxi)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxiii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxiv)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxv)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxvi)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxvii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxviii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxix)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxx)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxxi)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxxii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxxiii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxxiv)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxxv)為採用圖22a相應步驟製作的中間結構示意圖； 圖22b(xxxvi)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxxvii)為採用圖22a相應步驟製作的中間結構示意圖；圖22b(xxxviii)為採用圖22a相應步驟製作的中間結構示意圖；圖23為對圖5a中的結構稍作變換的通過對圖21所示結構增加外層而製成的並非真正對稱的類似於圖5a的d“1-2-1”半對稱支撐結構橫截面示意圖；圖24為對圖5a中的結構稍作變換的通過對圖21所示結構增加外層而製成並非真正對稱的類似於圖5a的“2-2-2”半對稱支撐結構橫截面示意圖；圖25為類似於圖12所示的“2-0-2”的“1-2-1”半對稱支撐結構的橫截面示意圖，其對圖12中的結構稍作變換，但顯示製作過程中第一階段線路電鍍的阻擋金屬層仍然位於結構中的不同位置，這也反映出該結構的不對稱性；圖26為類似於圖14所示的“3-0-3”的“2-2-2”半對稱支撐結構的橫截面示意圖，但顯示製作過程中第一階段線路電鍍的阻擋金屬層仍然位於結構中的不同位置，這也反映出該結構的不對稱性。
在所有的橫截面示意圖中，相同的材料使用相同的陰影，從 頂端左側到底部右側的斜剖面線表示銅，相反的，從頂端右側到底部左側的剖面線表示阻擋金屬，斑點狀陰影表示附著金屬，圓點表示絕緣材料，密集的直線陰影表示焊接掩模，黑色實線表示終端材料，短延長線形成的垂直線表示的陰影部分代表光刻膠。同樣地，不同組合及結構中相同的數位表示的層相同。
應該理解，在具體實施例中，終端金屬，附著金屬和阻擋金屬可以但不必需全部都使用不同的材料。但是，這三種材料均不能使用銅。如何選擇合適的金屬材料將在下面的內容中進行詳細介紹。

Claims (36)

  1. 一種多層無芯支撐結構的製作方法，其特徵在於，該製作方法包含有以下階段：I．在犧牲載體上製作含有由絕緣材料包圍的傳導通孔的高分子聚合膜，其包含以下子步驟：(iv)在犧牲載體上利用光刻膠圖形通過鍍覆(Plating)來製備銅通孔；(v)剝離光刻膠層，留下竪立的銅通孔；以及(vi)再在銅通孔上面層疊一層絕緣材料，這樣就形成了一個多層的銅焊絕緣的矩陣膜；以及II．從犧牲載體上剝離所述膜，形成獨立式層狀陣列。
  2. 如申請專範圍第1項所述的多層無芯支撐結構的製作方法，其特徵在於，所述的階段I更包含有開始的子步驟：(i)在犧牲載體上全板電鍍阻擋金屬層；(ii)在該阻擋金屬層上添加種子層；(iii)在該種子層上添加光刻膠層，進行曝光、顯影，形成該光刻膠圖形；所述光刻膠圖形中線路電鍍銅通孔就是所述的圖形。
  3. 如申請專範圍第1項所述的多層無芯支撐結構的製作方法，其 特徵在於，所述階段I包含有開始的子步驟：(i)直接在犧牲載體上添加光刻膠層，曝光、顯影，形成該光刻膠圖形；(ii)在形成的光刻膠圖形中線路電鍍阻擋金屬層；所述線路電鍍銅通孔在線路電鍍的阻擋金屬之上。
  4. 如申請專範圍第1項所述的多層無芯支撐結構的製作方法，其特徵在於，所述膜包含有位於絕緣材料中的銅通孔陣列。
  5. 一種多層無芯支撐結構的製作方法，其特徵在於，該方法至少包含有以下階段：I-在犧牲載體上製作包含被絕緣材料包圍的傳導通孔的膜；II-從犧牲載體上剝離所述膜，形成獨立式層狀陣列；V-減薄(Thinning)、平整(Planarizing)階段，其係針對獨立式層狀陣列進行之；VI-組裝(Building UP)階段，其係於獨立式層狀陣列減薄、平整之後，對於獨立式層狀陣列進行增層，以形成功能層和/或通孔層；VII-終端階段(Terminating)，其係製作多層無芯支撐結構之端子；所述傳導通孔由選自電鍍或者化學鍍的電鍍技術實施的銅製 成的。
  6. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於有由絕緣材料包圍的傳導通孔包含的高分子聚合物。
  7. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，所述階段I包括子步驟：(i)在犧牲載體上全板電鍍阻擋金屬層；(ii)在該阻擋金屬層上添加銅種子層；(iii)在該銅種子層上添加光刻膠層，進行曝光、顯影，形成光刻膠圖形；(iv)在光刻膠圖形中線路電鍍銅通孔；(v)剝離光刻膠層，留下竪立的銅通孔；(vi)在該銅通孔上堆疊絕緣材料；階段II包括子步驟：(vii)去除犧牲載體；(viii)去除阻擋金屬層，由此形成的電子基底包含有位於絕緣矩陣中的銅結構。
  8. 如申請專利範圍第7項所述的多層無芯支撐結構的製作方法，其特徵在於，所述阻擋金屬層至少具有一種以下特徵：(a)阻擋金屬層選自下列金屬：鉭、鎢、鉻、鈦、鈦鎢組合、 鈦鉭組合、鎳、金、鎳層後金層、金層後鎳層、錫、鉛、鉛層後錫層、錫鉛合金、錫銀合金，該阻擋金屬層通過物理氣相沈積工藝製備；(b)阻擋金屬層選自下列金屬：鎳、金、鎳層後金層、金層後鎳層、錫、鉛、鉛層後錫層、錫鉛合金、錫銀合金，該阻擋金屬層通過電鍍或者化學鍍的電鍍方法製備；(c)阻擋金屬層厚度為0.1微米到5微米。
  9. 如申請專利範圍第7項所述的多層無芯支撐結構的製作方法，其特徵在於，所述方法還包括階段III，添加金屬功能層和附加通孔層以形成一個內部子結構，該內部子結構中，中心金屬功能層膜被通孔層所包圍，由此組裝成的電子基底具有奇數個金屬功能層。
  10. 如申請專利範圍第9項所述的多層無芯支撐結構的製作方法，其特徵在於，所述階段III包括子步驟：(a)在銅種子層上添加光刻膠層，進行曝光、顯影，形成功能圖形；(b)在功能圖形中線路電鍍銅功能層；(c)剝離光刻膠層；(d)添加第二光刻膠層，曝光、顯影，形成通孔圖形； (e)在通孔圖形中線路電鍍，得到銅通孔；(f)剝離第二光刻膠層；(g)蝕刻掉銅種子層；(h)在裸露的銅通孔和銅功能層上層疊絕緣材料層。
  11. 如申請專利範圍第9項所述的多層無芯支撐結構的製作方法，其特徵在於，還包括階段IV，增加附加內部功能層及隨後的內部通孔層以形成一種內部子結構，該內部子結構包含有被功能層所包圍的中心通孔層，由此組裝成的電子基底具有偶數個金屬功能層。
  12. 如申請專利範圍第11項所述的多層無芯支撐結構的製作方法，其特徵在於，所述增加附加內部功能層及隨後的內部通孔層的階段IV包括子步驟：(i)對步驟(h)中的層狀絕緣材料層進行減薄、平整，露出步驟(e)中製作的通孔的外表面；(j)在銅通孔所露出的外表面以及其周圍的絕緣材料上添加附著金屬層；(k)在附著金屬層上添加銅種子層；(l)在銅種子層上添加光刻膠層，進行曝光、顯影，形成第二功能圖形； (m)在第二功能圖形中線路電鍍銅功能層；(n)從第二功能層上剝離光刻膠；(o)添加光刻膠層，曝光、顯影，形成第三通孔圖形；(p)在第三通孔圖形中鍍銅，形成第三銅通孔層；(q)剝離第三光刻膠層；(r)蝕刻掉銅種子層和附著金屬層；(s)堆疊上絕緣材料層。
  13. 如申請專利範圍第11項所述的多層無芯支撐結構的製作方法，其特徵在於，所述附著金屬選自鈦、鉻及鎳鉻。
  14. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，所述階段I包含子步驟：(i)直接在犧牲載體上添加光刻膠層，曝光、顯影，形成光刻膠圖形；(ii)在形成的光刻膠圖形中線路電鍍阻擋金屬；(iii)在線路電鍍的阻擋金屬上線路電鍍銅通孔；(iv)剝離光刻膠層，露出銅通孔；(v)在裸露的銅通孔上堆疊絕緣材料；階段II包含有子步驟：(vi)去除犧牲載體； 由此得到的電子基底含有位於絕緣矩陣內的銅結構，所述銅結構中包含有阻擋金屬層。
  15. 如申請專利範圍第14所述的多層無芯支撐結構的製作方法，其特徵在於，阻擋金屬層具有以下一種特性：(a)阻擋金屬層選自下列金屬：鎳、金、鎳層後金層、金層後鎳層、錫、鉛、鉛層後錫層、錫鉛合金、錫銀合金，阻擋金屬層通過化學鍍、電鍍或二者的結合方式製備；(b)阻擋金屬層厚度為0.1微米到5微米。
  16. 如申請專利範圍第14項所述的多層無芯支撐結構的製作方法，其特徵在於，還包括階段III，添加第一金屬功能層和第二通孔層形成一種內部子結構，該內部子結構包含有被通孔層所包圍的中心金屬功能層膜，由此組裝成的電子基底具有奇數個金屬功能層。
  17. 如申請專利範圍第16項所述的多層無芯支撐結構的製作方法，其特徵在於，所述添加第一金屬功能層和第二通孔層以形成包含有由通孔層包圍的中心金屬功能層的內部子結構的階段III包括步驟：(vii)在步驟(vi)中暴露出的表面上添加附著金屬層，所述 暴露出的表面包括覆蓋有阻擋金屬層的被絕緣材料所包圍的銅通孔的末端；(viii)在附著金屬層上添加銅種子層；(ix)添加第一功能光刻膠層，進行曝光、顯影，得到功能圖形；(x)在該功能圖形中線路電鍍銅功能層；(xi)剝離第一功能光刻膠層；(xii)添加第二光刻膠通孔層，進行曝光、顯影，得到第二通孔圖形。(xiii)在第二通孔圖形中線路電鍍入銅，得到第二銅通孔層；(xiv)剝離第二光刻膠通孔層；(xv)蝕刻掉銅種子層；(xvi)去除附著金屬層；(xvii)在暴露出的第二通孔層上堆疊絕緣材料。
  18. 如申請專利範圍第17項所述的多層無芯支撐結構的製作方法，其特徵在於，所述附著金屬選自鈦、鉻及鎳鉻。
  19. 如申請專利範圍第16項所述的多層無芯支撐結構的製作方法，其特徵在於，所述方法還包括階段IV，添加第二功能層和第 三通孔層以形成包含有圍繞中心通孔層的兩個功能層的內部子結構，由此組裝成的電子基底具有偶數個金屬功能層。
  20. 如申請專利範圍第19項所述的多層無芯支撐結構的製作方法，其特徵在於，所述增加附加功能層和附加通孔層的階段IV包括步驟：(xviii)減薄、平整步驟(xvii)中的層狀絕緣材料層，從而露出步驟(xiii)中的通孔層的外表面；(xix)在通孔所露出的外表面以及周圍的絕緣材料上添加附著金屬層；(xx)在附著金屬層上添加銅種子層；(xxi)在銅種子層上添加另一個光刻膠層，進行曝光、顯影，形成功能圖形；(xxii)在步驟(xxi)中形成的功能圖形中線路電鍍入銅，形成第二銅功能層；(xxiii)從功能層上剝離步驟(xxi)中添加的光刻膠層；(xxiv)添加另一個光刻膠層，曝光、顯影，形成第三通孔圖形；(xxv)在第三通孔圖形中線路電鍍入銅，形成第三銅通孔層；(xxvi)剝離步驟(xxiv)中添加的光刻膠層；(xxvii)蝕刻掉銅種子層和附著金屬層； (xxviii)堆疊絕緣材料層。
  21. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，所述絕緣材料為一種纖維強化樹脂複合材料。
  22. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，所述絕緣材料層包含有樹脂，該樹脂選自下列材料：熱塑性樹脂、熱固性聚合樹脂、熱塑性樹脂和熱固性聚合樹脂的混和物。
  23. 如申請專利範圍第22項所述的多層無芯支撐結構的製作方法，其特徵在於，所述絕緣材料還包含有無機顆粒填充物，該絕緣材料至少具有以下特徵中的一個：(a)無機顆粒狀填充物包含陶瓷或玻璃的顆粒；(b)顆粒大小為微米量級；(c)填充物重量百分比為15%-30%。
  24. 如申請專利範圍第22項所述的多層無芯支撐結構的製作方法，其特徵在於，所述絕緣材料是一種纖維矩陣複合材料，其進一步包含有選自有機纖維和以斜紋排列或者作為機織方式排列的作為短切纖維或連續纖維的玻璃纖維。
  25. 如申請專利範圍第23項所述的多層無芯支撐結構的製作方法，其特徵在於，所述絕緣材料層是一種包含有與部分固化聚合樹脂預浸漬的纖維氈的預浸漬體。
  26. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，從犧牲載體上剝離層狀柱形通孔結構以形成獨立式層狀陣列的階段II，包含有利用蝕刻工藝去除犧牲載體的步驟。
  27. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，減薄、平整絕緣材料層以露出下面通孔的外表面的階段包括選自下列技術中的一種：機械磨削、化學機械拋光、幹蝕刻，以及利用這些工藝中的兩種或更多來實現的多階段流程。
  28. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，該方法還包含有附加階段VI：在膜的兩側添加功能層和通孔層。
  29. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，所述附加階段VI包含步驟：(a)添加附著金屬層； (b)在該附著金屬層上添加銅種子層；(c)在銅種子層上添加第一外部光刻膠層，進行曝光、顯影，形成用於第一外部功能層的第一外部光刻膠圖形；(d)在第一外部光刻膠圖形中線路電鍍第一外部銅功能層；(e)剝離第一外部光刻膠層；(f)添加第二外部光刻膠層，進行曝光、顯影，形成用於第一外部通孔層的第二外部光刻膠圖形；(g)在第二外部光刻膠圖形中進行線路電鍍第一外部銅通孔層；(h)剝離第二外部光刻膠層；(i)蝕刻掉銅種子層和附著金屬層；(j)在暴露出的銅功能層和通孔層上堆疊絕緣材料層；(k)減薄、平整該絕緣材料層，直到露出銅通孔的外表面。
  30. 如申請專利範圍第29項所述的多層無芯支撐結構的製作方法，其特徵在於，所述附著金屬從鈦、鉻和鎳鉻中選擇。
  31. 如申請專利範圍第29所述的多層無芯支撐結構的製作方法，其特徵在於，重復步驟(a)到步驟(k)，由此組裝上更多附加外部層。
  32. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，終結階段VII包含有步驟：(i)在堆疊狀結構的外部層上添加外部附著金屬層；(ii)在外部附著金屬層上添加外部銅種子層；(iii)添加外部光刻膠層，進行曝光、顯影，形成光刻膠圖形；(iv)在外部光刻膠圖形中線路電鍍銅導線和焊盤；(v)剝離掉外部光刻膠層；(vi)添加終端光刻膠層，進行曝光和顯影，有選擇地暴露出銅焊盤；(vii)在暴露出的銅焊盤上電鍍終端金屬層，終端金屬層可以從下列材料中選擇：鎳、金、錫、鉛、銀、鈀以及上述金屬的組合和合金；(viii)去除終端光刻膠層；(ix)蝕除掉暴露的銅種子層和暴露的附著金屬層；(x)添加焊接掩模層，進行曝光、顯影，遮住銅導線，暴露出終端金屬層。
  33. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，電子支撐結構的終端階段VII包含步驟：(i)在堆疊狀結構的外層添加外部附著金屬層； (ii)在外部附著金屬層上添加外部銅種子層；(iii)添加外部光刻膠層，進行曝光、顯影，形成光刻膠圖形；(iv)在外部光刻膠層圖形中進行線路電鍍銅導線和焊盤；(v)剝離掉外部光刻膠層；(vi)蝕刻掉暴露的銅種子層和附著金屬層；(vii)添加焊接掩模層，進行曝光、顯影，遮住銅導線，露出銅焊盤；(viii)在露出的銅焊盤上，化學鍍終端層，終端層可以從下列金屬中選擇：鎳、金、錫、鉛、銀、鈀、鎳-金、錫-銀、合金以及抗蝕聚合材料。
  34. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，該多層無芯支撐結構具有偶數層之功能層(Feature Layer)。
  35. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，該多層無芯支撐結構具有單數層之功能層。
  36. 如申請專利範圍第5項所述的多層無芯支撐結構的製作方法，其特徵在於，該多層無芯支撐結構為對稱的多層無芯支撐結構。
TW96120277A 2007-06-05 2007-06-05 多層無芯支撐結構的製作方法 TWI423752B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW96120277A TWI423752B (zh) 2007-06-05 2007-06-05 多層無芯支撐結構的製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW96120277A TWI423752B (zh) 2007-06-05 2007-06-05 多層無芯支撐結構的製作方法

Publications (2)

Publication Number Publication Date
TW200850099A TW200850099A (en) 2008-12-16
TWI423752B true TWI423752B (zh) 2014-01-11

Family

ID=44824326

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96120277A TWI423752B (zh) 2007-06-05 2007-06-05 多層無芯支撐結構的製作方法

Country Status (1)

Country Link
TW (1) TWI423752B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI396491B (zh) 2010-07-06 2013-05-11 Unimicron Technology Corp 線路板的製造方法
US9343356B2 (en) 2013-02-20 2016-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Back end of the line (BEOL) interconnect scheme
US9049791B2 (en) * 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6280640B1 (en) * 1999-01-24 2001-08-28 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Process for manufacturing a chip carrier substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6280640B1 (en) * 1999-01-24 2001-08-28 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Process for manufacturing a chip carrier substrate

Also Published As

Publication number Publication date
TW200850099A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
JP5309311B2 (ja) 高性能多層コアレス支持構造物とその加工
CN101496227B (zh) 新型集成电路支撑结构及其制作方法
TWI407850B (zh) 具有一作為部份電路之核心層的積層式印刷佈線板基材
US7038142B2 (en) Circuit board and method for fabricating the same, and electronic device
US5628852A (en) Method for manufacturing a polyimide multilayer wiring substrate
JP5331958B2 (ja) 配線基板及び半導体パッケージ
WO2011089936A1 (ja) 機能素子内蔵基板及び配線基板
KR101486722B1 (ko) 단일층 코어리스 기판
JP6079992B2 (ja) 一体的金属コアを備えた多層電子支持構造体
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
TWI296492B (en) Un-symmetric circuit board and method for fabricating the same
TWI423752B (zh) 多層無芯支撐結構的製作方法
JP2003273482A (ja) 回路基板及びその製造方法及び電子装置
US8841209B2 (en) Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
WO2021049106A1 (ja) 回路基板、回路基板の製造方法、及び電子機器
JP2751678B2 (ja) ポリイミド多層配線基板およびその製造方法
TWI241155B (en) Multi-layer circuit board and method for fabricating the same
JPH05206643A (ja) ポリイミド多層配線基板の製造方法
JPH0595191A (ja) ポリイミド多層配線基板およびその製造方法
TW200412219A (en) Method for forming high density bi-layer circuit board
JP2012054296A (ja) 配線基板およびその製造方法
TW201414373A (zh) 具有一作爲部份電路之核心層的積層式印刷佈線板基材