TWI423449B - 氧化物半導體薄膜電晶體及其製作方法 - Google Patents

氧化物半導體薄膜電晶體及其製作方法 Download PDF

Info

Publication number
TWI423449B
TWI423449B TW99142992A TW99142992A TWI423449B TW I423449 B TWI423449 B TW I423449B TW 99142992 A TW99142992 A TW 99142992A TW 99142992 A TW99142992 A TW 99142992A TW I423449 B TWI423449 B TW I423449B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
patterned
semiconductor layer
layer
hydrogen
Prior art date
Application number
TW99142992A
Other languages
English (en)
Other versions
TW201225301A (en
Inventor
Shin Shueh Chen
Wu Hsiung Lin
Po Hsueh Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW99142992A priority Critical patent/TWI423449B/zh
Priority to CN 201110009601 priority patent/CN102122672A/zh
Publication of TW201225301A publication Critical patent/TW201225301A/zh
Application granted granted Critical
Publication of TWI423449B publication Critical patent/TWI423449B/zh

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

氧化物半導體薄膜電晶體及其製作方法
本發明係關於一種氧化物半導體薄膜電晶體及其製造方法，尤指一種具有氧化物半導體層與源極電極/汲極電極之間低接觸阻抗及高電子遷移率特性之氧化物半導體薄膜電晶體與其製造方法。
薄膜電晶體(thin film transistor,TFT)係一種廣泛應用於顯示器技術之半導體元件，例如應用在液晶顯示器(liquid crystal display panel,LCD)、有機發光二極體顯示器(organic light emitting diode display panel,OLED)及電子紙(electronic paper,E-paper)等顯示器產品。利用薄膜電晶體提供電壓或電流的切換，使得各顯示器中的畫素呈現亮、暗以及灰階的顯示效果。而薄膜電晶體的電子遷移率(mobility)大小為薄膜電晶體利用於顯示器時之重要指標特性。電子遷移率直接影響到該薄膜電晶體的切換速度，進而對顯示器之顯示畫面品質有很大的影響。
舉例來說，先前一般傳統電視影像訊號的畫面解析度及更換頻率的規格為VGA(640 x 480個畫素)及60Hz，而目前一般數位電視的規格則進步到full HD(1920 x 1080個畫素)及120Hz，後續更是朝4K2K(3840 x 2160個畫素)及240Hz的規格，也就是更高解析度及更短的畫面更新頻率來不斷地提升顯示器的畫面品質。然而，隨著畫面解析度及更換頻率的規格提升，對顯示器中每一個單一畫素要求的反應速率會越來越嚴苛。所以當各畫素中使用之薄膜電晶體的電子遷移率無法快到滿足其反應速率的要求時，即會造成顯示畫面異常的問題。
目前顯示器業界使用之薄膜電晶體可根據使用之半導體層材料來做區分，包括非晶矽薄膜電晶體(amorphous silicon TFT,a-Si TFT)、多晶矽薄膜電晶體(poly silicon TFT)以及氧化物半導體薄膜電晶體(oxide semiconductor TFT)。其中非晶矽薄膜電晶體由於具有製程技術成熟以及良率高之優點，目前仍是顯示器業界中的主流。但非晶矽薄膜電晶體受到非晶矽半導體材料本身特性的影響，使其電子遷移率無法大幅且有效地藉由製程或元件設計的調整來改善(目前非晶矽薄膜電晶體之電子遷移率大體上在1cm2 /Vs以內)，故無法滿足目前可見的未來更高規格顯示器的需求。而多晶矽薄膜電晶體受惠於其多晶矽材料的特性，於電子遷移率上有大幅的改善(多晶矽薄膜電晶體之電子遷移率大體上最佳可達100cm2 /Vs)。但由於多晶矽薄膜電晶體的製程複雜(相對地成本提升)且於大尺寸面板應用時會有結晶化製程導致結晶程度均勻性不佳的問題存在，故目前多晶矽薄膜電晶體仍以小尺寸面板應用為主。而氧化物半導體薄膜電晶體則是應用近年來新崛起的氧化物半導體材料，此類材料一般為非晶相(amorphous)結構，沒有應用於大尺寸面板上均勻性不佳的問題，且可利用多種方式成膜，例如濺鍍(sputter)、旋塗(spin-on)以及印刷(inkjet printing)等方式。因此在製程上甚至還較非晶矽薄膜電晶體更有製程簡化的彈性。而氧化物半導體薄膜電晶體的電子遷移率一般可較非晶矽薄膜電晶體高10倍以上(氧化物半導體薄膜電晶體之電子遷移率大體上介於10cm2 /Vs到50cm2 /Vs之間)，此程度已可滿足目前可見的未來高規格顯示器的需求。
然而，於氧化物半導體薄膜電晶體的結構中，源極電極/汲極電極與氧化物半導體層間的接觸阻抗若過大，將使得此薄膜電晶體的效能降低且無法有效發揮其高電子遷移率的特性。故有必要降低氧化物半導體層與源極電極/汲極電極間的接觸阻抗，以使得氧化物半導體薄膜電晶體展現高電子遷移率的特性。
本發明之主要目的之一在於提供一種氧化物半導體薄膜電晶體及其製作方法，以降低氧化物半導體層與源極電極/汲極電極之間的接觸阻抗來提升電子遷移率。
本發明之一較佳實施例提供一種氧化物半導體薄膜電晶體。上述氧化物半導體薄膜電晶體包括一基板、一閘極電極、一源極電極與一汲極電極、一閘極介電層、一圖案化氧化物半導體層、以及一圖案化含氫材料層。其中閘極電極、源極電極與汲極電極係設置於基板上，而源極電極與汲極電極分別具有一上表面與一側表面。閘極介電層係設置於閘極電極與源極電極/汲極電極之間。圖案化氧化物半導體層係設置於基板上，其中圖案化氧化物半導體層具有一通道區以及一非通道區，非通道區至少部分覆蓋源極電極之上表面與側表面以及至少部分覆蓋汲極電極之上表面與側表面，而通道區係位於源極電極與汲極電極之間的基板之上。圖案化含氫材料層係設置於圖案化氧化物半導體層上，其中圖案化含氫材料層至少覆蓋部分之圖案化氧化物半導體層之非通道區，且被圖案化含氫材料層所覆蓋之圖案化氧化物半導體層之電阻率小於未被圖案化含氫材料層所覆蓋之圖案化氧化物半導體層之電阻率。
本發明之另一較佳實施例提供一種氧化物半導體薄膜電晶體之製作方法，包括下列步驟。首先，提供一基板。接著，於基板上形成一閘極電極。然後，於基板及閘極電極上形成一閘極介電層。隨後，於閘極介電層上形成一源極電極與一汲極電極，其中源極電極與汲極電極分別具有一上表面與一側表面。接下來，於源極電極、汲極電極與閘極介電層上形成一圖案化氧化物半導體層，其中圖案化氧化物半導體層具有一通道區以及一非通道區，非通道區至少部分覆蓋源極電極之一上表面與一側表面以及至少部分覆蓋汲極電極之一上表面與一側表面，而通道區係位於源極電極與汲極電極之間的閘極介電層上。再者，於該圖案化氧化物半導體層上形成一圖案化含氫材料層，其中圖案化含氫材料層至少覆蓋部分之圖案化氧化物半導體層之非通道區。然後，進行一退火製程，將圖案化含氫材料層之氫向下驅入至圖案化氧化物半導體層內，以使得被圖案化含氫材料層所覆蓋之圖案化氧化物半導體層之電阻率降低且小於未被圖案化含氫材料層所覆蓋之圖案化氧化物半導體層之電阻率。
本發明利用於圖案化氧化物半導體層上部分覆蓋一圖案化含氫材料層，搭配一退火製程來降低被圖案化含氫材料層所覆蓋之圖案化氧化物半導體層之電阻率，進而達到降低氧化物半導體層與源極電極/汲極電極之間的接觸阻抗以提升其電子遷移率之目的。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖。第1圖繪示了本發明一較佳實施例之氧化物半導體薄膜電晶體的示意圖。如第1圖所示，氧化物半導體薄膜電晶體20為一底部閘極薄膜電晶體(Bottom-Gate TFT)結構。氧化物半導體薄膜電晶體20包括一基板10、一閘極電極11、一源極電極13A與一汲極電極13B、一閘極介電層12、一圖案化氧化物半導體層14、以及一圖案化含氫材料層15。如第1圖所示，閘極電極11係設置於基板10上，閘極介電層12係設置於基板10及閘極電極11上，源極電極13A與汲極電極13B係設置於閘極介電層12之上，其中源極電極13A具有一上表面13A1與一側表面13A2，汲極電極13B具有一上表面13B1與一側表面13B2。圖案化氧化物半導體層14係設置於源極電極13A、汲極電極13B以及閘極介電層12之上，其中圖案化氧化物半導體層14具有一通道區14C以及一非通道區14D，非通道區14D至少部分覆蓋源極電極13A之上表面13A1與側表面13A2以及至少部分覆蓋汲極電極13B之上表面13B1與側表面13B2，而通道區14C係位於源極電極13A與汲極電極13B之間的閘極介電層12之上。圖案化含氫材料層15係設置於圖案化氧化物半導體層14上，且圖案化含氫材料層15至少覆蓋部分之圖案化氧化物半導體層14之非通道區14D。例如在本實施例中，圖案化含氫材料層15係全面性地覆蓋圖案化氧化物半導體層14之非通道區14D，然而並不以此為限，在本發明之其它實施例中，可視設計需要選擇性地使圖案化含氫材料層15僅局部性地覆蓋圖案化氧化物半導體層14之非通道區14D，或使圖案化含氫材料層15向外延伸而覆蓋於源極電極13A與汲極電極13B上。此外，在本發明中，被圖案化含氫材料層15所覆蓋之圖案化氧化物半導體層14的部分係定義為覆蓋區14A，而未被圖案化含氫材料層15所覆蓋之圖案化氧化物半導體層14的部分係定義為未覆蓋區14B。覆蓋區14A之電阻率小於未覆蓋區14B之電阻率。在本實施例中，圖案化氧化物半導體層14的材料包括氧化銦鎵鋅(InGaZnOx,IGZO)或氧化鋅(ZnOx)，但並不以此為限而亦可為其它各類型之氧化物半導體材料。此外，圖案化氧化物半導體層14的較佳厚度值大體上係介於10奈米至60奈米之間，但並不以此為限。圖案化含氫材料層15的材料可包括含氫氮化矽、含氫氧化矽、含氫氮氧化矽或其它適合之材料，其主要的功用在於提供氫成分至所覆蓋之圖案化氧化物半導體層14，使被覆蓋之圖案化氧化物半導體層14的電阻率下降，進而達到降低圖案化氧化物半導體層14與源極電極13A/汲極電極13B之間接觸阻抗的效果。值得注意的是，在本實施例中，圖案化含氫材料層15可更覆蓋部分之圖案化氧化物半導體層14之通道區14C，並暴露出部分之圖案化氧化物半導體層14之通道區14C，以確保有效降低圖案化氧化物半導體層14與源極電極13A/汲極電極13B之間的接觸阻抗。而於本發明之其他實施例中，圖案化含氫材料層15亦可依設計需求選擇性地不覆蓋圖案化氧化物半導體層14之通道區14C。
請參考第2圖。第2圖繪示了本發明另一較佳實施例之氧化物半導體薄膜電晶體21的示意圖。在此實施例中，氧化物半導體薄膜電晶體21的各元件及材料特質與上述氧化物半導體薄膜電晶體20相同，為簡化說明，各元件以相同標號進行標示。如第2圖所示，氧化物半導體薄膜電晶體21為一頂部閘極薄膜電晶體(Top-Gate TFT)結構。源極電極13A與汲極電極13B係設置於基板10上，其中源極電極13A具有一上表面13A1與一側表面13A2，汲極電極13B具有一上表面13B1與一側表面13B2。圖案化氧化物半導體層14係設置於源極電極13A、汲極電極13B以及基板10之上，其中圖案化氧化物半導體層14具有一通道區14C以及一非通道區14D，非通道區14D至少部分覆蓋源極電極13A之上表面13A1與側表面13A2以及至少部分覆蓋汲極電極13B之上表面13B1與側表面13B2，而通道區14C係位於源極電極13A與汲極電極13B之間的基板10之上。圖案化含氫材料層15係設置於圖案化氧化物半導體層14上，其中圖案化含氫材料層15至少覆蓋部分之圖案化氧化物半導體層14之非通道區14D。例如在本實施例中，圖案化含氫材料層15係全面性地覆蓋圖案化氧化物半導體層14之非通道區14D，但本發明並不以此為限。而被圖案化含氫材料層15所覆蓋之圖案化氧化物半導體層14的部分係定義為覆蓋區14A，未被圖案化含氫材料層15所覆蓋之圖案化氧化物半導體層14的部分係定義為未覆蓋區14B，且覆蓋區14A之電阻率小於未覆蓋區14B之電阻率。如第2圖所示，閘極介電層12係覆蓋於基板10、源極電極13A、汲極電極13B、圖案化氧化物半導體層14、以及圖案化含氫材料層15之上，而閘極電極11係設置於閘極介電層12之上。本實施例中各元件材料特質與前一較佳實施例中的氧化物半導體薄膜電晶體相同，在此不再贅述。
請參考第3A圖至第3F圖。第3A圖至第3F圖繪示了本發明一較佳實施例之氧化物半導體薄膜電晶體的製作方法示意圖。首先，如第3A圖所示，提供一基板10。接著，於基板10上形成一閘極電極11。在本實施例中，基板10包括硬質基板例如玻璃基板(glass substrate)或可撓式基板(flexible substrate)，但並不以此為限。然後，如第3B圖所示，於基板10及閘極電極11上形成一閘極介電層12，閘極介電層12之材料包括含氫氮化矽、含氫氧化矽、含氫氮氧化矽或其它適合之材料。接著，如第3C圖所示，於閘極介電層12上形成一源極電極13A與一汲極電極13B，其中源極電極13A具有一上表面13A1與一側表面13A2，汲極電極13B具有一上表面13B1與一側表面13B2。接下來，如第3D圖所示，於源極電極13A、汲極電極13B與閘極介電層12上形成一圖案化氧化物半導體層14，圖案化氧化物半導體層14具有一通道區14C以及一非通道區14D，其中非通道區14D至少部分覆蓋源極電極13A之一上表面13A1與一側表面13A2以及至少部分覆蓋汲極電極13B之一上表面13B1與一側表面13B2，且通道區14C係位於源極電極13A與汲極電極13B之間的閘極介電層12之上。然後，如第3E圖所示，於圖案化氧化物半導體層14上形成一圖案化含氫材料層15，其中圖案化含氫材料層15至少覆蓋部分之圖案化氧化物半導體層14之非通道區14D。例如在本實施例中，圖案化含氫材料層15係全面性地覆蓋圖案化氧化物半導體層14之非通道區14D，但本發明並不以此為限。最後，如第3F圖所示，進行一退火製程16。其中，被圖案化含氫材料層15所覆蓋之圖案化氧化物半導體層14的部分係定義為覆蓋區14A，未被圖案化含氫材料層15所覆蓋之圖案化氧化物半導體層14的部分係定義為未覆蓋區14B。退火製程16係用來將圖案化含氫材料層15之氫向下驅入至覆蓋區14A內，使得覆蓋區14A之電阻率小於未覆蓋區14B之電阻率，而形成如第1圖所示之氧化物半導體薄膜電晶體20。在本實施例中，退火製程16包括一準分子雷射退火(Excimer Laser Annealing,ELA)製程或高溫退火製程，但並不以此為限。此外，在本實施例中，圖案化氧化物半導體層14的材料包括氧化銦鎵鋅或氧化鋅，但並不以此為限而亦可為其它各類型之氧化物半導體材料。且圖案化氧化物半導體層14的較佳厚度值大體上係介於10奈米至60奈米之間。而圖案化含氫材料層15的材料包括含氫氮化矽、含氫氧化矽或含氫氮氧化矽。值得注意的是，在本實施例中，圖案化含氫材料層15可更覆蓋部分之圖案化氧化物半導體層14之通道區14C，並暴露出部分之圖案化氧化物半導體層14之通道區14C，以確保有效降低圖案化氧化物半導體層14與源極電極13A/汲極電極13B之間的接觸阻抗。
請參考第4圖，並一併參考第3F圖。第4圖繪示了本發明一較佳實施例之準分子雷射退火製程之能量大小與圖案化氧化物半導體層14之厚度關係示意圖。第4圖中所描述對圖案化氧化物半導體層14的影響，主要指的是如第3F圖中所示在進行準分子雷射退火製程時，該準分子雷射退火製程對於未覆蓋區14B所造成之影響。如第4圖所示，其中橫座標標示出圖案化氧化物半導體層14之厚度，而縱座標則標示出該準分子雷射退火製程的能量大小。第4圖中的曲線代表未覆蓋區14B在不同厚度下，準分子雷射退火製程造成圖案化氧化物半導體層14由非晶相(amorphous)轉變為結晶相(crystal)之臨界能量值。換句話說，根據第4圖所示，於橫座標上選定一圖案化氧化物半導體層14之厚度值，垂直向上與該曲線相交於一點，則該點之縱座標值即為此圖案化氧化物半導體層14之厚度下，由非晶相轉變為結晶相之臨界能量值。當該準分子雷射退火製程所施加的能量值大於此臨界能量值時，將使原先呈現非晶相的圖案化氧化物半導體層14轉變為結晶相。在本發明中，需利用此準分子雷射退火製程提供相當之能量，將圖案化含氫材料層15之氫向下驅入至覆蓋區14A內，以使得覆蓋區14A之電阻率小於未覆蓋區14B之電阻率。但進行此準分子雷射退火製程時亦須同時考量控制該準分子雷射退火製程的能量不能過大到使得未覆蓋區14B由非晶相轉變為結晶相，而影響到此氧化物半導體薄膜電晶體的半導體特性。故在本實施例中，該準分子雷射退火製程的較佳能量範圍大體上係介於50mJ/cm2 至600mJ/cm2 之間，此較佳能量範圍係對照圖案化氧化物半導體層14的較佳厚度值大體上係介於10奈米至60奈米之間而定。
請參考第5A圖與第5B圖。第5A圖至第5B圖繪示了本發明另一較佳實施例之氧化物半導體薄膜電晶體的製作方法示意圖。首先，如第5A圖所示，提供一基板10。接著，於基板10上形成一源極電極13A與一汲極電極13B，其中源極電極13A具有一上表面13A1與一側表面13A2，汲極電極13B具有一上表面13B1與一側表面13B2。在本實施例中，基板10包括硬質基板例如玻璃基板或可撓式基板，但並不以此為限。然後，於源極電極13A、汲極電極13B與基板10上形成一圖案化氧化物半導體層14，圖案化氧化物半導體層14具有一通道區14C以及一非通道區14D，其中非通道區14D至少部分覆蓋源極電極13A之一上表面13A1與一側表面13A2以及至少部分覆蓋汲極電極13B之一上表面13B1與一側表面13B2，且通道區14C係位於源極電極13A與汲極電極13B之間的基板10上。然後，於圖案化氧化物半導體層14上形成一圖案化含氫材料層15，其中圖案化含氫材料層15至少覆蓋部分之圖案化氧化物半導體層14之非通道區14D。例如在本實施例中，圖案化含氫材料層15係全面性地覆蓋圖案化氧化物半導體層14之非通道區14D，但本發明並不以此為限。接著，如第5B圖所示，進行一退火製程16。其中，被圖案化含氫材料層15所覆蓋之圖案化氧化物半導體層14的部分係定義為覆蓋區14A，未被圖案化含氫材料層15所覆蓋之圖案化氧化物半導體層14的部分係定義為未覆蓋區14B。退火製程16係用來將圖案化含氫材料層15之氫向下驅入至覆蓋區14A內，以使得覆蓋區14A之電阻率小於未覆蓋區14B之電阻率。接著請參考第2圖，於退火製程16之後，如第2圖所示，於基板10、源極電極13A、汲極電極13B、圖案化氧化物半導體層14、以及圖案化含氫材料層15之上形成一閘極介電層12。閘極介電層12之材料可包括氮化矽、氧化矽、氮氧化矽或其它適合之材料。最後，於閘極介電層12上形成一閘極電極11以完成如第2圖所示之氧化物半導體薄膜電晶體21。
本發明利用於圖案化氧化物半導體層上部分覆蓋一圖案化含氫材料層，搭配一退火製程來降低被圖案化含氫材料層所覆蓋之圖案化氧化物半導體層之電阻率，同時控制其退火製程所施加的能量大小避免影響氧化物半導體層的半導體特性，進而達到降低氧化物半導體層與源極電極/汲極電極之間的接觸阻抗以提升其電子遷移率之目的。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．基板
11．．．閘極電極
12．．．閘極介電層
13A．．．源極電極
13B．．．汲極電極
13A1．．．上表面
13A2．．．側表面
13B1．．．上表面
13B2．．．側表面
14．．．圖案化氧化物半導體層
14A．．．覆蓋區
14B．．．未覆蓋區
14C．．．通道區
14D．．．非通道區
15．．．圖案化含氫材料層
16．．．退火製程
20．．．氧化物半導體薄膜電晶體
21．．．氧化物半導體薄膜電晶體
第1圖繪示了本發明一較佳實施例之氧化物半導體薄膜電晶體的示意圖。
第2圖繪示了本發明另一較佳實施例之氧化物半導體薄膜電晶體的示意圖。
第3A圖至第3F圖繪示了本發明一較佳實施例之氧化物半導體薄膜電晶體的製作方法示意圖。
第4圖繪示了本發明一較佳實施例之準分子雷射退火製程能量與圖案化氧化物半導體層厚度關係示意圖。
第5A圖至第5B圖繪示了本發明另一較佳實施例之氧化物半導體薄膜電晶體的製作方法示意圖。
10．．．基板
11．．．閘極電極
12．．．閘極介電層
13A．．．源極電極
13B．．．汲極電極
13A1．．．上表面
13A2．．．側表面
13B1．．．上表面
13B2．．．側表面
14．．．圖案化氧化物半導體層
14A．．．覆蓋區
14B．．．未覆蓋區
14C．．．通道區
14D．．．非通道區
15．．．圖案化含氫材料層
16．．．退火製程

Claims (12)

  1. 一種氧化物半導體薄膜電晶體，包括：一基板；一閘極電極，設置於該基板上；一源極電極與一汲極電極，設置於該基板上，其中該源極電極與該汲極電極分別具有一上表面與一側表面；一閘極介電層，設置於該閘極電極與該源極電極/汲極電極之間；一圖案化氧化物半導體層，設置於該基板上，其中該圖案化氧化物半導體層具有一通道區以及一非通道區，該非通道區至少部分覆蓋該源極電極之該上表面與該側表面以及至少部分覆蓋該汲極電極之該上表面與該側表面，該通道區係位於該源極電極與該汲極電極之間的該基板之上；以及一圖案化含氫材料層，設置於該圖案化氧化物半導體層上，其中該圖案化含氫材料層至少覆蓋部分之該圖案化氧化物半導體層之該非通道區，且被該圖案化含氫材料層所覆蓋之該圖案化氧化物半導體層之電阻率小於未被該圖案化含氫材料層所覆蓋之該圖案化氧化物半導體層之電阻率，其中該圖案化含氫材料層更覆蓋部分之該圖案化氧化物半導體層之該通道區，並暴露出部分之該圖案化氧化物半導體層之該通道區。
  2. 如請求項第1項所述之氧化物半導體薄膜電晶體，其中該源極電極與該汲極電極係設置於該基板上，該閘極介電層係設置於該源 極電極與該汲極電極上，且該閘極電極係設置於該閘極介電層上。
  3. 如請求項第1項所述之氧化物半導體薄膜電晶體，其中該閘極電極係設置於該基板上，該閘極介電層係設置於該閘極電極上，且該源極電極與該汲極電極係設置於該閘極介電層上。
  4. 如請求項第1項所述之氧化物半導體薄膜電晶體，其中該圖案化氧化物半導體層之材料包括氧化銦鎵鋅(InGaZnOx,IGZO)或氧化鋅(ZnOx)。
  5. 如請求項第4項所述之氧化物半導體薄膜電晶體，其中該圖案化氧化物半導體層之厚度大體上係介於10奈米至60奈米之間。
  6. 如請求項第1項所述之氧化物半導體薄膜電晶體，其中該圖案化含氫材料層之材料包括含氫氮化矽、含氫氧化矽或含氫氮氧化矽。
  7. 一種製作氧化物半導體薄膜電晶體之方法，包括：提供一基板；於該基板上形成一閘極電極；於該基板及該閘極電極上形成一閘極介電層；於該閘極介電層上形成一源極電極與一汲極電極，其中該源極電 極與該汲極電極分別具有一上表面與一側表面；於該源極電極、該汲極電極與該閘極介電層上形成一圖案化氧化物半導體層，其中該圖案化氧化物半導體層具有一通道區以及一非通道區，該非通道區至少部分覆蓋該源極電極之一上表面與一側表面以及至少部分覆蓋該汲極電極之一上表面與一側表面，該通道區係位於該源極電極與該汲極電極之間的該閘極介電層上；於該圖案化氧化物半導體層上形成一圖案化含氫材料層，其中該圖案化含氫材料層至少覆蓋部分之該圖案化氧化物半導體層之該非通道區，該圖案化含氫材料層更覆蓋部分之該圖案化氧化物半導體層之該通道區，並暴露出部分之該圖案化氧化物半導體層之該通道區；以及進行一退火製程，將該圖案化含氫材料層之氫向下驅入至該圖案化氧化物半導體層內，以使得被該圖案化含氫材料層所覆蓋之該圖案化氧化物半導體層之電阻率小於未被該圖案化含氫材料層所覆蓋之該圖案化氧化物半導體層之電阻率。
  8. 如請求項第7項所述之製作氧化物半導體薄膜電晶體之方法，其中該退火製程包括一準分子雷射退火(Excimer Laser Annealing,ELA)製程。
  9. 如請求項第8項所述之製作氧化物半導體薄膜電晶體之方法，其中該準分子雷射退火製程的能量大體上係介於50mJ/cm2 至 600mJ/cm2 之間。
  10. 如請求項第7項所述之製作氧化物半導體薄膜電晶體之方法，其中該圖案化氧化物半導體層之材料包括氧化銦鎵鋅(InGaZnOx,IGZO)或氧化鋅(ZnOx)。
  11. 如請求項第10項所述之氧化物半導體薄膜電晶體，其中該圖案化氧化物半導體層之厚度大體上係介於10奈米至60奈米之間。
  12. 如請求項第7項所述之製作氧化物半導體薄膜電晶體之方法，其中該圖案化含氫材料層之材料包括含氫氮化矽、含氫氧化矽或含氫氮氧化矽。
TW99142992A 2010-12-09 2010-12-09 氧化物半導體薄膜電晶體及其製作方法 TWI423449B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW99142992A TWI423449B (zh) 2010-12-09 2010-12-09 氧化物半導體薄膜電晶體及其製作方法
CN 201110009601 CN102122672A (zh) 2010-12-09 2011-01-12 氧化物半导体薄膜晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99142992A TWI423449B (zh) 2010-12-09 2010-12-09 氧化物半導體薄膜電晶體及其製作方法

Publications (2)

Publication Number Publication Date
TW201225301A TW201225301A (en) 2012-06-16
TWI423449B true TWI423449B (zh) 2014-01-11

Family

ID=44251183

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99142992A TWI423449B (zh) 2010-12-09 2010-12-09 氧化物半導體薄膜電晶體及其製作方法

Country Status (2)

Country Link
CN (1) CN102122672A (zh)
TW (1) TWI423449B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5824534B2 (ja) * 2012-01-31 2015-11-25 シャープ株式会社 半導体装置およびその製造方法
CN102738243B (zh) * 2012-06-06 2016-07-06 北京京东方光电科技有限公司 晶体管、阵列基板及其制造方法、液晶面板和显示装置
CN103187423B (zh) * 2013-02-04 2016-03-23 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
JPWO2015076334A1 (ja) * 2013-11-21 2017-03-16 株式会社ニコン トランジスタの製造方法およびトランジスタ
CN107706242B (zh) * 2016-08-09 2021-03-12 元太科技工业股份有限公司 晶体管及其制造方法
CN107248516B (zh) * 2017-07-21 2020-04-03 上海天马微电子有限公司 阵列基板、阵列基板的制造方法、显示面板和显示装置
TWI651765B (zh) * 2018-03-29 2019-02-21 友達光電股份有限公司 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201001710A (en) * 2008-01-23 2010-01-01 Canon Kk Thin film transistor and method of producing same
TW201005950A (en) * 2008-05-07 2010-02-01 Canon Kk Thin film transistor and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201001710A (en) * 2008-01-23 2010-01-01 Canon Kk Thin film transistor and method of producing same
TW201005950A (en) * 2008-05-07 2010-02-01 Canon Kk Thin film transistor and method of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hsiao-Wen Zan et al., "Irradiation on Amorphous IGZO Thin-Film Transistors Low Temperature Annealing with Solid-State Laser or UV Lamp", Electrochemical and Solid-State Letters, Vol. 13, No. 5, pp. H144-H146, 2010. *

Also Published As

Publication number Publication date
TW201225301A (en) 2012-06-16
CN102122672A (zh) 2011-07-13

Similar Documents

Publication Publication Date Title
JP7039742B2 (ja) トランジスタ
TWI423449B (zh) 氧化物半導體薄膜電晶體及其製作方法
JP6651048B1 (ja) 表示装置
TWI437339B (zh) 液晶顯示裝置和具有該液晶顯示裝置的電子裝置
US20120282734A1 (en) Oxide thin film transistor and method of manufacturing the same
US9559159B2 (en) Low-temperature polysilicon membrane and preparation method thereof, thin-film transistor and display device
JP2009260002A (ja) 半導体装置及びその製造方法
WO2018214771A1 (zh) 一种oled阵列基板及其制备方法和oled显示装置
US9887213B2 (en) Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus
US8299471B2 (en) Organic electroluminescent device and fabrication method thereof
TW201029174A (en) System for displaying images and fabrication method thereof
US20210343543A1 (en) Manufacturing method of thin film transistor
JP2011119451A (ja) 薄膜トランジスタおよびその製造方法
US8026535B2 (en) Thin film transistor and organic electroluminescence display using the same
US20120231588A1 (en) Manufacturing method of thin film transistor
Lin et al. P‐1.7: High Performance 12.7 inch 3K* 2K DEMUX TDDI TPC LCD Fabricated by TGSA bilayer Oxide TFT Technology
CN112563196A (zh) 一种主动开关的制作方法和显示面板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees