JPWO2015076334A1 - トランジスタの製造方法およびトランジスタ - Google Patents

トランジスタの製造方法およびトランジスタ Download PDF

Info

Publication number
JPWO2015076334A1
JPWO2015076334A1 JP2015549188A JP2015549188A JPWO2015076334A1 JP WO2015076334 A1 JPWO2015076334 A1 JP WO2015076334A1 JP 2015549188 A JP2015549188 A JP 2015549188A JP 2015549188 A JP2015549188 A JP 2015549188A JP WO2015076334 A1 JPWO2015076334 A1 JP WO2015076334A1
Authority
JP
Japan
Prior art keywords
insulator layer
transistor
base film
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015549188A
Other languages
English (en)
Inventor
翔平 小泉
翔平 小泉
敬 杉▲崎▼
敬 杉▲崎▼
雄介 川上
雄介 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2015076334A1 publication Critical patent/JPWO2015076334A1/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073—Multistep pretreatment
    • C23C18/2086—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

トランジスタの製造方法は、ソース電極（６）、ドレイン電極（７）、半導体層（９）を有する基板（２）上において、半導体層（９）を覆って、フッ素含有樹脂を形成材料とする第１絶縁体層（１０）を形成する工程と、第１絶縁体層（１０）を覆って第２絶縁体層（１１）を形成する工程と、第２絶縁体層（１１）の表面の少なくとも一部に、下地膜（１２）を形成する工程と、下地膜（１２）の表面に無電解めっき用触媒である金属を析出させた後に、無電解めっきにより下地膜の表面にゲート電極を形成する工程と、を有し、下地膜（１２）を形成する工程は、下地膜（１２）の形成材料である液状物（１２Ｓ）を第２絶縁体層（１１）の表面に塗布して行い、第２絶縁体層（１１）は、第１絶縁体層（１０）よりも液状物（１２Ｓ）に対し高い親液性を有する。

Description

本発明は、トランジスタの製造方法およびトランジスタに関する。
本願は、２０１３年１１月２１日に出願された日本国特許出願２０１３−２４０５６０号に基づき優先権を主張し、その内容をここに援用する。
従来、トランジスタの製造方法として、安価で大型化に向いている溶液プロセスの適用が検討されている。溶液プロセスを採用すると、従来よりも低温でトランジスタを製造することが可能となる。また、有機半導体材料を用いた有機半導体層を、樹脂材料を用いたフレキシブル基板上に形成することで、可撓性を有する有機トランジスタを製造することも可能となる。
このようなトランジスタの製造方法においては、材料表面の接触作用による還元を利用しためっき法である化学めっき（無電解めっき）を用いることができる。無電解めっきでは電気エネルギーを用いないため、不導体である樹脂材料やガラスなどに対してもめっきを施すことが可能である。しかし、樹脂材料やガラスなどの難めっき材料は、形成されるめっき皮膜との間の密着力が弱く、めっき皮膜の内部応力によって簡単にめっきが剥がれ、膨れなどの剥離を生じてしまう。
そこで、基板の表面にクロム酸溶液などを用いてエッチング処理を施し、表面を化学的に粗化することが行われている。これにより、形成されるめっき皮膜が、粗化された樹脂材料の凹凸に食い込むようにして形成されるため、密着力を得ることができる（アンカー効果）。
その他にも、基板表面上に微粉末シリカなどのフィラー成分と樹脂組成成分からなる下地膜を設け、その下地膜上に無電解めっきを行う方法（例えば、特許文献１参照）が開示されている。
特開２００８−２０８３８９号公報
ところで、トランジスタは、伝達特性においてヒステリシスを生じることがある。ヒステリシスの主な原因として、半導体と絶縁膜との界面において絶縁膜が電子の流れを妨げる「キャリアトラップ」が挙げられる。トランジスタの設計においては、ヒステリシスが生じないように構造や材料を選択するが、溶液プロセスによりトランジスタを製造する場合、形成材料やトランジスタ構造の選択の自由度が小さく、ヒステリシスが生じにくいトランジスタを製造することが困難であった。
本発明の態様は、伝達特性においてヒステリシスが生じにくく、動作挙動が安定したトランジスタを製造することが可能なトランジスタの製造方法を提供することを目的とする。また、動作挙動が安定したトランジスタを提供することをあわせて目的とする。
本発明の一態様は、ソース電極、ドレイン電極および前記ソース電極と前記ドレイン電極との表面に接する有機半導体層が形成された基板上において、前記有機半導体層を覆って、フッ素含有樹脂を形成材料とする第１絶縁体層を形成する工程と、前記第１絶縁体層を覆って第２絶縁体層を形成する工程と、前記第２絶縁体層の表面の少なくとも一部に、めっき下地膜を形成する工程と、前記めっき下地膜の表面に無電解めっき用触媒である金属を析出させた後に、無電解めっきにより前記めっき下地膜の表面にゲート電極を形成する工程と、を有し、前記めっき下地膜を形成する工程は、前記めっき下地膜の形成材料である液状物を前記第２絶縁体層の表面に塗布して行い、前記第２絶縁体層は、前記第１絶縁体層よりも前記液状物に対し高い親液性を有するトランジスタの製造方法である。
また、本発明の一態様は、ソース電極およびドレイン電極が形成された基板と、前記ソース電極および前記ドレイン電極の表面に接する半導体層と、前記半導体層を覆って設けられた第１絶縁体層と、前記第１絶縁体層を覆って設けられた第２絶縁体層と、前記第２絶縁体層の表面の少なくとも一部に設けられためっき下地膜と、前記めっき下地膜の表面に設けられたゲート電極と、を有し、前記第１絶縁体層は、フッ素含有樹脂を形成材料とし、前記第２絶縁体層は、前記第１絶縁体層よりも有機溶媒に対し高い親液性を有するトランジスタである。
本発明の態様によれば、伝達特性においてヒステリシスが生じにくく、動作挙動が安定したトランジスタを製造することが可能なトランジスタの製造方法を提供することができる。また、動作挙動が安定したトランジスタを提供することができる。
本実施形態のトランジスタの概略断面図である。 本実施形態のトランジスタの製造方法を示す工程図である。 本実施形態のトランジスタの製造方法を示す工程図である。 本実施形態のトランジスタの製造方法を示す工程図である。 本実施形態のトランジスタの製造方法を示す工程図である。 本実施形態のトランジスタの製造方法を示す工程図である。 本実施形態のトランジスタの製造方法を示す工程図である。 本実施形態のトランジスタの製造方法を示す工程図である。 本実施形態のトランジスタの製造方法を示す工程図である。 本実施形態のトランジスタの製造方法を示す工程図である。 実施例の結果を示す写真である。 実施例の結果を示す写真である。 実施例の結果を示す写真である。 実施例の結果を示す写真である。 実施例の結果を示すグラフである。 比較例で形成したトランジスタの概略断面図である。 比較例の結果を示す写真である。 比較例の結果を示すグラフである。
以下、図１〜図１０を参照しながら、本実施形態に係るトランジスタの製造方法および本実施形態に係るトランジスタについて説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてある。
図１は、本実施形態のトランジスタの製造方法で製造するトランジスタ、および本実施形態のトランジスタを示す説明図である。
図１（ａ）はトランジスタ１の概略断面図である。本実施形態のトランジスタ１は、いわゆるトップゲート・ボトムコンタクト型のトランジスタである。以下の説明では、半導体層の形成材料として有機半導体を用いた有機トランジスタについて説明するが、本発明は、半導体層の形成材料として無機半導体を用いた無機トランジスタについても適用可能である。
トランジスタ１は、基板２と、下地膜（めっき下地膜）３と、無電解めっき用の触媒５と、ソース電極６と、ドレイン電極７と、有機半導体層（半導体層）９と、第１絶縁体層１０と、第２絶縁体層１１と、下地膜（めっき下地膜）１２と、無電解めっき用の触媒１４と、ゲート電極１５と、を有している。
基板２は、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、ガラス、石英ガラス、窒化ケイ素などの無機物や、アクリル樹脂、ポリカーボネート樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）などのポリエステル樹脂などの有機高分子（樹脂）などを用いることができる。
下地膜３は、基板２の一主面の全面を覆って形成されている。下地膜３は、ソース下地膜およびドレイン下地膜であり、ソース下地膜およびドレイン下地膜が連続する膜として形成されている。また、下地膜３の表面の一部には、触媒（無電解めっき用触媒）５が選択的に設けられている。触媒５は、無電解めっき用のめっき液に含まれる金属イオンを還元する触媒であり、銀や金属パラジウム等の金属が挙げられる。中でも金属パラジウムが好適に用いられる。
下地膜３は、上述の触媒５である金属と結合を形成可能な膜であり、その金属と結合可能な基を有するシランカップリング剤を形成材料としている。下地膜３は、このようなシランカップリング剤を含む液状物を、基板２の一主面に塗布して形成される。
下地膜３の形成材料である「シランカップリング剤」は、触媒５である金属と結合可能な基と、基板２に結合可能な基と、がケイ素原子に結合している化合物である。上述の基板２の材料は、無電解めっきの結果として形成される金属製のめっき皮膜と金属結合を形成しないが、このような下地膜３を形成することで、下地膜３を介して基板２の表面に金属製のめっき被膜を形成することができる。
ここで、「金属と結合可能な基」とは、触媒５である金属またはその金属のイオンと、例えばイオン結合や配位結合を形成可能な基を指す。このような基としては、例えば窒素原子や硫黄原子を有する基が挙げられる。窒素原子を有する基としては、アミノ基、ウレア基、窒素原子を含む複素環化合物に結合する水素原子を１つ以上取り去って得られる基、などを例示することができる。また、硫黄原子を有する基としては、チオール基（またはメルカプト基）、チオカルボニル基、チオウレア基、硫黄原子を含む複素環化合物に結合する水素原子を１つ以上取り去って得られる基、などを例示することができる。窒素原子や硫黄原子を含む複素環化合物としては、ピロール、イミダゾール、ピリジン、ピリミジン、チオフェンのような単環式の複素環芳香族化合物や、インドール、ベンゾチオフェンのような多環式の複素環芳香族化合物や、これらの芳香族化合物が有する芳香環における２以上の炭素原子が水素化され芳香属性を有さない複素環化合物が挙げられる。
また、「基板２に結合可能な基」としては、ヒドロキシ基や、炭素数１から６のアルコキシ基が挙げられる。
このような下地膜３の形成材料として用いることが可能な化合物として、具体的には、Ｎ−シクロヘキシルアミノプロピルトリメトキシシラン、ビス（３−（トリメトキシシリル）プロピル）エチレンジアミン、１−（３−（トリメトキシシリルプロピル））ウレア、ビス（３−（トリメトキシシリルプロピル））ウレア、２，２−ジメトキシ−１，６−ジアザ−２−シラシクロオクタン、Ｎ−（３−（トリメトキシシリルプロピル））−４，５−ジヒドロイミダゾール、ビス（３−（トリメトキシシリル）プロピル）チオウレア、３−トリメトキシシリルプロパンチオール、トリメトキシシリルプロピル基で修飾されたポリエチレンイミンなどを例示することができる。
中でも、シランカップリング剤としては、アミノ基を有するものが好ましく、−ＮＨ２で表される基を有する１級アミン、または−ＮＨ−で表される基を有する２級アミンであるとより好ましい。以下の説明においては、下地膜３は、１級アミンであるシランカップリング剤を用いて形成されているものとして説明する。
なお、図では、下地膜３が基板２の上面全面に形成されているものとしているが、触媒５が設けられる位置にのみ選択的に下地膜３を形成することとしても構わない。その場合、基板２の上面に、下地膜３の形成材料であるシランカップリング剤を通常知られた方法を用いて選択的に塗布することで、選択的に下地膜３を形成することができる。また、基板２の上面において、まず、下地膜３を形成する領域よりも広い領域にシランカップリング剤を塗布し、次いで、下地膜３を形成する領域からはみ出た部分に形成された膜に紫外線を照射することでシランカップリング剤を分解して除去し、選択的に下地膜３を形成することとしても構わない。
ソース電極６およびドレイン電極７は、触媒５の表面に形成された金属電極である。ソース電極６およびドレイン電極７は、チャネル長に対応する間隔で互いに離れて形成されている。ソース電極６は、第１電極６１と、第１電極６１の表面を覆う第２電極６２とを有している。同様に、ドレイン電極７は、第３電極７１と、第３電極７１の表面を覆う第４電極７２とを有している。
第１電極６１及び第３電極７１は、無電解めっきにより触媒５の表面に析出した金属で形成されている。第１電極６１及び第３電極７１の材料としては、ニッケル−リン（ＮｉＰ）や、銅（Ｃｕ）が挙げられる。第１電極６１及び第３電極７１は、それぞれ同じ材料で形成されてよいし、異なる材料で形成されてもよい。本実施形態においては、第１電極６１及び第３電極７１の形成材料として、ニッケル−リン（仕事関数：５．５ｅＶ）を用いることとして説明する。
第２電極６２は、第１電極６１の触媒５に接しない表面全面を覆って形成された金属めっき層である。すなわち、第２電極６２は、第１電極６１の上面、および第１電極６１の互いに対向する側面（対向する面）を覆って設けられている。第４電極７２は、第３電極７１の触媒５に接しない表面全面を覆って形成された金属めっき層である。すなわち、第４電極７２は、第３電極７１の上面、および第３電極７１の互いに対向する側面（対向する面）を覆って設けられている。第２電極６２が第１電極６１を覆うことによって第１電極６１の経時的な腐食を抑制し、且つ第４電極７２が第３電極７１を覆うことによって第３電極７１の経時的な腐食を抑制し、トランジスタ１の性能を安定して維持することができる。
第２電極６２及び第４電極７２の形成材料としては、後述する半導体層９の形成材料のＨＯＭＯ／ＬＵＭＯ準位との関係で、電子移動（または正孔移動）が容易な仕事関数を持つ金属材料を用いる。第２電極６２及び第４電極７２は、それぞれ同じ材料で形成されてよいし、異なる材料で形成されてもよい。本実施形態においては、第２電極６２及び第４電極７２の形成材料として、金（仕事関数：５．４ｅＶ）を用いることとして説明する。
半導体層９は、ソース電極６およびドレイン電極７の間において下地膜３の表面に設けられ、ソース電極６とドレイン電極７とに接して形成されている。詳しくは、半導体層９は、ソース電極６およびドレイン電極７の互いに対向する側面に接して設けられている。
また、半導体層９は、ソース電極６およびドレイン電極７の上面の一部を覆って設けられている。半導体層９は、第２電極６２及び第４電極７２と接している。
半導体層９の形成材料としては、通常知られた有機半導体材料を用いることができる。
例えば、銅フタロシアニン（ＣｕＰｃ）、ペンタセン、ルブレン、テトラセン、Ｐ３ＨＴ（poly(3-hexylthiophene-2,5-diyl)）のようなｐ型半導体や、Ｃ６０のようなフラーレン類、ＰＴＣＤＩ−Ｃ８Ｈ（N,N'-dioctyl-3,4,9,10-perylene tetracarboxylic diimide）のようなペリレン誘導体などのｎ型半導体を用いることができる。中でも、ＴＩＰＳペンタセン（6,13-Bis(triisopropylsilylethynyl)pentacene）のような可溶性ペンタセンや、Ｐ３ＨＴ（poly(3-hexylthiophene-2,5-diyl)）などの有機半導体ポリマーは、トルエンのような有機溶媒に可溶であり、湿式工程で半導体層９を形成可能であるため好ましい。本実施形態においては、半導体層９の形成材料として、ｐ型半導体であるＴＩＰＳペンタセン（ＨＯＭＯ準位：５．２ｅＶ）を用いることとして説明する。
また、半導体層９の形成材料としては、有機半導体材料に限らず、通常知られた無機半導体材料を用いることも可能である。
上述したように、第１電極６１及び第３電極７１の形成材料であるニッケル−リンは、仕事関数が５．５ｅＶであり、第２電極６２及び第４電極７２の形成材料である金は、仕事関数が５．４ｅＶであり、半導体層９の形成材料であるＴＩＰＳペンタセンは、ＨＯＭＯ準位が５．２ｅＶである。すなわち、ソース電極６およびドレイン電極７の表面は、第１電極６１及び第３電極７１よりも半導体層９の形成材料との間で電子移動が容易な（半導体層９のＨＯＭＯとのエネルギー準位差が小さい）仕事関数を持つ金属材料を用いて第２電極６２及び第４電極７２が形成されている。そのため、半導体層９とソース電極６およびドレイン電極７との間でショットキー抵抗が低減され、駆動時に良好に電子移動させることができる。
第１絶縁体層１０は、半導体層９の表面を覆って設けられている。詳しくは、第１絶縁体層１０は、半導体層９の上面および側面を覆い、ソース電極６およびドレイン電極７に接して設けられている。半導体層９は、第１絶縁体層１０、ソース電極６、ドレイン電極７および下地膜３に周囲全面を覆われている。
第１絶縁体層１０は、絶縁性を有し、ソース電極６およびドレイン電極７と、ゲート電極１５とを電気的に絶縁することが可能であり、且つ極性基を含まない樹脂材料を形成材料とする。第１絶縁体層１０の形成材料は、フッ素含有樹脂にできる。また、用いるフッ素含有樹脂は、非晶質であると、可視光領域の光に対して高い光透過性を有するため好ましい。このようなフッ素含有樹脂としては、パーフルオロ（ブテニルビニルエーテル）の環化重合体を例示することができる。第１絶縁体層１０の形成材料としては、例えば、ＣＹＴＯＰ（旭硝子社製）やＥＧＣ（３Ｍ社製）などを用いることができる。以下の説明においては、第１絶縁体層１０は、光透過性を有するフッ素含有樹脂を用いて形成されているものとして説明する。
第２絶縁体層１１は、第１絶縁体層１０の表面を覆って設けられている。詳しくは、第２絶縁体層１１は、第１絶縁体層１０の上面および側面を覆い、ソース電極６およびドレイン電極７に接して設けられている。
第２絶縁体層１１は、絶縁性を有し、ソース電極６およびドレイン電極７と、ゲート電極１５とを電気的に絶縁することが可能である硬化性の樹脂材料を形成材料としている。
中でも、製造や微細な加工が容易であることから、光硬化型樹脂材料を形成材料とすることができる。例えば、第２絶縁体層１１の形成材料として、紫外線硬化型のアクリル樹脂、エポキシ樹脂、エン・チオール樹脂、シリコーン樹脂などを挙げることができる。以下の説明においては、第２絶縁体層１１は、紫外線硬化型のエポキシ樹脂を用いて形成されているものとして説明する。
第１絶縁体層１０と第２絶縁体層１１との合計の膜厚は、ソース電極６およびドレイン電極７と、ゲート電極１５との短絡を抑制することが可能な値を設定する。例えば、第１絶縁体層１０と第２絶縁体層１１との合計の膜厚が数百ｎｍ程度となると、リーク電流を抑制することができる。
下地膜１２は、第２絶縁体層１１の上面全面に形成されている。下地膜１２は、ゲート電極１５を形成するために用いられる。下地膜１２の表面の一部には、触媒（無電解めっき用触媒）１４が選択的に設けられている。触媒１４の形成材料としては、上述の触媒５と同様のものを用いることができる。
下地膜１２の形成材料としては、上述の下地膜３と同様のものを用いることができるが、下地膜３と下地膜１２との形成材料を異ならせてもよい。以下の説明においては、下地膜１２は、下地膜３と同じ１級アミンであるシランカップリング剤を用いて形成されているものとして説明する。
なお、図では、下地膜１２が第２絶縁体層１１の上面全面に形成されているものとしているが、触媒１４が設けられる位置にのみ選択的に下地膜１２を形成することとしても構わない。
ゲート電極１５は、下地膜１２上の触媒１４の表面に形成された金属電極である。ゲート電極１５は、後述するように無電解めっきにより触媒１４の表面に析出した金属で形成されている。ゲート電極１５の材料としては、ニッケル−リン（ＮｉＰ）や、銅（Ｃｕ）が挙げられる。
本実施形態のトランジスタ１は、以上のような構成を有している。
図１（ｂ）は、トランジスタ１の効果を説明する部分拡大図である。
本実施形態のトランジスタ１においては、半導体層９のチャネル領域ＡＲが第１絶縁体層１０側に形成される。ここで、第１絶縁体層１０の形成材料として、カルボニル基やアミノ基水酸基のような極性基を含む樹脂材料を用いた場合、これらの極性基がチャネル領域ＡＲを矢印Ａで示すように流れる電子を引き寄せ、電子の流れを妨げる「キャリアトラップ」と呼ばれる現象が起きやすい。キャリアトラップが生じると、トランジスタの挙動が安定せず、例えば素子特性にヒステリシスを生じるというような不具合を生じやすい。
対して、本実施形態のトランジスタ１では、半導体層９と接する第１絶縁体層１０の形成材料として、極性基を含まない樹脂材料であるフッ素含有樹脂を形成材料としている。
そのため、上述のキャリアトラップが生じにくく、挙動が安定した高品質のトランジスタとすることができる。
また、トランジスタ１では、無電解めっきによって形成されたソース電極６、ドレイン電極７、ゲート電極１５が、シランカップリング剤を形成材料とする下地膜３，１２（ゲート下地膜、ソース下地膜、ドレイン下地膜）の上に形成されている。例えば、凹凸形状を有している領域にこれらの電極を形成する場合、下地の凹凸を反映して各電極には凹凸形状が付される。すると、絶縁体層を介して積層された電極間の距離が一定せず、ゲート電極とソース電極またはゲート電極とドレイン電極の距離が近づいた位置において絶縁が破れ、リーク電流が発生する可能性がある。また、下地が凹凸形状を有すると、ゲート電極と平面的に重なる半導体層のチャネル領域ＡＲにも凹凸形状が付与され、チャネル領域においてキャリアの移動距離が長くなり、性能が低下する可能性がある。
しかし、本実施形態のトランジスタ１では、下地膜３，１２がシランカップリング剤を形成材料としており、基板表面を粗化したりフィラー成分を含む下地膜を用いたりしないので平滑な膜となっている。そのため、下地膜３，１２を形成することによっては凹凸形状が形成されず、凹凸形状に起因する不具合が生じないため、高性能なトランジスタとなる。
以下、図２〜１０を用いて、上述のトランジスタ１の製造方法について説明する。
まず、図２（ａ）に示すように、基板２の表面に、上述のシランカップリング剤を必要に応じて有機溶媒で希釈した液状物を塗布し、塗膜３Ａを形成する。塗布の方法としては、スピンコート、ディップコート、スプレーコート、ロールコート、刷毛塗り、フレキソ印刷やスクリーン印刷といった印刷法などの通常知られた方法を例示することができる。
ここでは、シランカップリング剤として、１級アミンである３−アミノプロピルトリエトキシシランを用いることとして説明する。
有機溶媒としては、シランカップリング剤を溶解可能であれば種々のものを用いることができ、中でも極性溶媒を好適に用いることができる。使用可能な溶媒として、例えば、メタノール、エタノール、１−プロパノール、２−プロパノール（イソプロピルアルコール、ＩＰＡ）などのアルコール類、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）のようなエーテル類、トルエンのような芳香族炭化水素、アセトニトリルのようなニトリル類、酢酸エステルのようなエステル類、アセトン、メチルエチルケトン、メチルイソブチルケトンなどのケトン類を挙げることができる。
次いで、図２（ｂ）に示すように、熱処理により有機溶媒を揮発させて除去し、下地膜３を形成する。このように形成された下地膜３は、極めて薄い膜厚のシランカップリング剤層となるため、光散乱が生じにくく透明な皮膜となる。そのため、例えば本実施形態の製造方法で製造するトランジスタが光透過性を有する基板上に設けられる場合、下地膜３を基板２の表面全面に成膜しても基板２と下地膜３とを合わせた全体として光透過性を維持することができ、成膜が容易である。
次いで、図３（ａ）に示すように、下地膜３上にレジスト材料を塗布し、これをプリベークすることでパターニングされていないレジスト層４Ａを形成する。レジスト材料としては、ここではポジ型フォトレジストを用いる。
その後、金属電極を形成する領域に対応する位置に開口部Ｍ１ａを備え、金属電極を形成しない領域に遮光部Ｍ１ｂを備えたマスクＭ１を介し、レジスト層４Ａに紫外線Ｌを照射して、レジスト層４Ａを露光する。
次いで、図３（ｂ）に示すように、紫外線が照射されたレジスト層を溶解する現像液で現像することにより、開口部４ａが設けられたレジスト層４を形成する。
次いで、図３（ｃ）に示すように、レジスト層４に形成された開口部４ａに露出している下地膜３の表面に、無電解めっきに用いる触媒５を析出させる。具体的には、２価パラジウム塩のコロイド溶液を接触させることで、下地膜３に触媒５である金属を析出させる。
一般的な樹脂の無電解めっき工程は、洗浄→エッチング→触媒付与→無電解めっきで示される。ここで、「触媒付与」は、無電解めっきの反応開始剤（触媒）となるパラジウム（Ｐｄ）などの金属を、めっきを施す領域の表面に付着させる工程である。通常は、２価パラジウム塩と２価スズ（Ｓｎ）塩とのコロイド溶液を基板に接触させてパラジウムを付着させ、その後アクセレーターと呼ばれる酸またはアルカリ溶液に浸漬することで、パラジウムを０価に還元して活性化する工程を含む。
これに対し、本実施形態のように、下地膜の形成材料であるシランカップリング剤が１級アミンまたは２級アミンであると、上述したアクセレーターを用いた還元処理が不要となることが、発明者らによって確認されている（後述）。そのため、シランカップリング剤として１級アミンまたは２級アミンを用いると、無電解めっきの操作が簡略化される。
本実施形態においては、下地膜３の形成材料として１級アミンである３−アミノプロピルトリエトキシシランを用いるため、還元処理が不要となり、操作が簡略化される。
なお、シランカップリング剤が３級アミン、または他の「金属と結合可能な基」を有するケイ素化合物である場合には、２価パラジウム塩のコロイド溶液を塗布した後、上述したアクセレーターを用いる通常の処理（活性化する工程）を行うことで、下地膜３に無電解めっき用の触媒５を捕捉させることができる。
次いで、図４（ａ）に示すように、触媒５に無電解めっき液を接触させることにより、触媒５の表面で無電解めっき液に溶解する金属イオンを還元して析出させ、開口部４ａ内に選択的にニッケル−リンを形成材料とする第１電極６１及び第３電極７１を形成する。
シランカップリング剤が１級アミンまたは２級アミンである場合、アクセレーターを用いた活性化を行うことなく無電解めっき液に浸漬することで、触媒５の表面がめっきされる。このことから、下地膜３の表面には、金属パラジウムが捕捉されていることを間接的に確認することができる。
次いで、図４（ｂ）に示すように、残存するレジスト層の全面に紫外線を露光した後に、通常知られた現像液でレジスト層を除去する。このようにして、第１電極６１及び第３電極７１を形成する。
次いで、図４（ｃ）に示すように、全体を置換金めっき浴に浸漬させることで、第１電極６１及び第３電極７１の表面に金を置換析出させる。更に、還元金めっき浴に浸漬させることにより、第１電極６１の表面に金を形成材料とする第２電極６２を形成し、第３電極７１の表面に金を形成材料とする第４電極７２を形成する。このようにして、ソース電極６およびドレイン電極７を形成する。
次いで、図５（ａ）に示すように、下地膜３、ソース電極６およびドレイン電極７上にレジスト材料を塗布し、これをプリベークすることでパターニングされていないレジスト層８Ａを形成する。レジスト材料としては、ここではポジ型フォトレジストを用いる。
その後、半導体層を形成する領域に対応する位置に開口部Ｍ２ａを備え、半導体層を形成しない領域に遮光部Ｍ２ｂを備えたマスクＭ２を介し、レジスト層８Ａに紫外線Ｌを照射して、レジスト層８Ａを露光する。
次いで、図５（ｂ）に示すように、紫外線が照射されたレジスト層を溶解する現像液で現像することにより、開口部８ａが設けられたレジスト層８を形成する。開口部８ａには、ソース電極６の一部、ドレイン電極７の一部およびソース電極６とドレイン電極７との間の下地膜３が露出している。
次いで、図６（ａ）に示すように、開口部８ａの内部およびレジスト層８の上面に、ＴＩＰＳペンタセンのような有機溶媒に可溶なペンタセンや、Ｐ３ＨＴなどの有機半導体ポリマーをトルエンなどの有機溶媒に溶解させた溶液を、開口部８ａを覆ってソース電極６およびドレイン電極７の間に塗布する。その後、加熱し溶媒を気化させて乾燥させることにより、半導体材料の層９Ａを形成する。
次いで、図６（ｂ）に示すように、レジスト層８の全面に紫外線を照射し露光した後、現像液でレジスト層を除去する。これにより、レジスト層８の除去と共にレジスト層８上の余剰の半導体材料を除去し、半導体層９を形成する。
なお、ここでは、湿式法により半導体層９を形成することとしたが、昇華法、転写法などの方法を用いることもできる。
次いで、図７（ａ）に示すように、フッ素含有樹脂のモノマーやオリゴマーをフッ素含有溶媒に溶解した溶液１０Ｓを半導体層９上に塗布して、上記モノマーやオリゴマーの塗膜１０Ａを形成する。溶液１０Ｓは、形成される塗膜１０Ａが、半導体層９の上面および側面を十分に覆うことが可能な量を塗布するとよい。
フッ素含有樹脂のモノマーとしては、パーフルオロ（ブテニルビニルエーテル）を例示することができる。
フッ素含有溶媒としては、デカフルオロメトキシトリフルオロメチルペンタンや、パーフルオロトリブチルアミンのようなパーフルオロ溶媒を例示することができる。
溶液１０Ｓの溶媒として用いるフッ素含有溶媒は、半導体層９の形成材料である有機半導体材料を溶解しにくいため、溶液１０Ｓを塗布した際に半導体層９が溶け出すことがなく、半導体層９の劣化を抑制することができる。
次いで、図７（ｂ）に示すように、加熱し塗膜１０Ａから溶媒を除去することにより、塗膜１０Ａに含まれるモノマーやオリゴマーを重合させ、フッ素含有樹脂を形成材料とする第１絶縁体層１０を形成する。このとき、図中符号αで示すように、第１絶縁体層１０が半導体層９の上面のみならず側面も覆っているため、第１絶縁体層１０が半導体層９の保護膜として機能し、後段の工程における半導体層９の被毒や劣化を抑制可能である。
次いで、図８（ａ）に示すように、第１絶縁体層１０の表面に対し、大気圧酸素プラズマや紫外線−オゾン洗浄を施す。これにより、第１絶縁体層１０の表面を洗浄するとともに、第１絶縁体層１０の表面に水酸基を形成し、第１絶縁体層１０の表面の極性を向上させる。
次いで、図８（ｂ）に示すように、第１絶縁体層１０、ソース電極６およびドレイン電極７を覆って基板２の上面全面に、第２絶縁体層１１の形成材料である紫外線硬化型エポキシ樹脂のモノマーを含む溶液を塗布し、塗膜１１Ａを成膜する。その後、第２絶縁体層を形成する領域に対応する位置に開口部Ｍ３ａを備え、第２絶縁体層を形成しない領域に遮光部Ｍ３ｂを備えたマスクＭ３を介し、塗膜１１Ａに紫外線Ｌを照射して、塗膜１１Ａを露光する。この時、紫外線照射による硬化反応を促進させるため、熱処理を加えることとしてもよい。
次いで、図８（ｃ）に示すように、紫外線硬化型エポキシ樹脂のモノマーを溶解する現像液で現像することにより、第２絶縁体層１１を形成する。
第１絶縁体層１０と第２絶縁体層１１との合計膜厚は、各層の形成材料を含む溶液の濃度や塗布条件を制御することにより適宜変更可能である。上述の第１絶縁体層１０と第２絶縁体層１１とを形成する工程においては、ソース電極６およびドレイン電極７と、上層に形成するゲート電極との間のリークを抑制するため、第１絶縁体層１０と第２絶縁体層１１との合計膜厚が数百ｎｍ程度の厚さとなるように厚塗りする。
次いで、図９（ａ）に示すように、第２絶縁体層１１の上面全面に、上述のシランカップリング剤を必要に応じて有機溶媒で希釈した液状物１２Ｓを塗布し、塗膜１２Ａを形成する。
シランカップリング剤および有機溶媒としては、上述した下地膜３の形成で例示したものと同様のものを用いることができる。
この際、液状物が塗布される表面は、フッ素含有樹脂を形成材料とする第１絶縁体層１０ではなく、紫外線硬化型エポキシ樹脂を形成材料とする第２絶縁体層１１となっている。第２絶縁体層１１の形成材料は、第１絶縁体層１０の形成材料よりも上記液状物に対して高い親液性を有するため、液状物を第１絶縁体層１０上に直接塗布する場合と比べ、塗布した液状物が好適に濡れ広がり、良好に塗膜１２Ａを形成することができる。
なお、第２絶縁体層１１の形成材料の選択時において、「第１絶縁体層１０の形成材料よりも上記液状物に対して高い親液性」であることは、例えば上記液状物を用いて接触角を測定することで判断することができる。具体的には、表面が第１絶縁体層１０と同じ形成材料である試験片と、表面が第２絶縁体層１１と同じ形成材料である試験片と、を用意し、各試験片における上記液状物の接触角の大小関係を比較することで、相対的な親液性を判断することができる。なお、接触角が小さいと親液性が高く、接触角が大きいと親液性が低いといえる。
次いで、図９（ｂ）に示すように、塗膜１２Ａを熱処理し有機溶媒を揮発させて除去することで、下地膜１２を形成する。
次いで、図１０（ａ）に示すように、下地膜３、ソース電極６、ドレイン電極７、第２絶縁体層１１および下地膜１２を覆ってレジスト材料を塗布し、そのレジスト材料をプリベークすることでパターニングされていないレジスト層１３Ａを形成する。レジスト材料としては、ここではポジ型フォトレジストを用いる。
その後、ゲート電極を形成する領域に対応する位置に開口部Ｍ４ａを備え、ゲート電極を形成しない領域に遮光部Ｍ４ｂを備えたマスクＭ４を介し、レジスト層１３Ａに紫外線Ｌを照射して、レジスト層１３Ａを露光する。
次いで、図１０（ｂ）に示すように、紫外線が照射されたレジスト層を溶解する現像液で現像することにより、開口部１３ａが設けられたレジスト層１３を形成する。
次いで、図１０（ｃ）に示すように、開口部１３ａに露出している下地膜１２に、２価パラジウム塩のコロイド溶液を接触させることで、下地膜１２の表面に無電解めっきに用いる触媒１４を析出させる。その後、触媒１４に無電解めっき液を接触させることにより、触媒１４の表面で無電解めっき液に溶解する金属イオンを還元して析出させ、開口部１３ａ内に選択的にニッケル−リンを形成材料とするゲート電極１５を形成する。
次いで、図１０（ｄ）に示すように、残存するレジスト層の全面に紫外線を露光した後に、通常知られた現像液でレジスト層を除去する。
このようにして、本実施形態のトランジスタ１を製造することができる。
以上のような構成のトランジスタの製造方法によれば、シランカップリング剤を含む液状物を塗布して下地膜１２を形成する際、フッ素含有樹脂を形成材料とする第１絶縁体層１０の表面に、予め第１絶縁体層１０よりも上記液状物に対して高い親液性を有する第２絶縁体層１１を形成することとしている。そのため、液状物が第２絶縁体層１１上で好適に濡れ広がり、良好に下地膜１２を形成し、配線構造を形成することができる。
また、下地膜３，１２はシランカップリング剤を形成材料としており、平滑な膜となっている。そのため、下地膜の凹凸形状に起因する不具合が生じず、高性能なトランジスタを容易に製造することができる。
なお、本実施形態においては、下地膜３，１２の形成材料として、シランカップリング剤を用いることとしたが、これに限らない。下地膜３，１２としては、樹脂膜と、樹脂膜に分散したフィラーとを含む構成とすることもできる。このような下地膜においては、フィラーとして微粉末シリカやアルミナ粒子を用いることができる。
このような下地膜においては、下地膜の表面にフィラーに起因する微細な凹凸形状が形成される。無電解めっき用の金属触媒は、凹凸部分に析出して付着する。
トランジスタ１に光透過性を付与する場合、樹脂膜の形成材料として光透過性を有する樹脂材料を選択する。また、フィラーとしては、平均粒径が１００ｎｍ以下の粒子を用いるとよい。平均粒径が１００ｎｍ以下であれば、粒状、棒状、羽毛状などの形状を採用することができる。
ここで「平均粒径」とは、動的光散乱法など公知の方法を測定原理として、体積平均粒径、面積平均粒径、累積中位径（Median径）などを採用して求めることができる値である。また、フィラーが、棒状や羽毛状など異形の形状を有する場合には、一粒子のなかでの最大径（長手方向の大きさ）が上述の平均粒径であり、一粒子において短手方向の大きさは上述の平均粒径よりも小さい値を示す。
また、本実施形態においては、ソース電極６およびドレイン電極７を無電解めっきで形成することとしたが、これに限らない。ソース電極６およびドレイン電極７としては、例えば、基板２の表面に形成されたアルミニウムなどの金属膜をエッチングすることにより形成した金属配線や、印刷技術により導電性材料を電極の形状に塗布して形成した電極を用いることとしてもよい。
また、本実施形態においては、紫外線硬化型エポキシ樹脂を用いて第２絶縁体層１１を形成することとしたが、これに限らない。例えば、第２絶縁体層１１の形成材料として、熱硬化型樹脂を用い、印刷法を用いてその熱硬化型樹脂のモノマーやオリゴマーをパターニング成膜することで第２絶縁体層１１を形成することとしてもよい。第２絶縁体層１１としては、絶縁性を有し塗布可能な材料であれば用いることができる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、基板として非金属材料を用いることができる。非金属材料であるＰＥＴ基板を用いて、その基板上に下地膜を形成しためっき用部材を複数用意し、複数のめっき用部材を搬送しながら搬送過程において上述の製造方法を用いてトランジスタを製造することで、ＰＥＴ基板上に高性能のトランジスタを形成することができる。
さらに、基板として可撓性を有する長尺のＰＥＴフィルムを用い、そのフィルム上に下地膜を形成しためっき用部材をロール状に巻き取っておき、そのめっき用部材を巻出しながら搬送し、上述の製造方法を用いて連続的にトランジスタを形成した後に、製造されるトランジスタをロール状に巻き取る、所謂ロールトゥロール工程においてＰＥＴフィルム上にトランジスタを形成することができる。
［実施例］
以下に本発明を実施例により説明するが、本発明はこれらの実施例に限定されるものではない。
［実施例１］
（ソース電極およびドレイン電極の作製）
本実施例においては、アミン系シランカップリング剤である３−アミノプロピルトリエトキシシラン（ＫＢＥ９０３、信越シリコーン社製）を、０．２質量％となるようにメチルイソブチルケトン（以下、ＭＩＢＫと称することがある）に溶解して液状物を調製し、下地膜の形成に用いた。
ＰＥＴ基板（型番：Ａ−４１００（コートなし）、東洋紡績株式会社製）の表面を大気圧酸素プラズマにより洗浄した後、上記液状物をディップコートにてＰＥＴ基板上に塗布した。ディップコートの引き上げ速度は１ｍｍ／秒とした。その後、１０５℃で１５分間加熱して下地膜を形成した。
次いで、下地膜を形成したＰＥＴ基板に、ヘキサメチルジシラザン（１２０５８−１Ａ、関東化学社製）をディップコート（引き上げ速度：１ｍｍ／秒）にて塗布した。その後、１０５℃で１０分間加熱して、保護層を形成した。
次に、基板の保護層を形成したＰＥＴ基板に対し、レジスト材料（ＳＵＭＩＲＥＳＩＳＴ ＰＦＩ−３４Ａ６、住友化学株式会社製）をディップコート（引き上げ速度：１ｍｍ／秒）し、１０５℃にて５分間加熱（プリベーク）することにより、レジスト層を形成した。
次いで、フォトマスクを介して、２９ｍＷ／ｃｍ２の強度の紫外線を２秒間露光し、１０５℃で１５分間加熱（ポストベーク）した後に、２．３８％ＴＭＡＨ溶液に２分間浸漬することにより、レジスト層にマスクパターンを現像し開口部を形成した。
以下の工程においても、レジスト材料の塗布条件、露光条件、現像条件は、上述の条件を採用した。
次いで、レジスト層開口部が形成された基板について、室温にて３０秒間、超音波水洗を行った後に、無電解めっき用の触媒コロイド溶液（メルプレート アクチベーター７３３１、メルテックス社製）に、室温にて６０秒間浸漬し、レジスト層の開口部に露出している下地膜に触媒を付着させた。
次いで、表面を水洗した後に、無電解めっき液（メルプレート ＮＩ−８６７、メルテックス社製）に、７３℃にて６０秒間浸漬し、レジスト層の開口部に付着している触媒上にニッケル−リン（ＮｉＰ）を析出させてニッケル−リンめっきを行った。
次いで、表面を水洗した後に乾燥させ、残存するレジスト層を含む全面に、２９ｍＷ／ｃｍ２の強度の紫外線を１分間露光した後、エタノールに１分間浸漬することでレジスト層を除去した。
次いで、表面を水洗した後、置換金めっき浴に１分間浸漬させ、更に還元めっき浴に３分間浸漬させることで、無電解金めっきを行い、ニッケル−リン電極の表面を金で被覆してソース電極およびドレイン電極を作製した。
図１１は、ソース電極およびドレイン電極の写真である。図１１（ａ）は、ソース電極およびドレイン電極を作成した基板の全体写真であり、図１１（ｂ）はソース電極およびドレイン電極の光学顕微鏡による拡大写真である。
観察の結果、設定通りのチャネル長を有するソース電極およびドレイン電極が形成されていることを確認した。また、凹凸の少ない平坦なソース電極およびドレイン電極が形成されていることを確認した。
（有機半導体層の作製）
上述の条件でレジスト材料を成膜し、露光、現像することで、ソース電極およびドレイン電極の間のチャネル領域が露出するように開口部を有するレジスト層を形成した。窒素雰囲気下、ＴＩＰＳペンタセン（シグマアルドリッチ製）の２質量％トルエン溶液をディップコート（引き上げ速度：１ｍｍ／秒）し、自然乾燥させることで半導体材料の層を形成した。用いたＴＩＰＳペンタセン／トルエン溶液の調整も、窒素雰囲気下で行った。
次いで、基板全面に２９ｍＷ／ｃｍ２の強度の紫外線を１分間露光した後、５０ｇ／Ｌ濃度のＮａＯＨ水溶液に浸漬させてレジスト層を除去した。
次いで、表面を水洗し乾燥させることで、ソース電極およびドレイン電極の表面に接する有機半導体層をパターニング成膜した。
図１２は、表面に有機半導体層を形成したソース電極およびドレイン電極の拡大写真である。図１２（ａ）は全体写真、図１２（ｂ）は光学顕微鏡による拡大写真であり、図１１に対応する写真である。
観察の結果、ソース電極およびドレイン電極の間にＴＩＰＳペンタセンの結晶が形成されていることを確認した。
（第１絶縁体層、第２絶縁体層の作製）
上述の有機半導体層の上に、フッ素含有樹脂の形成材料である０．９質量％ＣＹＴＯＰ溶液（ＣＹＴＯＰ：ＣＴＸ−１０９Ａ、溶媒：ＣＴ−Ｓｏｌｖ．１００Ｅ、旭硝子社製）をドロップキャストした。次いで、１０５℃で３０分間加熱して溶媒を揮発させ、第１絶縁体層を形成した。第１絶縁体層の厚みは１μｍであった。
次いで、大気圧酸素プラズマを用いて第１絶縁体層の表面を１０秒間処理し、第１絶縁体層の表面を改質した。
次いで、エポキシ樹脂ベースの紫外線硬化型樹脂であるＳＵ−８（日本化薬社製）の２０質量％にディップコート（引き上げ速度：１ｍｍ／秒）し、１０５℃で１０分間加熱（プリベーク）して紫外線硬化型樹脂の塗膜を形成した。
次いで、平面視で第１絶縁体層を含む領域に開口部を有するマスクを介して、基板全面に２９ｍＷ／ｃｍ２の強度の紫外線を５秒間照射した。
硬化促進のため１０５℃で３０分熱処理（ポストベーク）した後、ＰＥＧＭＥＡ現像液に浸漬させ、紫外線硬化型樹脂をパターニング成膜した。パターニング成膜した後、１０５℃で２０分熱処理を行い、第２絶縁体層を形成した。第２絶縁体層の厚みは１μｍであった。
図１３は、第１絶縁体層および第２絶縁体層の写真である。図１３（ａ）は全体写真、図１３（ｂ）は光学顕微鏡による拡大写真であり、図１１に対応する写真である。図に示すように、基板上に一方向に配列する複数のソース電極およびドレイン電極に対し、帯状の第２絶縁体層を共通して設けた。
観察の結果、有機半導体層の輪郭に滲みや広がりが生じておらず、第１絶縁体層の形成時に、有機半導体層を溶解させていないことが確認できた。また、第２絶縁体層は、第１絶縁体層の表面ではじかれたり塗りムラを生じたりすることなく良好に形成されていることが確認できた。
（ゲート電極の作製）
大気圧酸素プラズマを用いて、第２絶縁体層を形成した基板の表面をプラズマ処理した後、上述の（ソース電極およびドレイン電極の作製）と同様の方法にて下地膜及びレジスト層の作製と、無電解めっきとを行い、第２絶縁体層上にパターニングされたゲート電極を形成した。
図１４は、ゲート電極の写真である。図１４（ａ）は全体写真、図１４（ｂ）は光学顕微鏡による拡大写真であり、図１１に対応する写真である。
観察の結果、第２絶縁体層の表面において、良好にゲート電極が形成されていることを確認した。また、第２絶縁体層について、無電解めっき工程での破損は確認されなかった。
以上のようにして、本実施例のトランジスタ１を作製した。
（トランジスタの評価）
作製したトランジスタ１のトランジスタ特性は、半導体パラメータアナライザー（４２００−ＳＣＳ、ＫＥＩＴＨＬＥＹ社製）を用いて評価した。
図１５は、実施例１のトランジスタ１のトランジスタ特性を示すグラフである。
図１５の各グラフにおいては、図を見やすくするため負の値である真の値のゲート電圧（ＶＧ）について−１をかけることで、正の値として表記している。ゲート電圧の真の値に対して、表記上用いる上記正の値（ゲート電圧に対応する値）については「−ＶＧ」として示している。
同様に、ソース−ドレイン間の電圧（ＶＤＳ）については、対応する正の値として「−ＶＤＳ」とした値を用いて示している。
また、測定されるドレイン電極で検出された電流値についても、対応する正の値として「−ＩＤ」とした値を用いて示している。
図１５（ａ）は、トランジスタ１の伝達特性を示すグラフである。図１５（ａ）のグラフにおいて、横軸はゲート電極に印加した電圧を示し、縦軸はドレイン電極で検出された電流値を示す。
得られたトランジスタ１のゲート電極に対し−８０Ｖから３０Ｖまでゲート電圧を上昇させながら印加（正スイープ）した後、３０Ｖから−８０Ｖまでゲート電圧を下降させながら印加（逆スイープ）させ、電圧に対する電流値を測定した。その際、ソース−ドレイン間には、−３０Ｖの定電圧を印加して電流を流した。
測定の結果、本実施例のトランジスタ１は、正スイープ時と逆スイープ時とでドレイン電流に差が見られず、ヒステリシスは観察されなかった。
また、図１５（ｂ）のグラフにおいて、横軸はソース・ドレイン間に印加した電圧を示し、縦軸はドレイン電極で検出された電流値を示す。図示する複数の結果は、ゲート電極に印加するゲート電圧に対応する。
得られたトランジスタ１のゲート電極に−１０Ｖ〜−４０Ｖのゲート電圧を印加し、ソース−ドレイン間に０Ｖ〜−４０Ｖの電圧を印加して電流を流した。その結果、図に示す様に、正孔が半導体層のチャネル領域（ソース−ドレイン間）に誘起され、作製したトランジスタ１はｐ型トランジスタとして動作した。また、トランジスタ１は、移動度：６×１０−３ｃｍ２／Ｖｓ，Ｏｎ／Ｏｆｆ比：１．１×１０５の特性を示した。
［比較例１］
図１６は、比較例１で形成したトランジスタ１Ｘを示す断面図であり、図１に対応する図である。図１６においては、図１に示すトランジスタ１と共通する構成については、同じ符号を付している。
図１６に示すトランジスタ１Ｘは、基板２と、下地膜３と、無電解めっき用の触媒５と、ソース電極６と、ドレイン電極７と、有機半導体層（半導体層）９と、第２絶縁体層１１と、下地膜１２と、無電解めっき用の触媒１４と、ゲート電極１５と、を有している。
トランジスタ１Ｘは、基板２の表面には下地膜３が形成され、下地膜３の一部には触媒１４と、触媒１４上に積層したゲート電極１５とが設けられている。ゲート電極１５は、第２絶縁体層１１で覆われている。第２絶縁体層１１の上面には、全面に下地膜１２が形成され、下地膜１２の一部には、２箇所に触媒５と、触媒５上にそれぞれ積層したソース電極６、ドレイン電極７が設けられている。ソース電極６とドレイン電極７とに重なって半導体層９が設けられている。
このようなトランジスタ１Ｘは、以下のようにして形成した。
（ゲート電極の作製）
実施例１のゲート電極と同様の手順で作製した。
（第２絶縁体層の作製）
作製したゲート電極の表面を大気圧酸素プラズマにより洗浄した後、感光性ＰＶＰ樹脂溶液をディップコート（引き上げ速度：１ｍｍ／秒）により塗布した。
感光性ＰＶＰ樹脂溶液としては、下記（ａ）〜（ｅ）のシクロヘキサノン溶液を用いた。
（ａ）ＰＶＰ（シグマアルドリッチ社製）
（ｂ）テトラフェニルオールエタングリシジルエーテル（シグマアルドリッチ社製）
（ｃ）トリス（４−ヒドロキシフェニル）メタントリグリシジルエーテル（シグマアルドリッチ社製）
（ｄ）ビスフェノールＡエポキシ（ＲＥ−３１０ｓ；日本化薬社製）
（ｅ）光カチオン重合開始剤（トリアリールスルホニウムヘキサフルオロアンチモン酸塩混合物、５０％ in propylene carbonate（シグマアルドリッチ社製））
感光性ＰＶＰ樹脂溶液においては、（ａ）：（ｂ）：（ｃ）：（ｄ）＝２：５：２：１の質量比とし、（ｅ）を樹脂成分（（ａ）〜（ｄ））の合計量に対して３．５質量％添加した。また、樹脂成分の濃度は、２０質量％とした。
上記感光性ＰＶＰ樹脂溶液を塗布した後、１０５℃で１０分間プリベークし、成膜する部分に開口部を有するマスクを介して紫外線を３０秒照射した。硬化促進のため１０５℃で６０分間加熱（ポストベーク）した後、アセトン現像液に浸漬させて絶縁体樹脂をパターニング成膜した。パターニング成膜した後、本硬化として１０５℃で２０分熱処理を行い、第２絶縁体層とした。成膜した絶縁体層の厚みは、１μｍであった。
（ソース電極およびドレイン電極の作製）
実施例１のソース電極およびドレイン電極と同様の手順で作製した。
（有機半導体層の作製）
実施例１の有機半導体層と同様の手順で作製した。
図１７は、作製したトランジスタ１Ｘの写真である。図１７（ａ）は全体写真、図１７（ｂ）は光学顕微鏡による拡大写真であり、図１４に対応する写真である。
観察の結果、各電極が良好に形成されているとともに、ソース電極およびドレイン電極の間にＴＩＰＳペンタセンの結晶が形成されていることが確認された。
（トランジスタの評価）
作製したトランジスタ１Ｘのトランジスタ特性は、半導体パラメータアナライザー（４２００−ＳＣＳ、ＫＥＩＴＨＬＥＹ社製）を用い、実施例１と同様にして評価した。
図１８は、比較例１のトランジスタ１Ｘのトランジスタ特性を示すグラフである。図１８（ａ）はトランジスタ１Ｘの伝達特性を示すグラフ、図１８（ｂ）はトランジスタ１Ｘの出力特性を示すグラフであり、図１５に対応するグラフである。図１８の各グラフにおいて、縦軸横軸は図１５と同じである。
図１８（ａ）に示すように、比較例１のトランジスタ１Ｘは、正スイープ時と逆スイープ時とでドレイン電流に差が見られ、ヒステリシスが観察された。
また、図１８（ｂ）に示すように、作製したトランジスタ１Ｘはｐ型トランジスタとして動作した。また、トランジスタ１Ｘは、移動度：１×１０−３ｃｍ２／Ｖｓ，Ｏｎ／Ｏｆｆ比：１．４×１０６の特性を示した。
以上の結果より、本発明の実施形態に係るトランジスタは、伝達特性においてヒステリシスが観察されず、安定した駆動が可能であることが分かった。
以上の結果より、本発明の有用性が確かめられた。
１，１Ｘ…トランジスタ、２…基板、３，１２…下地膜（めっき下地膜）、５，１４…触媒（無電解めっき用触媒）、６…ソース電極、７…ドレイン電極、９…有機半導体層（半導体層）、１０…第１絶縁体層、１０Ｓ…溶液、１１…第２絶縁体層、１２Ｓ…液状物、１５…ゲート電極。

Claims (17)

  1. ソース電極、ドレイン電極および前記ソース電極と前記ドレイン電極との表面に接する有機半導体層が形成された基板上において、前記有機半導体層を覆って、フッ素含有樹脂を形成材料とする第１絶縁体層を形成する工程と、
    前記第１絶縁体層を覆って第２絶縁体層を形成する工程と、
    前記第２絶縁体層の表面の少なくとも一部に、めっき下地膜を形成する工程と、
    前記めっき下地膜の表面に無電解めっき用触媒である金属を析出させた後に、無電解めっきにより前記めっき下地膜の表面にゲート電極を形成する工程と、を有し、
    前記めっき下地膜を形成する工程は、前記めっき下地膜の形成材料である液状物を前記第２絶縁体層の表面に塗布して行い、
    前記第２絶縁体層は、前記第１絶縁体層よりも前記液状物に対し高い親液性を有するトランジスタの製造方法。
  2. 前記第１絶縁体層を形成する工程は、前記フッ素含有樹脂と、前記フッ素含有樹脂を溶解するフッ素含有溶媒と、を含む溶液を前記有機半導体層の表面に塗布して行う請求項１に記載のトランジスタの製造方法。
  3. 前記第１絶縁体層を形成する工程では、前記有機半導体層の上面および側面を完全に覆って前記第１絶縁体層を形成する請求項１または２に記載のトランジスタの製造方法。
  4. 前記液状物は、シランカップリング剤を含み、
    前記シランカップリング剤は、窒素原子または硫黄原子のうち少なくとも一方を有する基を含んでいる請求項１から３のいずれか１項に記載のトランジスタの製造方法。
  5. 前記シランカップリング剤が、アミノ基を有する請求項４に記載のトランジスタの製造方法。
  6. 前記シランカップリング剤が、１級アミンまたは２級アミンである請求項５に記載のトランジスタの製造方法。
  7. 前記液状物は、樹脂材料が溶解した溶液と、前記溶液に分散したフィラーと、含む請求項１から３のいずれか１項に記載のトランジスタの製造方法。
  8. 前記基板が、非金属材料からなる請求項１から７のいずれか１項に記載のトランジスタの製造方法。
  9. 前記基板が、樹脂材料からなる請求項８に記載のトランジスタの製造方法。
  10. 前記基板が、可撓性を有する請求項９に記載のトランジスタの製造方法。
  11. ソース電極およびドレイン電極が形成された基板と、
    前記ソース電極および前記ドレイン電極の表面に接する半導体層と、
    前記半導体層を覆って設けられた第１絶縁体層と、
    前記第１絶縁体層を覆って設けられた第２絶縁体層と、
    前記第２絶縁体層の表面の少なくとも一部に設けられためっき下地膜と、
    前記めっき下地膜の表面に設けられたゲート電極と、を有し、
    前記第１絶縁体層は、フッ素含有樹脂を形成材料とし、
    前記第２絶縁体層は、前記第１絶縁体層よりも有機溶媒に対し高い親液性を有するトランジスタ。
  12. 前記めっき下地膜は、シランカップリング剤を含み、
    前記シランカップリング剤は、窒素原子または硫黄原子のうち少なくとも一方を有する基を含んでいる請求項１１に記載のトランジスタ。
  13. 前記めっき下地膜は、樹脂膜と、前記樹脂膜に分散したフィラーとを含む請求項１１に記載のトランジスタ。
  14. 前記半導体層は有機半導体層である請求項１１から１３のいずれか１項に記載のトランジスタ。
  15. 非金属材料からなる基板上に形成された請求項１１から１４のいずれか１項に記載のトランジスタ。
  16. 前記基板が、樹脂材料からなる請求項１５に記載のトランジスタ。
  17. 前記基板が、可撓性を有する請求項１６に記載のトランジスタ。
JP2015549188A 2013-11-21 2014-11-20 トランジスタの製造方法およびトランジスタ Pending JPWO2015076334A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013240560 2013-11-21
JP2013240560 2013-11-21
PCT/JP2014/080769 WO2015076334A1 (ja) 2013-11-21 2014-11-20 トランジスタの製造方法およびトランジスタ

Publications (1)

Publication Number Publication Date
JPWO2015076334A1 true JPWO2015076334A1 (ja) 2017-03-16

Family

ID=53179594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015549188A Pending JPWO2015076334A1 (ja) 2013-11-21 2014-11-20 トランジスタの製造方法およびトランジスタ

Country Status (5)

Country Link
US (2) US9735380B2 (ja)
JP (1) JPWO2015076334A1 (ja)
CN (1) CN105706220B (ja)
TW (1) TWI628719B (ja)
WO (1) WO2015076334A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168817A (ja) * 2016-03-15 2017-09-21 ローム株式会社 チップ抵抗器およびその製造方法
US11530292B2 (en) * 2016-11-09 2022-12-20 Basf Se Polyurethane comprising graphene nano structure
US20190292347A1 (en) * 2016-11-30 2019-09-26 Hitachi Chemical Company, Ltd. Two-part curable urethane composition
US10490746B2 (en) * 2017-03-01 2019-11-26 Palo Alto Research Center Incorporated Selective surface modification of OTFT source/drain electrode by ink jetting F4TCNQ
US10466193B2 (en) 2017-03-01 2019-11-05 Palo Alto Research Center Incorporated Printed gas sensor
KR102000592B1 (ko) * 2017-07-04 2019-07-16 주식회사 엔디디 바이오 감지 장치 및 그 제조방법
WO2019076709A1 (en) 2017-10-19 2019-04-25 Basf Se NOVEL SUBSTITUTED BENZONAPHTHATHIOPHENES COMPOUNDS FOR ORGANIC ELECTRONIC ELEMENTS
EP3762979A1 (en) 2018-03-07 2021-01-13 Clap Co., Ltd. Patterning method for preparing top-gate, bottom-contact organic field effect transistors
CN110218978B (zh) * 2019-07-22 2021-05-11 绍兴文理学院 一种基于铜箔基底的有机单分子层薄膜制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119331A (ja) * 1990-09-10 1992-04-20 Stanley Electric Co Ltd 薄膜トランジスタとその製造方法
JP2003518754A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理された素子
JP2005513788A (ja) * 2001-12-19 2005-05-12 アベシア・リミテッド 有機誘電体を有する有機電界効果トランジスタ
JP2005150640A (ja) * 2003-11-19 2005-06-09 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2006089777A (ja) * 2004-09-21 2006-04-06 Jsr Corp 感光性樹脂組成物、金属パターン及びその形成方法
JP2007036247A (ja) * 2005-07-28 2007-02-08 Palo Alto Research Center Inc 電気コンポーネントの製造方法および電気コンポーネント構造
JP2010278173A (ja) * 2009-05-28 2010-12-09 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2013225560A (ja) * 2012-04-20 2013-10-31 Sharp Corp 有機デバイス及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
JP2006005041A (ja) * 2004-06-16 2006-01-05 Toshiba Corp 有機半導体素子とその製造方法
GB0426563D0 (en) * 2004-12-03 2005-01-05 Plastic Logic Ltd Alignment tolerant patterning on flexible substrates
KR101369864B1 (ko) * 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
JP5037168B2 (ja) 2007-02-23 2012-09-26 株式会社カネカ 無電解めっき用材料、積層体及びプリント配線板
JP4844767B2 (ja) * 2008-10-03 2011-12-28 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
GB2465597A (en) * 2008-11-24 2010-05-26 Merck Patent Gmbh Magnetron sputter ion plating
JP5630036B2 (ja) * 2009-05-07 2014-11-26 セイコーエプソン株式会社 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器
WO2010135539A1 (en) * 2009-05-20 2010-11-25 The Trustees Of The University Of Pennsylvania Self-adaptive bio-signal and modulation device
US20120313086A1 (en) * 2010-09-07 2012-12-13 Nippon Kayaku Kabushiki Kaisha Organic Semiconductor Material, Organic Semiconductor Composition, Organic Thin Film, Field-Effect Transistor, And Manufacturing Method Therefor
TWI423449B (zh) * 2010-12-09 2014-01-11 Au Optronics Corp 氧化物半導體薄膜電晶體及其製作方法
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6110801B2 (ja) * 2014-03-07 2017-04-05 富士フイルム株式会社 有機薄膜トランジスタ
JP6246150B2 (ja) * 2014-03-26 2017-12-13 富士フイルム株式会社 非発光性有機半導体デバイス用塗布液、有機トランジスタ、化合物、非発光性有機半導体デバイス用有機半導体材料、有機トランジスタ用材料、有機トランジスタの製造方法および有機半導体膜の製造方法の提供
JP6393936B2 (ja) * 2014-09-05 2018-09-26 Dic株式会社 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119331A (ja) * 1990-09-10 1992-04-20 Stanley Electric Co Ltd 薄膜トランジスタとその製造方法
JP2003518754A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理された素子
JP2005513788A (ja) * 2001-12-19 2005-05-12 アベシア・リミテッド 有機誘電体を有する有機電界効果トランジスタ
JP2005150640A (ja) * 2003-11-19 2005-06-09 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2006089777A (ja) * 2004-09-21 2006-04-06 Jsr Corp 感光性樹脂組成物、金属パターン及びその形成方法
JP2007036247A (ja) * 2005-07-28 2007-02-08 Palo Alto Research Center Inc 電気コンポーネントの製造方法および電気コンポーネント構造
JP2010278173A (ja) * 2009-05-28 2010-12-09 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2013225560A (ja) * 2012-04-20 2013-10-31 Sharp Corp 有機デバイス及びその製造方法

Also Published As

Publication number Publication date
WO2015076334A1 (ja) 2015-05-28
CN105706220A (zh) 2016-06-22
TW201523741A (zh) 2015-06-16
US20170309847A1 (en) 2017-10-26
US9735380B2 (en) 2017-08-15
US9871215B2 (en) 2018-01-16
TWI628719B (zh) 2018-07-01
US20160254466A1 (en) 2016-09-01
CN105706220B (zh) 2018-09-18

Similar Documents

Publication Publication Date Title
WO2015076334A1 (ja) トランジスタの製造方法およびトランジスタ
TWI524565B (zh) Production method of transistor and transistor
US11309503B2 (en) Transistor manufacturing method
JP2011216647A (ja) パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
JP6394691B2 (ja) 配線パターンの製造方法およびトランジスタの製造方法
JPWO2015129799A6 (ja) 配線パターンの製造方法およびトランジスタの製造方法
US10510460B2 (en) Composition, laminate, method of manufacturing laminate, transistor, and method of manufacturing transistor
US10476005B2 (en) Composition, laminate, method of manufacturing laminate, transistor, and method of manufacturing transistor
JP2011259001A (ja) パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
WO2013176247A1 (ja) トランジスタの製造方法およびトランジスタ
JPWO2020031404A1 (ja) トランジスタの製造方法
WO2019163529A1 (ja) 半導体素子の製造方法、電子デバイスの製造方法、半導体素子、および、電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306