TWI421837B - 驅動電路及具有該驅動電路之畫素電路 - Google Patents

Description

驅動電路及具有該驅動電路之畫素電路

本發明是有關於一種驅動電路及具有該驅動電路之畫素電路，特別是指一種可以改善臨界電壓漂移效應及發光元件老化之驅動電路及具有該驅動電路之畫素電路。

一有機發光二極體(OLED)的亮度是與其驅動電流I _OLED 成一正比例關係的。而目前當應用OLED於一顯示系統時，其與對應之驅動電路的連結仍普遍存在著以下的問題：一為驅動電路中的電晶體的臨界電壓可能因為製程變異的關係而造成漂移現象，導致OLED的驅動電流不穩定，進而使得OLED的亮度隨之發生不穩定的現象，其二為OLED因為材料老化或是長時間操作下，容易發生OLED兩端跨壓逐漸上升導致發光效率下降的問題，因為跨壓的上升會影響OLED的驅動電流發生衰減現象，而驅動電流衰減就會造成OLED亮度衰減。此外，現今技術中對於畫素補償電路的設計多半使用過多的電晶體，這將會使得畫素內開口率出現衰減甚至過低的現象，因此有必要找出一種可以有效抑制因電晶體臨界電壓漂移及OLED老化所造成的驅動電流衰減現象，使得OLED亮度得以保持穩定的方法，同時，又必須利用精簡的電路設計使得畫素開口率得以保持。

因此，本發明之目的，即在提供一種畫素電路，包含：一發光單元，具有一第一端與一第二端；及一驅動電路，包括：一第一電晶體，具有一第一端、一第二端，及一決定該第一端及該第二端是否導通的控制端；一電容；一第一開關，具有一第一端與一第二端；及一第二開關，具有一第一端與一第二端；其中，該發光單元之第一端接收一第一電源電壓及該第一電晶體之第二端接收一第二電源電壓，該第一開關之第一端與該第一電晶體之第一端電連接，該第一開關之第二端與該第一電晶體之控制端電連接，且該第一開關接收一第一控制訊號，以決定該第一電晶體之第一端、及控制端是否電連接，而該第二開關之第一端與該發光單元之第二端電連接，該第二開關之第二端與該第一電晶體之第一端電連接，且該第二開關接收一第二控制訊號，以決定該發光單元之第二端與該第一電晶體之第一端是否電連接，該電容之一端與該第一電晶體之控制端電連接，且該電容之另一端接收一資料電壓，並根據該第一開關及該第二開關之導通狀態以控制該發光單元之一驅動電流。

此外，本發明另外提供一種驅動電路，用以控制一具有一第一端與一第二端之發光單元，其包含：一第一電晶體，具有一第一端、一第二端，及一決定 該第一端及該第二端是否導通的控制端；一電容；一第一開關，具有一第一端與一第二端；及一第二開關，具有一第一端與一第二端；一發光單元，具有一第一端與一第二端；及一驅動電路，包括：一第一電晶體，具有一第一端、一第二端，及一決定該第一端及該第二端是否導通的控制端；一電容；一第一開關，具有一第一端與一第二端；及一第二開關，具有一第一端與一第二端；其中，該發光單元之第一端接收一第一電源電壓及該第一電晶體之第二端接收一第二電源電壓，該第一開關之第一端與該第一電晶體之第一端電連接，該第一開關之第二端與該第一電晶體之控制端電連接，且該第一開關接收一第一控制訊號，以決定該第一電晶體之第一端、及控制端是否電連接，而該第二開關之第一端與該發光單元之第二端電連接，該第二開關之第二端與該第一電晶體之第一端電連接，且該第二開關接收一第二控制訊號，以決定該發光單元之第二端與該第一電晶體之第一端是否電連接，該電容之一端與該第一電晶體之控制端電連接，且該電容之另一端接收一資料電壓，並根據該第一開關及該第二開關之導通狀態以控制該發光單元之一驅動電流。

此外，本發明另外提供一種畫素電路，包含： 一發光單元，具有一第一端與一第二端；及一驅動電路，包括：一第一電晶體，具有一第一端、一第二端，及一決定該第一端及該第二端是否導通的控制端；一電容；一第一開關，具有一第一端與一第二端；一第二開關，具有一第一端與一第二端；一第三開關，具有一第一端與一第二端；其中，該發光單元之第一端接收一第一電源電壓及該第一電晶體之第二端接收一第二電源電壓，該第一開關之第一端與該第一電晶體之第一端電連接，該第一開關之第二端與該第一電晶體之控制端電連接，且該第一開關接收一第一控制訊號，以決定該第一電晶體之第一端、及控制端是否電連接，而該第二開關之第一端與該發光單元之第二端電連接，該第二開關之第二端與該第一電晶體之第一端電連接，且該第二開關接收一第二控制訊號，以決定該發光單元之第二端與該第一電晶體之第一端是否電連接，該第三開關之第一端接收一資料電壓，且該第三開關之第二端與該第二開關之第一端、該發光單元之第二端電連接，該第三開關接收一第三控制訊號以決定該第三開關之第一端與第二端是否電連接，該電容之一端與該第一電晶體之控制端電連接，且該電容之另一端接收一資料電壓，並根據該第一開關之導通狀態以控制該發光單元之一驅動電流。

此外，本發明另外提供一種驅動電路，用以控制一具有一第一端與一第二端之發光單元，其包含：一第一電晶體，具有一第一端、一第二端，及一決定該第一端及該第二端是否導通的控制端；一電容；一第一開關，具有一第一端與一第二端；一第二開關，具有一第一端與一第二端；及一第三開關，具有一第一端與一第二端；其中，該發光單元之第一端接收一第一電源電壓及該第一電晶體之第二端接收一第二電源電壓，該第一開關之第一端與該第一電晶體之第一端電連接，該第一開關之第二端與該第一電晶體之控制端電連接，且該第一開關接收一第一控制訊號，以決定該第一電晶體之第一端、及控制端是否電連接，而該第二開關之第一端與該發光單元之第二端電連接，該第二開關之第二端與該第一電晶體之第一端電連接，且該第二開關接收一第二控制訊號，以決定該發光單元之第二端與該第一電晶體之第一端是否電連接，該第三開關之第一端接收一資料電壓，且該第三開關之第二端與該第二開關之第一端、該發光單元之第二端電連接，該第三開關接收一第三控制訊號以決定該第三開關之第一端與第二端是否電連接，該電容之一端與該第一電晶體之控制端電連接，且該電容之另一端接收一資料電壓，並根據該第一開關之導通狀態以控制該發光單元之一驅動電流。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之二個較佳實施例的詳細說明中，將可清楚的呈現。

在本發明被詳細描述之前，要注意的是，在以下的說明內容中，類似的元件是以相同的編號來表示。

第一較佳實施例

在一面板中具有多數個畫素，並依其解析度的不同而有不同數量的列，舉例來說，一1920×1080解析度之面板具有1080個列，每一列上具有1920個畫素，而位於同一列的該等畫素電路是於同一週期資料輸入對應之資料電壓，因此，本實施例是一面板之第N列中的一畫素之畫素電路。

參閱圖1，本發明之第一較佳實施例包含：一發光單元1、一驅動電路2，其中，該驅動電路2包括：一第一電晶體21、一第一開關、一第二開關，及一電容24，在本實施例中該發光單元1是一有機發光二極體(OLED)，且該第一開關及第二開關分別以一第二電晶體22及一第三電晶體23據以實施之，下面說明針對上述該等電晶體皆以N型薄膜電晶體形式進行說明，但在本發明中舉凡P型薄膜電晶體、N型金屬氧化物半導體、P型金屬氧化物半導體皆得以簡易修改而據以實施之，因此不以N型薄膜電晶體為限。

每一電晶體21、22、23皆具有一第一端、一第二端，及一用以決定該第一端與該第二端是否導通之控制端。而 該發光單元具有一與一第一電源電壓V _DD 電連接之第一端及一與該第三電晶體23之第一端電連接之第二端，該第一電晶體21之第一端與該第二電晶體22之第二端、該第三電晶體23之第二端電連接，該第一電晶體21之第二端電連接於一第二電源電壓V _SS ，該第一電晶體21之控制端分別與該第二電晶體22之第一端及該電容24之一端電連接，該第二、第三電晶體22、23之控制端分別接收一第一控制訊號及一第二控制訊號，該電容24之另一端電連接於一資料電壓V _DATA 。

其中，值得說明的是，因為該第二、第三電晶體22、23皆為一N型薄膜電晶體，因此，當該第一、第二控制訊號為高電位時，其對應之第二、第三電晶體22、23之第一端與第二端為導通狀態，反之，當該第一、第二控制訊號為低電位時，其對應之第二、第三電晶體22、23之第一端與第二端為不導通狀態。若是該等電晶體是以P型電晶體實現時，其控制訊號的電位狀態與對應之P型電晶體之關係即為反向之關係。

本實施例之畫素電路的操作模式說明如下：聯合參閱圖1、2，首先，該第一、第二控制訊號皆被設定為高電位，因此，該第二、第三電晶體22、23皆被導通，其中該第一電晶體21之第一端及其控制端上的電壓皆為V _DD -V _OLED ，V _OLED 為該發光單元1(即為一有機發光二極體)之第一端及第二端間的跨壓，因此該電容24之兩端電壓差為V _DATA -(V _DD -V _OLED )，V _DATA 為該資料電壓。

當該電容24充電至V _DATA -(V _DD -V _OLED )後，該畫素電路將操作於一補償模式，此時第二控制訊號被設定為低電位，使得該第三電晶體23不導通，因此該電容24透過該第一電晶體21開始進行放電，直到該第一電晶體21之控制端的電壓放電至V _SS +V _{TH 1} 時(V _{TH 1} 為該第一電晶體21之臨界電壓)，該第一電晶體21切換為不導通狀態，此時該電容24之兩端電壓差為V _DATA -(V _SS +V _{TH 1} )，然後，該第一控制訊號被設定為低電位，使得該第二電晶體22不導通，因此，該電容24因沒有放電路徑使得其兩端電壓差被保持於V _DATA -(V _SS +V _{TH 1} )，故該畫素電路中的電容24二端電壓可以保持不變，也就是說，第N列之該等畫素電路中的電容二端電壓皆保持不變。

然後，第N+1列畫素電路所對應之第二、第一控制訊號依序被設定為低電位，使其電容24的兩端電壓差可以保持固定，依次類推，直到最後一列畫素電路的電容24的兩端電壓差保持固定。

然後，該畫素電路操作於一發光模式，每一列畫素電路的第二控制訊號同時被設定為高電位，使得對應之第三電晶體23導通，而資料電壓同時亦增加一發光電壓△V ，此時，該第一電晶體21之控制端電壓為V _SS +V _{TH 1} +△V ，因此，根據下列方程式得以計算出該發光單元1之驅動電流I _OLED 如下：I _OLED =K (V _GS -V _{TH 1} )² =K (V _SS +V _{TH 1} +△V -V _SS -V _{TH 1} )² ∴I _OLED =K (△V )² .....(F .1)

由上式可知，該發光單元1之驅動電流I _OLED 與該發光電壓之平方成正比例關係，因此，該發光單元1之驅動電流I _OLED 與該第一電晶體21之臨界電壓V _{TH 1} 無關，所以可以避免該第一電晶體21因為製程上的差異或是其長時間操作導致發生變異後，其臨界電壓V _{TH 1} 對於該驅動電流I _OLED 的影響。此外，在本電路中，由於僅使用三個電晶體，故可以大幅提昇畫素開口率。

第二較佳實施例

參閱圖3，該第二較佳實施例與第一較佳實施例最大的不同在於，本實施例增加一第三開關，相同於該第一、第二開關22、23，本實施例中該第三開關是以一第四電晶體25實現，其中，該第四電晶體25亦為一N型薄膜電晶體，但不以此為限。

該第四電晶體25具有一與該電容24一端電連接之第一端、一分別與該發光單元1之第二端與該第三電晶體23之第一端電連接之第二端，及一接收並根據一第三控制訊號以決定其第一端與第二端是否導通之控制端。

本實施例在該畫素電路操作於補償模式之前，先執行一偵錯模式如下：當一具有該第三開關之畫素電路操作於該偵錯模式時，該第一、第二控制訊號設定為低電位、該第三控制訊號設定為高電位，因此，該第二、第三電晶體22、23為不導通狀態，該第四電晶體25為導通狀態，此時，當該第四電 晶體25之第一端接收一資料電壓(此時該資料電壓為輸入的一參考電壓值V _REF )時，換句話說，當該畫素電路操作於偵錯模式時，會先輸入一參考電壓值V _REF 至該第四電晶體25以對該發光單元進行偵錯，此時，該發光單元1之兩端跨壓為V _DD -V _REF ，此時，根據該發光單元1之跨壓即可計算出該發光單元1之驅動電流I _REAL ，然後再根據該發光單元1之理想驅動電流I _IDEAL 即可計算出一電流衰減率如下：

其中，α 為電流衰減率。

因此，當該發光單元1因為材料老化或是使用時間過長等因素造成驅動電流出現衰減現象時，可以利用上述之電流衰減率進行補償，其補償方式如下所述：舉例來說，假設該發光單元1之亮度衰減率為0.6，則該發光單元1之驅動電流修正公式如下：

其中，為修正後的驅動電流。

根據方程式(F .1)，驅動電流是跟發光電壓的平方成正比例關係，因此，方程式(F .3)可以修改成如下所示：

因為，△V =V _peak -V _DATA ，且△V ^* =V _peak -V _DATA ^* ，其中，V _peak 為該資料電壓V _DATA 加上該發光電壓△V 之和。

所以，方程式(F .4)可以修改成如下所示：

因此，該發光單元1操作於該偵錯模式，即可得知為因應其材料老化等因素所造成的驅動電流衰減現象，該資料電壓的修正方程式，故藉由本實施例可以避免該發光單元的老化導致的驅動電流衰減，造成該發光單元1的亮度同步出現衰減的現象。

最後，該第三控制訊號設定為低電位，使該第四電晶體25不導通，然後輸入該資料電壓並同時設定該第一、第二控制訊號為高電位，使得該畫素電路如同該第一較佳實施例所述依序執行於該補償模式、發光模式，以驅動該發光單元1。

綜上所述，藉由本發明之設計，可以有效避免因製程變異或是使用時間過長所造成的電晶體臨界電壓漂移效應，使得該畫素電路不會因為該臨界電壓漂移效應而影響發光效率，同時可以有效避免如一有機發光二極體的材料老化現象所造成驅動電流衰減，進而導致其發光亮度衰減的現象，此外，本發明之設計相當精簡，利用三至四顆電晶體及可達到上述目的，因此不會大幅影響開口率，故確實能達成本發明之目的。

惟以上所述者，僅為本發明之較佳實施例而已，當不 能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

1‧‧‧發光單元

2‧‧‧驅動電路

21‧‧‧第一電晶體

22‧‧‧第二電晶體

23‧‧‧第三電晶體

24‧‧‧電容

25‧‧‧第四電晶體

圖1是本發明之第一較佳實施例之電路圖；圖2是該第一較佳實施例之時序圖；及圖3是本發明之第一較佳實施例之電路圖。

1‧‧‧發光單元

2‧‧‧驅動電路

21‧‧‧第一電晶體

22‧‧‧第二電晶體

23‧‧‧第三電晶體

24‧‧‧電容

Claims (23)

1. 一種畫素電路，包含：一發光單元，具有一第一端與一第二端；及一驅動電路，包括：一第一電晶體，具有一第一端、一第二端，及一決定該第一端及該第二端是否導通的控制端；一電容；一第一開關，具有一第一端與一第二端；一第二開關，具有一第一端與一第二端；一第三開關，具有一第一端與一第二端；其中，該發光單元之第一端接收一第一電源電壓及該第一電晶體之第二端接收一第二電源電壓，該第一開關之第一端與該第一電晶體之第一端電連接，該第一開關之第二端與該第一電晶體之控制端電連接，且該第一開關接收一第一控制訊號，以決定該第一電晶體之第一端、及控制端是否電連接，而該第二開關之第一端與該發光單元之第二端電連接，該第二開關之第二端與該第一電晶體之第一端電連接，且該第二開關接收一第二控制訊號，以決定該發光單元之第二端與該第一電晶體之第一端是否電連接，該第三開關之第一端接收一資料電壓，且該第三開關之第二端與該第二開關之第一端、該發光單元之第二端電連接，該第三開關接收一第三控制訊號以決定該第三開關之第一端與第二端是否電連接，該電容之一端與該第一電晶體之控制端電連接，且該電 容之另一端接收一資料電壓，並根據該第一開關之導通狀態以控制該發光單元之一驅動電流。
2. 依據申請專利範圍第1項所述之畫素電路，在一偵錯模式操作，其中，當該畫素電路操作於該偵錯模式時，分別設定該第一、第二、第三控制訊號，使得該第一、第二開關不導通、該第三開關導通，然後將一參考電壓傳送至該發光單元之第二端。
3. 依據申請專利範圍第2項所述之畫素電路，在一補償模式及一發光模式操作，其中，當該畫素電路操作於該補償模式時，分別設定該第一、第二、第三控制訊號，使得該第一開關導通且該第二、第三開關不導通，直到該第一電晶體之控制端電壓放電至該第二電源電壓加上一臨界電壓值；當該畫素電路操作於該發光模式時，分別設定該第一、第二、第三控制訊號，使得該第一、第三開關不導通且該第二開關導通，並將該資料電壓增加一發光電壓，以控制該發光單元之驅動電流與該發光電壓之平方成正比例關係。
4. 依據申請專利範圍第3項所述之畫素電路，在一補償模式操作，其中更包括當該第一電晶體之控制端電壓降至該第二電源電壓加上一臨界電壓值後，設定該第一控制訊號使得該第一開關為不導通。
5. 依據申請專利範圍第1項所述之畫素電路，其中，該第一開關包括一具有一第一端、一第二端、一控制端之第 二電晶體，該第二電晶體之第一、第二端分別與該第一電晶體之第一端、控制端電連接，且該第二電晶體之控制端用以接收該第一控制訊號。
6. 依據申請專利範圍第1項所述之畫素電路，其中，該第二開關包括一具有一第一端、一第二端、一控制端之第三電晶體，該第三電晶體之第一、第二端分別與該發光單元之第二端、該第一電晶體之第一端電連接，且該第三電晶體之控制端用以接收該第二控制訊號。
7. 依據申請專利範圍第1項所述之畫素電路，其中，該第三開關包括一具有一第一端、一第二端、一控制端之第四電晶體，該第四電晶體之第一、第二端分別與該資料電壓及該發光單元之第二端電連接，且該第四電晶體之控制端用以接收該第三控制訊號。
8. 依據申請專利範圍第1項所述之畫素電路，其中，該發光單元為一有機發光二極體。
9. 依據申請專利範圍第1項所述之畫素電路，其中，該第一電晶體為N型薄膜電晶體。
10. 依據申請專利範圍第1項所述之畫素電路，其中，該第一電晶體為P型薄膜電晶體。
11. 依據申請專利範圍第1項所述之畫素電路，其中，該第一電晶體為N型金屬氧化物半導體。
12. 依據申請專利範圍第1項所述之畫素電路，其中，該第一電晶體為P型金屬氧化物半導體。
13. 一種驅動電路，用以控制一具有一第一端與一第二端之 發光單元，其包含：一第一電晶體，具有一第一端、一第二端，及一決定該第一端及該第二端是否導通的控制端；一電容；一第一開關，具有一第一端與一第二端；一第二開關，具有一第一端與一第二端；及一第三開關，具有一第一端與一第二端；其中，該發光單元之第一端接收一第一電源電壓及該第一電晶體之第二端接收一第二電源電壓，該第一開關之第一端與該第一電晶體之第一端電連接，該第一開關之第二端與該第一電晶體之控制端電連接，且該第一開關接收一第一控制訊號，以決定該第一電晶體之第一端、及控制端是否電連接，而該第二開關之第一端與該發光單元之第二端電連接，該第二開關之第二端與該第一電晶體之第一端電連接，且該第二開關接收一第二控制訊號，以決定該發光單元之第二端與該第一電晶體之第一端是否電連接，該第三開關之第一端接收一資料電壓，且該第三開關之第二端與該第二開關之第一端、該發光單元之第二端電連接，該第三開關接收一第三控制訊號以決定該第三開關之第一端與第二端是否電連接，該電容之一端與該第一電晶體之控制端電連接，且該電容之另一端接收一資料電壓，並根據該第一開關之導通狀態以控制該發光單元之一驅動電流。
14. 依據申請專利範圍第13項所述之驅動電路，在一偵錯模 式操作，其中，當該驅動電路操作於該偵錯模式時，分別設定該第一、第二、第三控制訊號，使得該第一、第二開關不導通、該第三開關導通，然後將一參考電壓傳送至該發光單元之第二端。
15. 依據申請專利範圍第14項所述之驅動電路，在一補償模式及一發光模式操作，其中，當該驅動電路操作於該補償模式時，分別設定該第一、第二、第三控制訊號，使得該第一開關導通且該第二、第三開關不導通，直到該第一電晶體之控制端電壓放電至該第二電源電壓加上一臨界電壓值；當該驅動電路操作於該發光模式時，分別設定該第一、第二、第三控制訊號，使得該第一、第三開關不導通且該第二開關導通，並將該資料電壓增加一發光電壓，以控制該發光單元之驅動電流與該發光電壓之平方成正比例關係。
16. 依據申請專利範圍第15項所述之驅動電路，在一補償模式操作，其中更包括當該第一電晶體之控制端電壓降至該第二電源電壓加上一臨界電壓值後，設定該第一控制訊號使得該第一開關為不導通。
17. 依據申請專利範圍第13項所述之驅動電路，其中，該第一開關包括一具有一第一端、一第二端、一控制端之第二電晶體，該第二電晶體之第一、第二端分別與該第一電晶體之第一端、控制端電連接，且該第二電晶體之控制端用以接收該第一控制訊號。
18. 依據申請專利範圍第13項所述之驅動電路，其中，該第二開關包括一具有一第一端、一第二端、一控制端之第三電晶體，該第三電晶體之第一、第二端分別與該發光單元之第二端、該第一電晶體之第一端電連接，且該第三電晶體之控制端用以接收該第二控制訊號。
19. 依據申請專利範圍第13項所述之驅動電路，其中，該第三開關包括一具有一第一端、一第二端、一控制端之第四電晶體，該第四電晶體之第一、第二端分別與該資料電壓及該發光單元之第二端電連接，且該第四電晶體之控制端用以接收該第三控制訊號。
20. 依據申請專利範圍第13項所述之驅動電路，其中，該第一電晶體為一N型薄膜電晶體。
21. 依據申請專利範圍第13項所述之驅動電路，其中，該第一電晶體為一P型薄膜電晶體。
22. 依據申請專利範圍第13項所述之驅動電路，其中，該第一電晶體為一N型金屬氧化物半導體。
23. 依據申請專利範圍第13項所述之驅動電路，其中，該第一電晶體為一P型金屬氧化物半導體。