TWI420825B - 校準電路 - Google Patents

Description

校準電路

本專利申請案一般係關於用於校準一數位至類比轉換器(DAC)的輸出之電路。

自動測試設備(ATE)表示一用於測試器件(例如半導體、電子電路、及印刷電路板裝配件)的通常由電腦驅動之自動化系統。將一藉由ATE測試之器件稱為一被測器件(DUT)。

ATE能夠為一DUT提供不同類型的信號。測試信號屬於此等信號，其係用於測試該DUT。該等測試信號可以係依據從一電腦或其他處理器件接收到的數位信號而產生之類比信號。該ATE中的一數位至類比轉換器(DAC)(或若干DAC)一般係用於執行從數位至類比之(若干)轉換。

一DAC藉由對一數位信號取樣來產生一類比信號。一DAC可以使用一時脈之一邊緣(上升或下降邊緣)或該時脈之兩個邊緣對該數位信號取樣。使用兩個邊緣取樣意味著於該時脈之上升與下降邊緣皆對該數位信號取樣。此取樣類型產生一較高取樣速率，並因而產生一更精確之類比信號。然而，使用該時脈之兩個邊緣取樣對於該時脈中之負載循環錯誤會相當敏感。

一時脈之負載循環係該時脈處於高位的時間數量相對於一時脈循環的時間之一比率。在某些系統中，若該比率係任一非50%之比率(意味著該時脈一半時間係高及一半時間係低)，則該負載循環中發生一錯誤。對於使用該時脈之兩個邊緣取樣之DAC，該負載循環中之一錯誤可以導致輸出類比信號中的頻率雜訊。

本專利申請案說明用於校準一電路的輸出之方法及裝置(包括電腦程式產品)，例如ATE中之一DAC。

一般而言，在一方面，本發明係關於包括回應一時脈信號來輸出第一資料與第二資料的一多工器之電路，其中該時脈信號具有上升與下降時脈邊緣，且該多工器於一上升時脈邊緣輸出第一資料而於一下降時脈邊緣輸出第二資料。一數位至類比轉換器(DAC)接收該第一資料與該第二資料並從其產生互補的第一與第二信號。一濾波器對該等互補的第一信號與第二信號進行過濾並藉此產生第一與第二已過濾信號。一電壓計測量該等第一與第二已過濾信號之間的差。該電壓差在一程序中係用於獲得該時脈信號中之一負載循環錯誤並對其進行校正。本發明之此方面還可以包括一或多個以下特徵。

該濾波器可以係一低通濾波器。該第一資料與該第二資料可各包括對應於類比電壓位準之n位元值，其中n>1。可以使用時脈產生電路來產生該時脈信號。可以使用一控制器來調整該時脈產生電路以實質上補償該負載循環錯誤。該控制器可調整該時脈產生電路來改變該時脈信號之負載循環。該控制器可複數次調整該時脈產生電路以便減小該負載循環錯誤。對該時脈產生電路進行複數次調整可實質上補償藉由該DAC引入的負載循環中之錯誤。可使用一追蹤電路來識別作為該時脈信號中因與該電路相關之一操作條件之一變化而引入之一第二負載循環錯誤，並實質上補償該第二負載循環錯誤。該追蹤電路可包括下述一或多個組件：一多工器，其係用於回應於該時脈信號輸出第三資料與第四資料，其中該多工器於一上升時脈邊緣輸出第三資料而於一下降時脈邊緣輸出第四資料；一DAC，其係用於接收該第三資料與該第四資料並輸出互補的第三信號與第四信號；一低通濾波器，其係用於過濾該等互補的第三信號與第四信號並藉此產生第三與第四已過濾信號；以及一電壓計，其係用於測量該等第三與第四已過濾信號之間的差，其中該差對應於該第二負載循環錯誤。該第三資料可包括具有一第一電壓位準之單一位元值，而該第四資料可包括具有一第二電壓位準之單一位元值，其中該等第一與第二電壓位準不同。該操作條件可包括溫度與施加用於給該電路供電的電壓之至少一者。

一般而言，在另一方面，本發明係關於一種校準一DAC之方法，其包括回應一具有上升與下降時脈邊緣之時脈信號將第一資料與第二資料輸出至該DAC，其中於一上升時脈邊緣輸出該第一資料而於一下降時脈邊緣輸出該第二資料。該方法還包括：經由該DAC產生互補的第一信號與第二信號，其中分別依據該等第一與第二資料產生該等互補的第一信號與第二信號；對該等互補的第一信號與第二信號進行過濾來產生第一與第二已過濾信號；獲得該等第一與第二已過濾信號之間的差；以及依據該差調整該時脈信號之一負載循環。本發明之此方面還可以包括一或多個以下特徵。

可以藉由低通過濾執行過濾。該第一資料與該第二資料可各包括對應於類比電壓位準之n位元值，其中n>1。可以調整該負載循環以便減小該負載循環中之一錯誤。可以複數次調整該負載循環以便實質上補償該負載循環中之該錯誤。對該負載循環進行複數次調整可實質上補償藉由該DAC引入的負載循環中之錯誤。該方法還可以包括識別該時脈信號中因與該方法相關之一操作條件之一變化而引入之一第二負載循環錯誤，並實質上補償該第二負載循環錯誤。對該第二負載循環錯誤進行識別可包括回應該時脈信號輸出第三資料與第四資料，其中該多工器於一上升時脈邊緣輸出第三資料而於一下降時脈邊緣輸出第四資料；分別依據該第三資料與該第四資料產生互補的第三信號與第四信號；對該等互補的第三信號與第四信號進行過濾以藉此產生第三與第四已過濾信號；以及測量該等第三與第四已過濾信號之間的差，其中該差對應於該第二負載循環錯誤。該第三資料可包括具有一第一電壓位準之單一位元值，而該第四資料可包括具有一第二電壓位準之單一位元值，其中該等第一與第二電壓位準不同。該操作條件可包括溫度與施加用於給該方法供電的電壓之至少一者。

附圖與下面說明中表述一或多個範例之細節。從說明書、附圖及申請專利範圍將明白本發明的其他特徵、方面及優點。

參見圖1，用於測試一被測器件(DUT)18(例如一半導體器件)之一系統10包括一測試器12，例如自動測試設備(ATE)或其他類似測試器件。為控制測試器12，系統10包括透過一硬線連接16與測試器12介接之一電腦系統14。一般而言，電腦系統14將指令傳送至測試器12，該等指令啟動用於測試DUT 18的常式與功能之執行。此類執行測試常式可以啟動測試信號之產生及其向該DUT 18之發射以及來自該DUT的回應之收集。可以藉由系統10測試各類DUT。例如，DUT可以係半導體器件，例如一積體電路(IC)晶片(如記憶體晶片、微處理器、類比至數位轉換器、數位至類比轉換器等)。

為提供測試信號並從該DUT收集回應，將測試器12連接至一或多個連接器接針，該等接針為DUT 18之內部電路提供一介面。為測試某些DUT，可將(例如)多達64或128個連接器接針(或更多)介接至測試器12。基於解說目的，在此範例中，經由一硬線連接將半導體器件測試器12連接至DUT 18之一連接器接針。將一導體20(例如電纜)連接至接針22並用於將測試信號(例如PMU測試信號、PE測試信號等)輸送至DUT 18之內部電路。導體20還回應藉由半導體器件測試器12提供之測試信號於接針22處感測信號。例如，可以回應一測試信號於接針22處感測一電壓信號或一電流信號並透過導體20將其傳送至測試器12以作分析。可以在包括於DUT 18中之其他接針上執行此類單一埠測試。例如，測試器12可以將測試信號提供至其他接針內並收集透過導體(其輸送該等所提供信號)反射回之相關信號。藉由收集該等所反射信號，可以特徵化該等接針之輸入阻抗，並決定其他單一埠測試數量。在其他測試情況中，可以透過導體20將一數位信號傳送至接針22用以在DUT 18上儲存一數位值。一旦儲存，便可以對DUT 18進行存取以透過導體20擷取所儲存的數位值並將其傳送至測試器12。因此可以對所擷取的數位值進行識別以決定是否將適當值儲存於DUT 18上。

除執行1埠測量以外，還可以藉由半導體器件測試器12執行一2埠測試。例如，可以透過導體20將一測試信號注入接針22並可以從DUT 18之一或多個其他接針收集一回應信號。可以將此回應信號提供給半導體器件測試器12以決定諸如增益回應、相位回應及其他輸出測量數量的數量。

還參考圖2，為從一DUT(或多個DUT)之多個連接器接針傳送並收集測試信號，半導體器件測試器12包括一可與許多接針通信之介面卡24。例如，介面卡24可以將測試信號發射至(例如)32、64或128個接針並收集對應之回應。一接針之每一通信鏈路一般係稱為一通道，且藉由將測試信號提供給大量通道，由於可以同時執行多個測試，故可減少測試時間。除在一介面卡上具有許多通道以外，藉由將多個介面卡包括於測試器12中，通道之總數增加，從而進一步減少測試時間。在此範例中，顯示兩個額外介面卡26與28以證明可將多個介面卡密佈於測試器12。

每一介面卡包括一用於執行特定測試功能之專用積體電路(IC)晶片(例如一特定應用積體電路(ASIC))。例如，介面卡24包括用於執行參數測量單元(PMU)測試與接針電路(PE)測試之IC晶片30。IC晶片30具有一包括用於執行PMU測試之電路的PMU級32與一包括用於執行PE測試之電路的PE級34。此外，介面卡26與28分別包括IC晶片36與38，該等晶片包括PMU與PE電路。PMU測試一般包括將一直流電壓或電流信號提供給該DUT以決定諸如輸入與輸出阻抗、電流洩漏及其他類型的直流效能特徵的數量。PE測試包括將交流測試信號與波形傳送至一DUT(例如DUT 18)並收集回應以進一步特徵化該DUT之效能。例如，IC晶片30可將交流測試信號發射至該DUT，該等交流測試信號表示用於儲存於該DUT上的二進制值之一向量。一旦將此等二進制值儲存，測試器12便存取該DUT以決定是否已儲存正確的二進制值。由於數位信號一般包括突然的電壓轉換，故與PMU級32中之電路相比，IC晶片30上的PE級34中之電路以一相對較高速度操作。

為將直流與交流測試信號及類比波形皆從介面卡24傳遞至DUT 18，一導電跡線40將IC晶片30連接至一介面板連接器42，該介面板連接器允許將信號傳遞於介面板24上及從介面板24傳遞出去。還將介面板連接器42連接至一導體44，該導體係連接至一介面連接器46，其允許將信號傳遞至測試器12及從測試器12傳遞出去。在此範例中，將導體20連接至介面連接器46從而在測試器12與DUT 18的接針22之間雙向傳遞信號。在某些配置中，可以使用一介面器件將一或多個導體從測試器12連接至該DUT。例如，可以將該DUT(例如DUT 18)安裝到一提供對每一DUT接針的接取之器件介面板(DIB)。在此一配置中，可以將導體20連接至該DIB用以將測試信號放置於該DUT之該(等)適當接針(例如接針22)上。

在此範例中，僅導電跡線40與導體44分別連接IC晶片30與介面板24用以輸送及收集信號。然而，IC晶片30(以及IC晶片36與38)一般具有多個接針(例如八個、十六個等)，該等接針分別與多個導電跡線及對應導體連接用以提供及從該DUT收集信號(經由一DIB)。此外，在某些配置中，測試器12可以連接至兩個或多個DIB用以將藉由介面卡24、26及28提供之通道介接至一或多個被測器件。

為啟動並控制藉由介面卡24、26及28執行之測試，測試器12包括PMU控制電路48與PE控制電路50，該等控制電路提供測試參數(例如測試信號電壓位準、測試信號電流位準、數位值等)用以產生測試信號並分析DUT回應。PMU控制電路48與PE控制電路50可以係一或多個IC之部分或可以係經由一處理器件(例如一數位信號處理器(DSP))來實施。測試器12還包括一電腦介面52，該電腦介面允許電腦系統14控制藉由測試器12執行之操作並還允許在測試器12與電腦系統14之間傳遞資料(例如測試參數、DUT回應等)。

圖3顯示可以併入介面卡24、26及28以產生從測試器12輸出至一DUT的類比信號之電路55。電路55係用於校準產生該等類比信號的DAC之一輸出。電路55包括：一第一級56，其係用於在操作該ATE之前校準該DAC輸出；以及一第二級57，其係用於在操作該ATE期間校準該DAC輸出(例如補償導致操作條件變化(例如溫度變化及用於給該ATE供電之電壓波動)的負載循環錯誤)。

第一級56與第二級57包括類似電路，且操作上類似，如下面所說明。參見電路55之上部部分，在此實施方案中，第一級56包括一多工器59、一具有互補輸出61與62之n位元DAC 60(其中n1)、濾波器64與65及電壓計66。

一時脈產生電路67提供一控制多工器59之方波時脈信號。在此實施方案中，該時脈信號具有一1千兆赫(GHz)之週期，然而可以使用一任何週期之時脈信號。多工器59於該時脈信號之上升邊緣對來自其A輸入69之資料取樣，而於該時脈信號之下降邊緣對來自其B輸入70之資料取樣。由於該時脈信號具有一1 GHz之週期，且每一週期發生兩次取樣，故而每500微微秒(PS)發生一取樣。在一校準程序71(圖4)中使用取樣來校準DAC 60的所取樣輸出之負載循環錯誤。就此點而言，如下面所說明，DAC 60將一方波輸出提供給第一濾波器64與第二濾波器65。該方波輸出包括第一與第二互補信號。

第一濾波器64隨時間經過而產生該第一信號之一平均，而第二濾波器65隨時間經過而產生該第二信號(該第一信號之互補)之一平均。若該電路係理想，且該時脈負載循環係50%，則濾波器輸出/電壓計輸入77與78之間的差將係零。然而，在DAC 60與MUX 59內的元件之間存在的失配以及該等輸入時脈負載循環錯誤等造成輸出77與78不同。需要一調整方法，該方法將僅針對負載循環錯誤進行調整並拒絕由電路差別而產生的效應。圖4所略示之校準程序解決此需要。

參見圖4，為校準DAC 60，將具有已知值之資料提供給A輸入69與B輸入70。可以藉由一處理器件(例如一DSP)提供該資料。每一10位元資料集表示一欲藉由DAC 60輸出之類比電壓位準。即，在此實施方案中，DAC 60係一10位元DAC，並因此能夠產生一2^{1 0} 或1024個類比電壓位準之輸出。在此情況下，最初，將A輸入69皆設定成1而將B輸入70皆設定成0(71a)。當時脈信號"S"(以下係"時脈")處於高位時多工器59對A輸入資料取樣，而當時脈處於低位時多工器59對B輸入資料取樣(71b)。DAC 60從所取樣資料產生互補類比方波信號(71c)。(在此情況下，若時脈負載循環錯誤大於50%，則輸出61保持處於高位的時間週期比該時脈處於低位的時間更長，而輸出62保持處於低位的時間週期比該時脈處於高位的時間更長)。濾波器64與65過濾該等互補類比方波信號以產生已過濾信號(71d)。將此等已過濾信號應用於電壓計66之輸入77、78。

在允許該時脈觸發之後，以及在濾波器64與65設定之後，電壓計66測量輸入77與78處的信號之差(71e)。將此測量作為測量M1儲存(例如儲存於記憶體內，未顯示)。在此實施方案中，M1係負載循環錯誤的所有來源(包括但不限於時脈負載循環錯誤、DAC電路失配及互連阻抗)之一測量。

為減小來自除時脈負載循環以外的其他來源之負載循環效應，重複前述測量並將A輸入資料皆設定成0而將B輸入資料皆設定成1(71f)。更明確而言，當該時脈處於高位時多工器59對A輸入資料取樣，而當時脈處於低位時多工器59對B輸入資料取樣(71g)。DAC 60從所取樣資料產生互補類比方波信號(71h)。(在此情況下，若時脈負載循環錯誤大於50%，則輸出61保持處於低位的時間週期比該時脈處於高位的時間更長，而輸出62保持處於高位的時間週期比該時脈處於低位的時間更長)。濾波器64與65過濾該等互補類比方波信號以產生已過濾信號(71i)。將此等已過濾信號應用於電壓計66之輸入77、78。在允許該時脈觸發之後，以及在濾波器64與65設定之後，電壓計66測量輸入77與78處的信號之差(71j)。將此測量作為測量M2儲存(例如儲存於記憶體內，未顯示)。

由於M2與M1係藉由使用相同DAC 60並採用相同的輸入資料來測量，故其包含相同的負載循環錯誤來源。程序71獲得M1與M2之間的差並將該差與一可接受限度相比較(71k)。若該差係小於該可接受限度，則(例如藉由一控制器)調整時脈產生器67之負載循環(71m)並使用所調整負載循環來重複程序71之其餘部分，直至M1與M2之間的差低於該可接受限度。

校準後，即可使用DAC 60之輸出61、62將信號(例如測試信號)傳遞至一DUT。此時，即在M1與M2之間的差低於該可接受限度之情況下，不需要使用第一級56來執行DAC 60之進一步校準。然而，在測試器12操作期間，操作變化會影響該時脈信號之負載循環。例如，一溫度變化或提供給該測試器的電源供應之一變更會將一錯誤引入該時脈信號之負載循環。使用第二級57來補償在該測試器之操作期間引入的負載循環錯誤(71L)。

如圖3所示，在此實施方案中，組成第二級57之電路(追蹤電路)與第一級56之電路相同，不同之處係第二級57中之DAC 82係一1位元DAC而非第一級56中之一n位元DAC。在測試器12之操作期間，多工器85之輸入84接收一0位元而多工器85之輸入86接收一1位元。多工器85使用該時脈信號(S)之上升與下降邊緣兩者對該0位元與該1位元取樣。例如，多工器85於該等上升時脈邊緣對該0位元取樣而於該等下降時脈邊緣對該1位元取樣。

如上所述，DAC 82接收多工器85之輸出並產生第一與第二互補輸出信號。此等輸出信號係類比信號並係從DAC 82分別提供給第一與第二濾波器87與89。第一濾波器87與第二濾波器89係低通濾波器，其中每一濾波器產生一平均輸出。第一濾波器87產生該第一信號之一平均輸出，而第二濾波器89產生該第二信號(該第一信號之互補)之一平均輸出。

在執行圖4之負載循環校準程序之後，測量電壓計92。將產生之測量儲存為測量M3。在正常操作期間，會發生溫度、供應電壓、或時脈負載循環變化從而造成DAC 60之輸出處發生負載循環錯誤。由於DAC 82極類似於DAC 60並接收相同時脈，故其將具有相同的所產生負載循環錯誤。若在該時脈信號內存在一負載循環錯誤，則DAC 82之輸出將偏高或偏低，從而產生互補信號，該等互補信號在藉由第一濾波器87與第二濾波器89平均時不具有與測量M3相同之電壓位準。因此一控制器或其他處理器件(例如一DSP(未顯示))可以調整該時脈信號之負載循環以補償或實質上補償該負載循環錯誤。可以調整該負載循環直至電壓計92之輸出讀數為M3。

可以經由一電腦程式產品，即有形地具體化於一資訊載體中(例如，具體化於一機器可讀取儲存器件中或一所傳播信號中，用於藉由操作資料處理器件(例如一可程式化處理器、一電腦或多個電腦)來執行或用於控制該資料處理裝置的操作)之一電腦程式，來(至少部分)實施本文說明之校準程序。可以任何程式語言形式(包括編譯或轉譯語言)寫一電腦程式，且該電腦程式可以任何形式進行配置，包括配置為一獨立程式或配置為一模組、組件、次常式或其他適用於一計算環境之單元。可以配置一電腦程式以使其在一電腦上或在處於一地點之多個電腦上執行，或使其橫跨多個地點分佈並藉由一網路互連。

可以藉由一或多個可程式化處理器執行一或多個電腦程式來執行與實施該校準程序相關之動作以執行該校準程序之功能。可以將所有或部分校準程序作為特殊目的邏輯電路(例如一FPGA(場可程式化閘極陣列)及/或一ASIC(特定應用積體電路))進行實施。

舉例而言，適用於執行一電腦程式之處理器包括一般與特殊目的微處理器兩者及任何類型數位電腦之任一或任何多個處理器。一般而言，一處理器將從一唯讀記憶體或一隨機存取記憶體或從此等兩者接收指令與資料。一電腦之元件包括一用於執行指令之處理器及一或多個用於儲存指令與資料之記憶體器件。

用於實施該校準程序之電路不限於本文說明之特定範例。例如，儘管本揭示內容說明ATE內之電路，但可以將本文說明之電路用於任何需要校準一DAC或其他時脈相依電路之電路環境。

可以將本文說明的不同具體實施例之元件進行組合以形成其他上面未明確表述之具體實施例。本文未明確說明之其他具體實施例亦屬於隨附申請專利範圍之範疇。

10．．．系統

12．．．測試器

14．．．電腦系統

16．．．硬線連接

18．．．被測器件(DUT)

20．．．導體

22．．．接針

24．．．介面卡

26．．．介面卡

28．．．介面卡

30．．．IC晶片

32．．．PMU級

34．．．PE級

36．．．IC晶片

38．．．IC晶片

40．．．導電跡線

42．．．介面板連接器

44．．．導體

46．．．介面連接器

48．．．PMU控制電路

50．．．PE控制電路

52．．．電腦介面

55．．．電路

56．．．第一級

57．．．第二級

59．．．多工器(MUX)

60．．．n位元DAC

61．．．輸出

62．．．輸出

64．．．第一濾波器

65．．．第二濾波器

66．．．電壓計

67．．．時脈產生電路/時脈產生器

69．．．A輸入

70．．．B輸入

77．．．濾波器輸出/電壓計輸入

78．．．濾波器輸出/電壓計輸入

82．．．1位元DAC

84．．．輸入

85．．．多工器

86．．．輸入

87．．．第一濾波器

89．．．第二濾波器

92．．．電壓計

圖1係用於測試器件的ATE之一方塊圖。

圖2係用在該ATE內的一測試器之一方塊圖。

圖3係與該ATE一起使用的DAC校準電路之一圖示。

圖4係顯示可以使用該DAC校準電路執行的一程序之一流程圖。

不同圖中之類似參考數字指示類似元件。

55．．．電路

56．．．第一級

57．．．第二級

59．．．多工器(MUX)

60．．．n位元DAC

61．．．輸出

62．．．輸出

64．．．第一濾波器

65．．．第二濾波器

66．．．電壓計

67．．．時脈產生電路/時脈產生器

69．．．A輸入

70．．．B輸入

77．．．濾波器輸出/電壓計輸入

78．．．濾波器輸出/電壓計輸入

82．．．1位元DAC

84．．．輸入

85．．．多工器

86．．．輸入

87．．．第一濾波器

89．．．第二濾波器

92．．．電壓計

Claims (28)

1. 一種校準電路，其包含：一多工器，其係用於回應一時脈信號輸出第一資料與第二資料，該時脈信號具有上升與下降時脈邊緣，該多工器於一上升時脈邊緣輸出第一資料而於一下降時脈邊緣輸出第二資料；一數位至類比轉換器(DAC)，其係用於接收該第一資料與該第二資料並從其產生互補的第一與第二信號；多個濾波器，其係用於過濾該等互補的第一信號與第二信號並藉此產生第一與第二已過濾信號；一電壓計，其係用於測量該等第一與第二已過濾信號之間的一差；其中該第一資料最初具有一第一值且該第二資料最初具有一第二值，導致該電壓計測量該等第一與第二已過濾信號之間的一第一差，以及其中該第一資料隨後具有該第二值且該第二資料隨後具有該第一值，導致該電壓計測量該等第一與第二已過濾信號之間的一第二差；以及一控制器，其係基於該第一差與該第二差之間的一差調整該時脈信號中之一負載循環。
2. 如請求項1之電路，其進一步包含：時脈產生電路，其係用於產生該時脈信號；其中該控制器係經組態用於調整該時脈產生電路以實質上補償負載循環錯誤。
3. 如請求項1之電路，其中該控制器係經組態用於調整該時脈產生電路以改變該時脈信號之該負載循環，該控制器係經組態用於複數次調整該時脈產生電路以便減小負載循環錯誤。
4. 如請求項3之電路，其中複數次調整該時脈產生電路實質上補償藉由該DAC引入的該負載循環中之錯誤。
5. 如請求項1之電路，其中該等濾波器包含一低通濾波器。
6. 如請求項1之電路，其中該第一資料與該第二資料各包括對應於類比電壓位準之n位元值，其中n>1。
7. 一種校準電路，其包含：一第一多工器，其係用於回應一時脈信號輸出第一資料與第二資料，該時脈信號具有上升與下降時脈邊緣，該第一多工器於一上升時脈邊緣輸出第一資料而於一下降時脈邊緣輸出第二資料；一第一數位至類比轉換器(DAC)，其係用於接收該第一資料與該第二資料並從其產生互補的第一與第二信號；多個濾波器，其係用於過濾該等互補的第一信號與第二信號並藉此產生第一與第二已過濾信號；一第一電壓計，其係用於測量該等第一與第二已過濾信號之間的一差，該差係用以獲得該時脈信號中之一負載循環錯誤；以及一追蹤電路，其係用於識別因與該電路相關之一操作條件之一變化而引入的該時脈信號中之 一第二負載循環錯誤，以及用於實質上補償該第二負載循環錯誤。
8. 如請求項7之電路，其中該追蹤電路包含：一第二多工器，其係回應該時脈信號輸出第三資料與第四資料，該多工器於一上升時脈邊緣輸出第三資料而於一下降時脈邊緣輸出第四資料；一第二DAC，其係用於接收該第三資料與該第四資料並輸出互補的第三信號與第四信號；多個低通濾波器，其係用於過濾該等互補的第三信號與第四信號並藉此產生第三與第四已過濾信號；以及一第二電壓計，其係用於測量該等第三與第四已過濾信號之間的差，該差對應於該第二負載循環錯誤。
9. 如請求項8之電路，其中該第三資料包含具有一第一電壓位準之單一位元值，而該第四資料包含具有一第二電壓位準之單一位元值，該等第一與第二電壓位準不同。
10. 如請求項7之電路，其中該操作條件包含溫度與施加用於給該電路供電的電壓之至少一者。
11. 如請求項7之電路，其中該第一資料最初具有一第一值且該第二資料最初具有一第二值，導致該第一電壓計測量該等第一與第二已過濾信號之間的一第一差，以及其中該第一資料隨後具有該第二值且該第二資料隨後具有該第一值，導致該第一電壓計測量該等第一與第二已過濾信號之間的一第二差；以及其中該電路進一步包含一控制器，其係基於該第一差 與該第二差之間的一差調整該時脈信號中之一負載循環。
12. 如請求項11之電路，其進一步包含：時脈產生電路，其係用於產生該時脈信號；其中該控制器係經組態用於調整該時脈產生電路以實質上補償該負載循環錯誤。
13. 如請求項12之電路，其中該控制器係經組態用於調整該時脈產生電路以改變該時脈信號之該負載循環，該控制器係經組態用於複數次調整該時脈產生電路以便減小該負載循環錯誤。
14. 如請求項13之電路，其中複數次調整該時脈產生電路實質上補償藉由該DAC引入的該負載循環中之錯誤。
15. 一種校準一數位至類比轉換器(DAC)之方法，該方法包含：回應一具有上升與下降時脈邊緣之時脈信號將第一資料與第二資料輸出至該DAC，該第一資料係於一上升時脈邊緣輸出而該第二資料係於一下降時脈邊緣輸出；經由該DAC產生互補的第一信號與第二信號，該等互補的第一信號與第二互補信號係分別依據該等第一與第二資料產生；過濾該等互補的第一信號與第二信號以產生第一與第二已過濾信號；獲得該等第一與第二已過濾信號之間的差；其中該第一資料最初具有一第一值且該第二資料最初 具有一第二值，導致獲得該等第一與第二已過濾信號之間的一第一差，以及其中該第一資料隨後具有該第二值且該第二資料隨後具有該第一值，導致獲得該等第一與第二已過濾信號之間的一第二差；以及基於該第一差與該第二差之間的一差來調整該時脈信號之一負載循環。
16. 如請求項15之方法，其中調整該負載循環以便減小該負載循環中之一錯誤。
17. 如請求項16之方法，其中複數次調整該負載循環以便實質上補償該負載循環中之該錯誤。
18. 如請求項17之方法，其中複數次調整該負載循環實質上補償藉由該DAC引入的該負載循環中之錯誤。
19. 如請求項15之方法，其中過濾包含低通過濾。
20. 如請求項15之方法，其中該第一資料與該第二資料各包括對應於類比電壓位準之n位元值，其中n>1。
21. 一種校準一數位至類比轉換器(DAC)之方法，該方法包含：回應一具有上升與下降時脈邊緣之時脈信號將第一資料與第二資料輸出至該DAC，該第一資料係於一上升時脈邊緣輸出而該第二資料係於一下降時脈邊緣輸出；經由該DAC產生互補的第一信號與第二信號，該等互補的第一信號與第二互補信號係分別依據該等第一與第二資料產生；過濾該等互補的第一信號與第二信號以產生第一與第 二已過濾信號；獲得該等第一與第二已過濾信號之間的一差；基於該差來調整該時脈信號之一負載循環；識別因與該方法相關之一操作條件之一變化而引入的該時脈信號中之一第二負載循環錯誤；以及實質上補償該第二負載循環錯誤。
22. 如請求項21之方法，其中識別該第二負載循環錯誤包含：回應該時脈信號輸出第三資料與第四資料，於一上升時脈邊緣輸出第三資料而於一下降時脈邊緣輸出第四資料；分別依據該第三資料與該第四資料產生互補的第三信號與第四信號；過濾該等互補的第三信號與第四信號並藉此產生第三與第四已過濾信號；以及測量該等第三與第四已過濾信號之間的一差，該差對應於該第二負載循環錯誤。
23. 如請求項22之方法，其中該第三資料包含具有一第一電壓位準之單一位元值，而該第四資料包含具有一第二電壓位準之單一位元值，該等第一與第二電壓位準不同。
24. 如請求項21之方法，其中該操作條件包含溫度與施加用於給該方法供電的電壓之至少一者。
25. 如請求項21之方法，其中該第一資料最初具有一第一值且該第二資料最初具有一第二值，導致獲得該等第一與第二已過濾信號之間的一第一差，以及其中該第一資料 隨後具有該第二值且該第二資料隨後具有該第一值，導致獲得該等第一與第二已過濾信號之間的一第二差；以及其中基於該第一差與該第二差之間的一差調整該時脈信號中之該負載循環。
26. 如請求項25之方法，其中調整該負載循環以便減小該負載循環中之一錯誤。
27. 如請求項26之方法，其中複數次調整該負載循環以便實質上補償該負載循環中之該錯誤。
28. 如請求項27之方法，其中複數次調整該負載循環實質上補償藉由該DAC引入的該負載循環中之錯誤。