CN104764942B - 自动测试设备及其控制方法 - Google Patents
自动测试设备及其控制方法 Download PDFInfo
- Publication number
- CN104764942B CN104764942B CN201410002072.XA CN201410002072A CN104764942B CN 104764942 B CN104764942 B CN 104764942B CN 201410002072 A CN201410002072 A CN 201410002072A CN 104764942 B CN104764942 B CN 104764942B
- Authority
- CN
- China
- Prior art keywords
- module
- signal
- test equipment
- automatic test
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明发明一种自动测试设备及其控制方法,所述自动测试设备包括储存模块、多工模块、控制模块与数字模拟转换模块。储存模块用以储存多个数据信号。多工模块用以接收具有不同频率的多个时脉信号,并依据控制信号由所述多个时脉信号中选择其中之一输出。控制模块用以产生控制信号,并选择性地读取所述多个数据信号其中之一。数字模拟转换模块用以依据多工模块所输出的时脉信号与被控制模块读取的数据信号产生测试信号,并输出测试信号至待测装置。藉此,本发明仅需单一个记忆体即能一次测试多个待测装置。
Description
技术领域
本发明涉及一种自动测试设备及其控制方法,且特别涉及一种适用于平行测试架构的自动测试设备及其控制方法。
背景技术
目前市面上的自动测试设备(automatic test equipment,ATE)在对待测装置(device under test,DUT)进行模拟波形(analog waveform)的测试时,测试人员仅需依照测试需求输入所需的数据与其所需测试的参数(例如模拟波形的频率),自动测试设备即可依照上述输入的数据与参数对待测装置输入模拟波形,并接收由待测装置所反馈的波形,以作为模拟测试用途。
上述这种模拟波形的产生方式是通过软件的演算后载入硬件记忆体而达成,此硬件记忆体需事先写入对应的数据,且一组测试的参数所对应的数据仅能储存于一个硬件记忆体中。
然而,随着现今半导体工艺的进步,自动测试设备已渐渐朝向高密度且复杂的平行测试架构演进,以符合高密度测试通道的需求,但目前的自动测试设备针对模拟测试有很多资源的限制(例如测试深度与不同site间的测试频率),这些限制会使得原本已为数不多的模拟通道的自动测试设备在使用上更显出窘境。
发明内容
有鉴于以上的问题,本发明的目的在于提出一种自动测试设备及其控制方法,其通过多工模块与控制模块的设计,使得自动测试设备仅需单一个实体记忆体即能实现平行测试架构,增加了此实体记忆体的使用效率。
根据本发明一实施例中的一种自动测试设备,此自动测试设备用于测试第一待测装置。此自动测试设备主要包括储存模块、第一多工模块、控制模块以及第一数字模拟转换模块,其中控制模块电性连接储存模块与第一多工模块,第一数字模拟转换模块电性连接第一多工模块的输出端与控制模块。储存模块用以储存多个数据信号。第一多工模块用以接收具有不同频率的多个时脉信号并依据控制信号由所述多个时脉信号中选择其中之一输出。控制模块用以产生控制信号,并选择性地读取储存模块中的所述多个数据信号其中之一。第一数字模拟转换模块用以依据第一多工模块所输出的时脉信号与被控制模块读取的数据信号产生第一测试信号,并输出此第一测试信号至第一待测装置。
于一实施例中,自动测试设备于接收到第一待测装置所输出的反馈信号时,第一数字模拟转换模块会至少依据所述多个时脉信号其中之一对反馈信号进行取样,并据以产生测试结果信号。
根据本发明一实施例中的一种自动测试设备控制方法,此自动测试设备控制方法用于以自动测试设备测试第一待测装置。此自动测试设备控制方法的步骤流程如下所述。接收具有不同频率的多个时脉信号,并由所述多个时脉信号中选择其中之一。选择性地读取自动测试设备中的多个数据信号其中之一。依据被选择的时脉信号与被读取的数据信号产生第一测试信号,并输出此第一测试信号至第一待测装置。
于一实施例中,自动测试设备于接收到第一待测装置所输出的反馈信号时,此自动测试设备更至少依据所述多个时脉信号其中之一对此反馈信号进行取样,并据以产生测试结果信号。
综合以上所述,本发明提供一种自动测试设备及其控制方法,此自动测试设备通过多工模块可以由多个时脉信号选择其中之一来给对应的数字模拟转换模块的特性,使得数字模拟转换模块可依据多工模块所选择的时脉信号与储存模块中所储存的多个数据信号其中之一来产生一种提供给待测装置的测试信号。另一方面,在自动测试设备接收到待测装置所输出的反馈信号时,数字模拟转换模块更可以依据多工模块所选择的时脉信号来对此反馈信号进行取样,以将反馈信号解调回测试结果信号。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为根据本发明一实施例的自动测试设备的功能方框图;
图2为根据本发明另一实施例的自动测试设备的功能方框图;
图3为根据本发明一实施例的自动测试设备控制方法的步骤流程图。
其中,附图标记
1、1’ 自动测试设备
100 储存模块
102、102a、102b 多工模块
104 控制模块
106、106a、106b 数字模拟转换模块
108 切换模块
2、2a、2b 待测装置
S300~S304 步骤流程
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点,其内容足以使任何熟习相关技艺者了解本发明的技术内容并据以实施,且根据本说明书所发明的内容、权利要求范围及附图,任何熟习相关技艺者可轻易地理解本发明相关的目的及优点。以下的实施例是进一步详细说明本发明的观点,但非以任何观点限制本发明的范畴。
〔自动测试设备的一实施例〕
请参照图1,图1为根据本发明一实施例的自动测试设备的功能方框图。如图1所示,此自动测试设备1用于测试第一待测装置2,此自动测试设备1主要包括储存模块100、第一多工模块102、控制模块104以及第一数字模拟转换模块106,其中第一多工模块102与第一数字模拟转换模块106互相电性连接,且储存模块100、第一多工模块102以及第一数字模拟转换模块106皆与控制模块104电性连接。以下将分别就自动测试设备1中的各部功能模块作详细的说明。
储存模块100用以储存多个数据信号,其中此数据信号是为自动测试设备1欲对第一待测装置2进行测试的数字数据。于实务上,储存模块100可以为一种可程序化只读记忆体(programmable read-only memory,PROM)、可擦可程序化只读记忆体(erasableprogrammable read-only memory,EPROM)、可电擦可程序化只读记忆体(electricallyerasable programmable read-only memory,EEPROM)、快闪记忆体(flash memory)等非挥发性记忆体(non-volatile memory),或者是可以为一种动态随机存取记忆体(dynamicrandom access memory,DRAM)、静态随机存取记忆体(static random access memory,SRAM)等挥发性记忆体(volatile memory),本发明在此不加以限制。
第一多工模块102用以接收具有不同频率的多个时脉信号,并依据控制模块104所产生的控制信号而由所述多个时脉信号中选择其中之一输出。于实务上,第一多工模块102可以为一种多工器(multiplexer,MUX),由于多工器技术已为于所属技术领域具有通常知识者所惯用技术,故在此不再特别赘述。
此外,自动测试设备1更可以包括有时脉产生模块(未绘示于图中),此时脉产生模块电性连接第一多工模块102,且此时脉产生模块用以对第一多工模块102提供所述多个时脉信号。于实务上,时脉产生模块为一种振荡器(oscillator),且此振荡器可以依据自动测试设备1的实际需求而径行设定所输出时脉信号的频率以及数量。
控制模块104用以产生上述的控制信号,并选择性地从储存模块100中读取所述多个数据信号其中之一。于实务上,控制模块可以为一种场可程序逻辑门阵列(fieldprogrammable gate array,FPGA)、微控制器(microcontroller,MCU)或中央处理器(central processing unit,CPU),本发明在此不加以限制。
第一数字模拟转换模块106用以依据第一多工模块102所输出的时脉信号与被控制模块104读取的数据信号而产生一个第一测试信号,并输出此第一测试信号至第一待测装置2。换句话说,第一数字模拟转换模块106用以将第一多工模块102所输出的时脉信号的频率以及被控制模块104读取的数据信号的数字数据进行调变,并据以产生一种模拟测试信号,并将此模拟测试信号输出至第一待测装置2,使得第一待测装置2可以依据此模拟测试信号进行测试程序。
此外,当自动测试设备1接收到第一待测装置2所输出的反馈信号(即第一待测装置2依据第一测试信号进行测试程序时所产生的信号)时,第一数字模拟转换模块106至少会依据所述多个时脉信号其中之一对上述的反馈信号进行取样,并据以产生一个测试结果信号。换句话说,当自动测试设备1接收到第一待测装置2所输出的反馈信号时,第一数字模拟转换模块106会依据所述多个时脉信号其中之一的频率,将属于模拟信号的反馈信号进行取样,以将上述的反馈信号解调为具有多个取样点的测试结果信号。于实务上,第一数字模拟转换模块106可以为一种数字模拟转换器(digital to analog converter,DAC)与模拟数字转换器(analog to digital converter,ADC)所组成的组合电路。
在实际的操作中,第一数字模拟转换模块106更可通过探针(probe)或是其他传输端口来与第一待测装置2电性连接,本发明在此不加以限制。此外,当第一数字模拟转换模块106将反馈信号解调回测试结果信号后,控制模块104更可以将属于数字信号的测试结果信号写入至储存模块100中,或是直接将此测试结果信号以图像、数值或声音的方式提供给测试人员,本发明在此不加以限制。
因此,自动测试设备1更可包括有提示模块(未绘示于图式),此提示模块电性连接控制模块104,此提示模块用以依据上述的测试结果信号而产生一组提示信号,此提示信号用以指示测试结果信号中的信息。于实务上,提示模块可以为一种显示模块(例如发光二极管、显示面板、七段显示器等电子显示元件)或是发声模块(例如喇叭、蜂鸣器等电子发声元件),本发明在此不加以限制。若提示模块为显示模块的话,则提示信号是以影像或是光线的型式呈现给测试人员;若提示模块为发声模块的话,则提示信号是以声音的型式呈现给测试人员。
〔自动测试设备之另一实施例〕
请参照图2,图2为根据本发明另一实施例的自动测试设备的功能方框图。如图2所示,此自动测试设备1’用于测试第一待测装置2a与第二待测装置2b,此自动测试设备1’主要包括储存模块100、第一多工模块102a、第二多工模块102b、控制模块104、第一数字模拟转换模块106a、第二数字模拟转换模块106b以及切换模块108,其中第一多工模块102a与第一数字模拟转换模块106a互相电性连接,第二多工模块102b与第二数字模拟转换模块106b互相电性连接,切换模块108电性连接于第一数字模拟转换模块106a与第二数字模拟转换模块106b之间,且储存模块100、第一多工模块102a、第二多工模块102b以及切换模块108皆与控制模块104电性连接。
由于本实施例的自动测试设备1’的大部分的功能模块与前一实施例的自动测试设备1相同,其主要差别仅在于功能模块的个数不同,例如本实施例的自动测试设备1’中的第一多工模块102a与第二多工模块102b皆相同于前一实施例的自动测试设备1的第一多工模块102,本实施例的自动测试设备1’中的第一数字模拟转换模块106a与第二数字模拟转换模块106b皆相同于前一实施例的自动测试设备1的第一数字模拟转换模块106,故本实施例在此不再加以赘述相同的功能模块的作动方式。
与前一实施例的自动测试设备1不同的是,本实施例的自动测试设备1’更包括有切换模块108,此切换模块108受控于控制模块101,而使得切换模块108可以选择性地导通储存模块100与第一数字模拟转换模块106a之间的路径或储存模块100与第二数字模拟转换模块106b之间的路径。
藉此,在实际的操作中,本实施例的自动测试设备1’可以通过切换模块108对第一待测装置2a与第二待测装置2b进行平行测试的动作。举例来说,于自动测试设备1’接收到第一待测装置2a所输出的反馈信号而使第一数字模拟转换模块106a对此反馈信号进行取样的过程中,切换模块108会导通储存模块100与第二数字模拟转换模块106b之间的路径,使得第二数字模拟转换模块106b可以依据第二多工模块102b所输出的时脉信号与被控制模块104读取的数据信号而产生一个第二测试信号。接着,于第二数字模拟转换模块106b输出第二测试信号至第二待测装置2b的过程中,切换模块108会导通储存模块100与第一数字模拟转换模块106b之间的路径,以使控制模块104可以将第一数字模拟转换模块106a所产生的测试结果信号写入至储存模块100,或是将测试结果信号以图像、数值或声音的方式提供给测试人员。
此外,虽然本实施例的自动测试设备1’是为具有两个多工模块(即第一多工模块102a与第二多工模块102b)与两个数字模拟转换模块(即第一数字模拟转换模块106a与第二数字模拟转换模块106b),但本发明在此不加以限制自动测试设备中的多工模块与数字模拟转换模块的个数,于所属技术领域具有通常知识者可以依据所欲同时测试的待测装置的个数而径行设计出合理的结构。
值得注意的是,由于本发明实施例的自动测试设备1’可以通过控制模块104与切换模块108的作用来达成储存模块100的资源分配,使得本发明实施例的储存模块100可以为一种单一记忆体,此单一记忆体具有多个记忆区块(memory block),每一个记忆区块储存有所述多个数据信号其中之一。此外,某些情况下,控制模块104可将测试结果信号写入至储存模块100中的其中一个记忆区块中。
〔自动测试设备控制方法之一实施例〕
请图3,图3为根据本发明一实施例的自动测试设备控制方法的步骤流程图。如图3所示,此自动测试设备控制方法适用于图1所绘示的自动测试设备1或图2所绘示的自动测试设备1’。以下将分别就自动测试设备控制方法中的各步骤流程作详细的说明。
在步骤S300中,自动测试设备1(或自动测试设备1’)会接收具有不同频率的多个时脉信号,并由这些时脉信号中选择其中之一。在步骤S302中,自动测试设备1(或自动测试设备1’)会选择性地读取自动测试设备1(或自动测试设备1’)中的多个数据信号其中之一。在步骤S304中,自动测试设备1(或自动测试设备1’)会依据被选择的时脉信号与被读取的数据信号来产生一个第一测试信号,并输出此第一测试信号至第一待测装置2(或第一待测装置2a)。
值得注意的是,本实施例的自动测试设备控制方法在此不加以限制步骤S300与步骤S302的先后顺序,换句话说,步骤S302可以执行于步骤S300之前,或是步骤S300与步骤S302可以同时一起被执行。此外,自动测试设备1(或自动测试设备1’)中的记忆体个数仅具有一个实体记忆体,此实体记忆体具有多个记忆区块,此记忆区块储存有所述多个数据信号其中之一。
除此之外,自动测试设备1(或自动测试设备1’)于接收到第一待测装置2(或第一待测装置2a)所输出的反馈信号时,自动测试设备1(或自动测试设备1’)更至少依据所述多个时脉信号其中之一对此反馈信号进行取样,并据以产生一个测试结果信号。在某些情况下,上述的测试结果信号会被写入至自动测试设备1(或自动测试设备1’)的实体记忆体中。
承接上述,于自动测试设备1’接收到第一待测装置2a所输出的反馈信号而对反馈信号进行取样的步骤中,自动测试设备1’更可以依据被第二多工模块102b所选择的时脉信号与被读取的数据信号产生一个第二测试信号,并输出此第二测试信号至第二待测装置2b。
〔实施例的可能功效〕
综合以上所述,本发明实施例提供一种自动测试设备及其控制方法,此自动测试设备通过多工模块可以由多个时脉信号选择其中之一来给对应的数字模拟转换模块的特性,使得数字模拟转换模块可依据多工模块所选择的时脉信号与储存模块中所储存的多个数据信号其中之一来产生一种提供给待测装置的测试信号。另一方面,在自动测试设备接收到待测装置所输出的反馈信号时,数字模拟转换模块更可以依据多工模块所选择的时脉信号来对此反馈信号进行取样,以将反馈信号解调回测试结果信号。藉此,本发明实施例的自动测试设备及其控制方法可以对储存模块进行有效率的资源分配,使得储存模块仅需单一个记忆体即能达成一次测试多个待测装置的平行测试架构,除了可以降低自动测试设备的制造成本与减少PCB在设计上的总面积外,更可以增加记忆体的使用效率,十分具有实用性。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (6)
1.一种自动测试设备,用于测试一第一待测装置与一第二待测装置,其特征在于,该自动测试设备包括:
一储存模块,用以储存多个数据信号;
一第一多工模块,用以接收具有不同频率的多个时脉信号,并依据一控制信号由该些时脉信号中选择其中之一输出;
一控制模块,电性连接该储存模块与该第一多工模块,用以产生该控制信号,并选择性地读取该些数据信号其中之一;
一第一数字模拟转换模块,电性连接该第一多工模块的输出端与该控制模块,用以依据该第一多工模块所输出的该时脉信号与被该控制模块读取的该数据信号产生一第一测试信号,并输出该第一测试信号至该第一待测装置,该自动测试设备于接收到该第一待测装置所输出的一反馈信号时,该第一数字模拟转换模块至少依据该些时脉信号其中之一对该反馈信号进行取样,并据以产生一测试结果信号;
一第二多工模块,电性连接该控制模块,用以接收该些时脉信号,并依据该控制信号由该些时脉信号中选择其中之一输出;以及
一第二数字模拟转换模块,电性连接该第二多工模块的输出端与该控制模块,于该自动测试设备接收到该第一待测装置所输出的该反馈信号而使该第一数字模拟转换模块对该反馈信号进行取样的过程中,该第二数字模拟转换模块依据该第二多工模块所输出的该时脉信号与被该控制模块读取的该数据信号产生一第二测试信号,并输出该第二测试信号至该第二待测装置。
2.根据权利要求1所述的自动测试设备,其特征在于,该自动测试设备更包括一切换模块,该切换模块电性连接于该控制模块、该第一数字模拟转换模块与该第二数字模拟转换模块之间,该切换模块用以选择性地导通该储存模块与该第一数字模拟转换模块之间的路径或该储存模块与该第二数字模拟转换模块之间的路径。
3.根据权利要求1所述的自动测试设备,其特征在于,该自动测试设备更包括一时脉产生模块,该时脉产生模块电性连接该第一多工模块,该时脉产生模块用以提供该些时脉信号。
4.根据权利要求1所述的自动测试设备,其特征在于,该储存模块为一单一记忆体,该单一记忆体具有多个记忆区块,每一该记忆区块储存该些数据信号其中之一。
5.一种自动测试设备控制方法,用于以一自动测试设备测试一第一待测装置与一第二待测装置,其特征在于,该自动测试设备控制方法包括:
接收具有不同频率的多个时脉信号,并由该些时脉信号中选择其中之一;
选择性地读取该自动测试设备中的多个数据信号其中之一;
依据被选择的该时脉信号与被读取的该数据信号产生一第一测试信号,并输出该第一测试信号至该第一待测装置;
该自动测试设备于接收到该第一待测装置所输出的一反馈信号时,该自动测试设备更至少依据该些时脉信号其中之一对该反馈信号进行取样,并据以产生一测试结果信号;以及依据被选择的该时脉信号与被读取的该数据信号产生一第二测试信号,并输出该第二测试信号至该第二待测装置。
6.根据权利要求5所述的自动测试设备控制方法,其特征在于,该自动测试设备中具有一单一记忆体,该单一记忆体具有多个记忆区块,每一该记忆区块储存该些数据信号其中之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410002072.XA CN104764942B (zh) | 2014-01-02 | 2014-01-02 | 自动测试设备及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410002072.XA CN104764942B (zh) | 2014-01-02 | 2014-01-02 | 自动测试设备及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104764942A CN104764942A (zh) | 2015-07-08 |
CN104764942B true CN104764942B (zh) | 2018-08-14 |
Family
ID=53646901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410002072.XA Active CN104764942B (zh) | 2014-01-02 | 2014-01-02 | 自动测试设备及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104764942B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106803776B (zh) * | 2017-01-19 | 2020-07-10 | 环旭电子股份有限公司 | 射频前端测试装置以及射频前端测试方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW463356B (en) * | 1999-01-11 | 2001-11-11 | Hyundai Electronics Ind | Anti-fuse circuitry for post-package DRAM repair |
TW592303U (en) * | 2003-01-28 | 2004-06-11 | Nutex Comm Corp | Multi functions automatic testing system for high-frequency device |
CN1937196A (zh) * | 2005-09-23 | 2007-03-28 | 矽统科技股份有限公司 | 判断集成电路处理速度的测试***与测试方法 |
CN2909278Y (zh) * | 2005-05-09 | 2007-06-06 | 明基电通股份有限公司 | 可同时测试多个待测物的装置 |
EP1612572B1 (en) * | 2003-03-19 | 2007-08-01 | Advantest Corporation | Test device and setting method |
TW200729738A (en) * | 2005-12-08 | 2007-08-01 | Teradyne Inc | Calibration circuitry |
CN101515008A (zh) * | 2009-04-08 | 2009-08-26 | 辽宁省电力有限公司抚顺供电公司 | 高频电缆自动测试仪及其测量方法 |
CN103176120A (zh) * | 2011-12-22 | 2013-06-26 | 英业达股份有限公司 | 信号模拟装置、信号录制与模拟测试方法 |
CN103185847A (zh) * | 2011-12-29 | 2013-07-03 | 英业达股份有限公司 | 辅助测试装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3674156B2 (ja) * | 1996-06-25 | 2005-07-20 | 株式会社明電舎 | ディジタルリレーのアナログ監視及び自動調整方式 |
US6519103B2 (en) * | 2001-05-25 | 2003-02-11 | Infineon Technologies Ag | View DAC feedback inside analog front circuit |
-
2014
- 2014-01-02 CN CN201410002072.XA patent/CN104764942B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW463356B (en) * | 1999-01-11 | 2001-11-11 | Hyundai Electronics Ind | Anti-fuse circuitry for post-package DRAM repair |
TW592303U (en) * | 2003-01-28 | 2004-06-11 | Nutex Comm Corp | Multi functions automatic testing system for high-frequency device |
EP1612572B1 (en) * | 2003-03-19 | 2007-08-01 | Advantest Corporation | Test device and setting method |
CN2909278Y (zh) * | 2005-05-09 | 2007-06-06 | 明基电通股份有限公司 | 可同时测试多个待测物的装置 |
CN1937196A (zh) * | 2005-09-23 | 2007-03-28 | 矽统科技股份有限公司 | 判断集成电路处理速度的测试***与测试方法 |
TW200729738A (en) * | 2005-12-08 | 2007-08-01 | Teradyne Inc | Calibration circuitry |
CN101515008A (zh) * | 2009-04-08 | 2009-08-26 | 辽宁省电力有限公司抚顺供电公司 | 高频电缆自动测试仪及其测量方法 |
CN103176120A (zh) * | 2011-12-22 | 2013-06-26 | 英业达股份有限公司 | 信号模拟装置、信号录制与模拟测试方法 |
CN103185847A (zh) * | 2011-12-29 | 2013-07-03 | 英业达股份有限公司 | 辅助测试装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104764942A (zh) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021145339A (ja) | Fpgaのテストおよび構成のためのシステムおよび方法 | |
CN106291336A (zh) | 一种 fpga 测试配置码流实时下载方法及*** | |
CN104350472B (zh) | 试验***及服务器 | |
ES2329797T3 (es) | Arquitectura de memoria con auto-test integrado (bist) que tiene interpretacion de comandos distribuida y protocolo de comandos generalizado. | |
US20050242980A1 (en) | Boundary-scan circuit used for analog an ddigital testing of an integrated circuit | |
TWI253651B (en) | Memory controller emulator | |
CN106771991B (zh) | 一种应用于反熔丝fpga编程前的自动化测试方法 | |
US9495492B1 (en) | Implementing synchronous triggers for waveform capture in an FPGA prototyping system | |
US20040199843A1 (en) | Tiered built-in self-test (BIST) architecture for testing distributed memory modules | |
US10262753B2 (en) | Auxiliary test device, test board having the same, and test method thereof | |
US10462541B2 (en) | Determination and rendering of scan groups | |
CN104865518B (zh) | 一种sram型fpga的clb动态老炼配置方法 | |
Wik et al. | The impact of galaxy cluster mergers on cosmological parameter estimation from surveys of the Sunyaev-Zel’dovich effect | |
CN106575960A (zh) | 单触发电路 | |
CN102288903B (zh) | 一种fpga内连线资源的测试结构及方法 | |
CN103366055A (zh) | 一种可寻址测试芯片版图的生成方法 | |
CN104975850A (zh) | 碳酸盐岩微相类型识别方法及其沉积相描述方法 | |
CN104764942B (zh) | 自动测试设备及其控制方法 | |
CN109740634A (zh) | 分类模型训练方法和终端设备 | |
US7248066B2 (en) | On-chip analysis and computation of transition behavior of embedded nets in integrated circuits | |
Ruan et al. | Insight into a generic interconnect resource model for Xilinx Virtex and Spartan series FPGAs | |
Hosa et al. | Order of diagenetic events controls evolution of porosity and permeability in carbonates | |
CN107390116A (zh) | Fpga器件并行模式配置的装置及方法 | |
CN104101750A (zh) | 防止***间干扰的装置和方法 | |
CN109491854A (zh) | 一种基于FPGA的SoC原型验证方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |