TWI420246B - 顯示裝置及其製造方法及用於製造顯示裝置之光罩 - Google Patents

顯示裝置及其製造方法及用於製造顯示裝置之光罩 Download PDF

Info

Publication number
TWI420246B
TWI420246B TW095119677A TW95119677A TWI420246B TW I420246 B TWI420246 B TW I420246B TW 095119677 A TW095119677 A TW 095119677A TW 95119677 A TW95119677 A TW 95119677A TW I420246 B TWI420246 B TW I420246B
Authority
TW
Taiwan
Prior art keywords
pattern
dielectric layer
electrode
layer
contact hole
Prior art date
Application number
TW095119677A
Other languages
English (en)
Other versions
TW200705115A (en
Inventor
Chong-Chul Chai
Shi-Yul Kim
Sang-Gab Kim
Jun-Hyung Souk
Sang-Woo Whangbo
Won-Kie Chang
Hi-Kuk Lee
Soo-Wan Yoon
Soo-Jin Kim
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050047861A external-priority patent/KR101137735B1/ko
Priority claimed from KR1020050051910A external-priority patent/KR20060131454A/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200705115A publication Critical patent/TW200705115A/zh
Application granted granted Critical
Publication of TWI420246B publication Critical patent/TWI420246B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

顯示裝置及其製造方法及用於製造顯示裝置之光罩
本發明係關於一種顯示裝置及一種製造該顯示裝置之方法。更特定而言，本發明係關於一具有改良之影像顯示品質之顯示裝置、一種製造該顯示裝置之方法及一種用於製造該顯示裝置之光罩。
一顯示裝置係一依據一資訊處理裝置所處理之影像信號顯示一影像之裝置。
一顯示裝置之此一實例係一使用液晶技術顯示影像之液晶顯示(LCD)裝置。一LCD裝置包括一LCD面板及一背光總成。該LCD面板控制用於顯示一影像之液晶，且該背光總成給該LCD面板提供光。
該LCD面板包括一薄膜電晶體基板、一濾色片基板及一液晶層。該液晶層夾於該薄膜電晶體基板與該濾色片基板之間。
此外，該薄膜電晶體係使用複數個遮罩來製造。該薄膜電晶體包括一資料線、一通道層、一汲電極、及一儲存電容電極。該通道層位於該資料線與該汲電極之間。該儲存電容電極形成一保持一訊框之電壓差之儲存電容器。然而，使用傳統製造方法形成一LCD裝置之薄膜電晶體之困難係該半導體圖案(例如非晶矽圖案及一經雜質摻雜之非晶矽圖案)可能留存於該儲存電容電極下，由此可最終導致該LCD裝置之影像品質之劣化。
舉例而言，當半導體圖案留存於該儲存電容電極下時，一寄生電容形成於該儲存電容電極、該等半導體圖案與一對置儲存電容電極之間。該寄生電容在該LCD面板上形成閃爍，從而劣化該LCD裝置之影像顯示品質。
因此，需要一種與習用顯示裝置及形成該顯示裝置之方法相比能夠提供改良之影像顯示品質之顯示裝置。
根據本發明之一實例性實施例，提供一種用於圖案化一覆蓋一具有一輸出端子及一儲存電極之信號輸入單元之光阻膜之光罩。該光罩包括一光罩體、一第一曝光部分及一第二曝光部分。該第一曝光部分位於該光罩體上。該第一曝光部分包括一第一透光部分及複數個第二透光部分。該第一透光部分將該光阻膜對應於該輸出端子之一部分曝光於一第一光量之一光下。此外，該第二透光部分將該光阻膜毗鄰該輸出端子之一毗鄰部分曝光於一小於該第一光量之一第二光量之光下。該第二曝光部分位於該光罩體上，且該第二曝光部分包括複數個第三透光部分用於將該光阻膜對應於該儲存電極之一部分曝光於一介於該第一光量與該第二光量之間的第三光量之一光下。
根據本發明另一實例性實施例，提供一種用於圖案化一覆蓋一具有一輸出端子及一儲存電極之信號輸入單元之光阻膜之光罩。該光罩包括一光罩體、一狹縫曝光部分及一半透明部分。該狹縫曝光部分位於該光罩體上，且該狹縫曝光部分包括複數個對應於該輸出端子之狹縫。該半透明部分位於該光罩體上用於局部去除處於一均勻厚度之光阻膜。
根據本發明另一實例性實施例，提供一顯示裝置。該顯示裝置包括一儲存電極圖案、一介電層、一信號輸出單元、一介電圖案、一絕緣圖案及一像素電極。該儲存電極圖案位於一基板上。該介電層位於該儲存電極圖案上。該信號輸出單元位於該介電層上。該信號輸出單元包括一依據一時序信號輸出一資料信號之輸出端子。該介電圖案位於該介電層上。該介電圖案具有一用於局部曝光該輸出端子之第一接觸孔。該絕緣圖案位於該介電層、該信號輸出單元及該介電圖案上。而且，該絕緣圖案具有一對應於該第一接觸孔之第二接觸孔，及一用於局部曝光對應於該儲存電極圖案之介電圖案之第三接觸孔。該像素電極電連接至該輸出端子，且該像素電極包括一對應於該儲存電極圖案之一儲存電極部分。
根據本發明另一實例性實施例，提供一顯示裝置。該顯示裝置包括一儲存電極圖案、一信號輸出單元、一介電圖案、一絕緣圖案及一像素電極。該儲存電極圖案***於一基板與一在該基板上之介電層之間。該信號輸出單元位於該介電層上，且該信號輸出單元包括一依據一時序信號輸出一資料信號之輸出端子。該介電圖案位於該介電層上。該介電圖案具有一用於局部曝光該輸出端子之第一接觸孔及一對應於該儲存電極圖案之表面增加部分。而且，該絕緣圖案位於該介電層、該信號輸出單元及該介電圖案上。而且，該絕緣圖案具有一對應於該第一接觸孔之第二接觸孔，及一用於局部曝光該表面增加部分之第三接觸孔。該像素電極電連接至該輸出端子，且該像素電極包括在該表面增加部分上對應於該儲存電極圖案之一儲存電極部分。
根據本發明另一實例性實施例，提供一種製造顯示裝置之方法。於該方法中，在一基板上形成一儲存電極圖案。在一覆蓋該儲存電極圖案之第一介電層上形成一輸出端子，一影像信號被施加至該輸出端子。在該具有該輸出端子之第一介電層上形成一第二介電層及一絕緣層。圖案化該絕緣層及該第二介電層以曝光該第二介電層對應於該輸出端子之一部分，及該絕緣層對應於該儲存電極圖案之一剩餘部分餘留在該第二介電層對應於該儲存電極圖案之一部分上。局部去除該經曝光之第二介電層及該絕緣層之該剩餘部分以形成一用於局部曝光該輸出端子之第一接觸孔及該第二介電層中對應於該儲存電極圖案之一第二接觸孔。在該絕緣層上形成一像素電極。藉由該第一接觸孔將該像素電極電連接至該輸出端子，且該像素電極對應於該第二接觸孔中之該儲存電極圖案。
根據本發明另一實例性實施例，提供一種製造顯示裝置之方法。於該方法中，在一基板與該基板上之一第一介電層之間形成一第一信號保持部分。在該第一介電層上形成一輸出端子。在該第一介電層及該輸出端子上形成一第二介電層及一絕緣層。圖案化該絕緣層以對應於該輸出端子形成一用於局部曝光該第二介電層之一部分之第一接觸孔及一對應於該第一信號保持部分之臺階圖案。圖案化該第二介電層以形成一用於局部曝光該輸出端子之第二接觸孔及一對應於該臺階圖案之浮雕圖案。形成一電連接至該輸出端子之像素電極，且該像素電極包括一覆蓋該浮雕圖案之第二信號保持部分。
根據另一實例性實施例，提供一種製造顯示裝置之方法。於該方法中，在一基板、該基板上一第一介電層及該第一介電層上一輸出端子之間形成一第一信號保持部分。在該第一介電層及該輸出端子上形成一第二介電層及一絕緣層。圖案化該絕緣層以對應於該輸出端子形成一用於局部曝光該第二介電層之一部分之第一接觸孔及複數個對應於該第一信號保持部分之絕緣圖案。該等絕緣圖案具有不同高度。圖案化該第二介電層以形成一用於局部曝光該輸出端子之第二接觸孔。圖案化該第二及第一介電層以對應於該等絕緣圖案形成一浮雕圖案。形成一電連接至該輸出端子之像素電極，且該像素電極包括一覆蓋該浮雕圖案之第二信號保持部分。
根據本發明另一實例性實施例，提供一種製造顯示裝置之方法。於該方法中，在一基板上形成一儲存電極圖案、一覆蓋該儲存電極圖案之第一介電層、一輸出一資料信號之輸出端子、一覆蓋該輸出端子之第二介電層及一位於該第二介電層上之絕緣層。將一光罩對準於在該絕緣層上，該光罩包括一具有複數個狹縫之狹縫曝光部分及一對應於該儲存電極圖案之半透明部分。使用該狹縫曝光部分及該半透明部分圖案化該絕緣層及該第二介電層以曝光該第二介電層對應於該輸出端子之一部分，且該絕緣層對應於該儲存電極圖案之一剩餘部分對應於該儲存電極圖案保持在該第二介電層之一部分上。局部去除該曝光之第二介電層及該絕緣層之剩餘部分以形成一接觸孔，透過該接觸孔可局部曝光該輸出端子並曝光該第二介電層上對應於該儲存電極圖案之一部分。在該絕緣層上形成一像素電極。藉由該接觸孔將該像素電極電連接至該輸出端子，並對應於該第二接觸孔中之該儲存電極圖案。
下文將參考顯示本發明實例性實施例之隨附圖式更全面地描述本發明。然而，本發明可實施為許多種不同形式，而不應視為僅限於本文所述之實施例。
下文中，將參考該等隨附圖式詳細闡述本發明之實施例。
圖1係一顯示根據本發明一實例性實施例之一光罩之平面圖。圖2係一顯示圖1所示光罩之剖面圖。
該光罩可用於(例如)製造顯示基板，該顯示基板具有：一光阻膜，其覆蓋一信號輸出單元(例如薄膜電晶體(TFT))之一輸出端子；及一儲存電容器之儲存電極，其在一訊框期間保持該等電極之間的一電壓差。
參考圖1及圖2，用於製造顯示裝置100之光罩10包括一光罩體12、一第一曝光部分14及一第二曝光部分16。一光源位於光罩10之前方。該光源產生一第一光量(或光強度)之光。
光罩體12包括一遮擋光之基板。第一及第二曝光部分14及16位於光罩體12上。第一及第二曝光部分14及16之每一個均具有一孔，以使自該光源產生之光可穿過該第一及第二曝光部分14及16中之每一個。
參考圖2，第一曝光部分14包括一第一透光部分14a及一第二透光部分14b。
第一透光部分14a對準在對應於一輸出端子40之絕緣層60上。當在一平面上觀察時第一透光部分14a具有一大致四邊形。對應於第一透光部分14a之絕緣層60藉由第一透光部分14a曝光。舉例而言，對應於第一透光部分14a之絕緣層60係使用一第一光量之光完全曝光。
第二透光部分14b毗鄰第一透光部分14a並具有一閉合之狹縫形狀。第二透光部分14b大致與第一透光部分14a形狀相同。舉例而言，第二透光部分14b可具有一寬度為約1.2 μm至約1.4 μm之大致四邊形環形狀。舉例而言，該寬度可約係1.3 μm。
而且，當光之一部分透過第二透光部分14b時，然後其被繞射以使已穿過第二透光部分14b之該光之該部分成為一小於該第一光量之第二光量之光。對應於第二透光部分14b之絕緣層60係使用該第二光量之光之該部分局部曝光。
第二曝光部分16對準在對應於一儲存電極20之絕緣層60上。第二曝光部分16包括一對應於儲存電極20之第三透光部分16a。第三透光部分16a包括複數個大致彼此平行佈置之狹縫。舉例而言，第三透光部分16a可具有一具有一約為1.6 μm至約1.8 μm寬度之狹縫形狀。舉例而言，該寬度可係約1.7 μm。
當光之一部分透過第三透光部分16a時，其被繞射，以使已穿過該第三透光部分16a之光該部分變成一小於該第一光量但大於該第二光量之第三光量之光。
於圖1及圖2中，當絕緣層60藉由該第三光量之光之該部分曝光時，可在該絕緣層60上形成一剩餘部分。該剩餘部分可具有與絕緣層60下之介電層50大致相同之厚度。
圖3係一顯示根據本發明一實例性實施例之一顯示裝置之剖面圖。
參考圖3，顯示裝置100包括一基板110、一儲存電極圖案120、一介電層130、一信號輸出單元125(在圖5中顯示)、一介電圖案150、一絕緣圖案160及一像素電極170。儲存電極圖案120、介電層130、信號輸出單元125(在圖5中顯示)、介電圖案150、絕緣圖案160及像素電極170位於基板110上。信號輸出單元125包括一輸出端子140。
基板110包括一透明材料。可用於基板110之透明材料之實例包括但不限於玻璃或石英。
儲存電極圖案120位於基板110上。具有儲存電極圖案120之儲存電容器在像素電極170與一共用電極之間保持一電壓差。
圖4係一顯示圖3所示部分「A」之放大剖面圖。
參考圖4，儲存電極圖案120包括一鉬圖案122及一鋁圖案124。鉬圖案122及鋁圖案124分別包括鉬及鋁。於該實例性實施例中，鋁圖案124位於鉬圖案122上。另一選擇係，儲存電極圖案120可包括(例如)一鋁圖案或鋁合金圖案。
介電層130位於儲存電極圖案120上。儲存電極圖案120使用介電層130與像素電極170電絕緣。舉例而言，介電層130可係一藉由一化學氣體沈積製程形成之氮化矽層。
圖5係一顯示包括圖3所示輸出圖案之一信號輸出單元之平面圖。
參考圖5，信號輸出單元125包括一閘極線GL、一資料線DL、一通道圖案CP及一輸出端子140。另一選擇係，該信號輸出單元可包括複數個閘極線、複數個資料線、複數個通道圖案及複數個輸出端子。
參考圖3及圖5，該等閘極線GL設置於基板110與介電層130之間。該等閘極線GL沿一第一方向延伸。當該顯示裝置之解析度係約1024x768時，沿一第二方向佈置之閘極線GL之數量係約768。電連接至閘極線GL之每一個之閘電極GE之數量可係約1024x3。該等閘電極GE之每一個均電連接至該該閘極線GL並在一第二方向上突出。
該等閘極線GL可由一與儲存電極圖案120大致相同之層形成。該等閘極線GL可包括(例如)鉬圖案及鋁圖案。
該等資料線DL位於介電層130上並沿該第二方向延伸。當該顯示裝置之解析度係約1024x768時，資料線DL之數量係約1024x3。電連接至該等資料線DL之每一個之源電極SE之數量係約768。該等源電極SE之每一個均電連接至該等資料線，並沿該第一方向突出。
圖6係一顯示圖3所示部分「B」之放大剖面圖。
參考圖6，資料線DL包括一第一鉬圖案MP1 、一鋁圖案AP及一第二鉬圖案MP2 。舉例而言，鋁圖案AP位於該第一鉬圖案MP1 上，而該第二鉬圖案MP2 位於鋁圖案AP上。
通道圖案CP對應於該等閘電極GE之每一個位於介電層130上。該等源電極SE之每一個均電連接至該通道圖案CP。該通道圖案CP包括一非晶矽圖案及一位於該非晶矽圖案上之n＋非晶矽圖案。可將雜質植入(或摻雜)至該非晶矽圖案中來形成該n＋非晶矽圖案。
再次參考圖5及圖6，通道圖案CP可在該資料線DL下方。
輸出端子140電連接至該通道圖案CP。當將一時序信號施加至該閘極線GL時，在該通道圖案CP中形成一電通道。一來自該資料線DL之像素電壓藉由該通道圖案CP施加至該輸出端子140。
再次參考圖3，介電圖案150位於介電層130上。介電圖案150包括氮化矽。介電圖案150包括一用於局部曝光輸出端子140之第一接觸孔152。舉例而言，介電圖案150之厚度係約0.2 μm至約0.6 μm。舉例而言，該厚度可係約0.5 μm。
絕緣圖案160位於介電圖案150上。絕緣圖案160包括一第二接觸孔162及一第三接觸孔164。
第二接觸孔162對應於該第一接觸孔152，以使輸出端子150藉由第一及第二接觸孔152及162局部曝光。舉例而言，第二接觸孔162包括一第一開孔162a及一第二開孔162b。第一開孔162a具有一第一區域A1 。第二開孔162b具有一小於第一區域A1 之第二區域A2 。第二開孔162b之深度可係約絕緣圖案160厚度之一半。舉例而言，絕緣圖案160之厚度係約1.7 μm至約3.0 μm。第二開孔162b之深度可係約1.35 μm至約1.5 μm。
第三接觸孔164對應於儲存電極圖案120。對應於儲存電極圖案120之介電圖案150藉由第三接觸孔164局部曝光。
像素電極170位於具有第二接觸孔162及第三接觸孔164之絕緣圖案160上。
像素電極170包括一透明導電材料。可用作像素電極170之透明導電材料之實例包括但不限於氧化銦錫(ITO)、氧化銦鋅(IZO)或非晶形氧化銦錫(a－ITO)及/或其組合。
像素電極170藉由第一及第二接觸孔152及162電連接至該信號輸出單元之輸出端子140。而且，像素電極170與儲存電極圖案120之間的距離因第三接觸孔164而減小。
在圖3中，第三接觸孔164具有一大於儲存電極圖案120之寬度。另一選擇係，第三接觸孔164可能具有一不大於儲存電極圖案120之寬度。儲存電極部分172係像素電極170之對應於儲存電極圖案120之一部分。像素電極170之儲存電極部分172、對應於儲存電極部分172之儲存電極圖案120及一插於儲存電極部分172與儲存電極圖案120之間的絕緣圖案160之一部分形成一儲存電極以在一訊框期間在像素電極170與一共用電極之間維持一電壓差。此外，儲存電極圖案120與儲存電極部分172之間的電壓差因第三接觸孔164而減小以增加該儲存電容器之容量。
圖7係一顯示根據本發明一實例性實施例一基板上之一儲存電極圖案之平面圖。圖8係一沿圖7中線I－I'截取之剖面圖。
參考圖7及圖8，一金屬層大致形成於基板200之整個表面上。基板200包括一透明材料。可用於基板200之透明材料之實例包括但不限於玻璃或石英。可用作金屬層之金屬實例包括但不限於鉬及/或鋁。舉例而言，於該實例性實施例中，該金屬層具有一雙層結構，包括位於基板200上之一鉬層及一位於該鉬層上之鋁層。一光阻圖案係藉由一光製程形成於該金屬層上，而該金屬層係將該光阻圖案用作一蝕刻光罩進行局部蝕刻。
此外，一儲存電極圖案SC形成於基板200上。一閘極線GL及一閘電極GE可由一大致與儲存電極圖案SC相同之層形成。另一選擇係，可形成有複數個閘極線、複數個閘電極及複數個儲存電極圖案。
當顯示裝置之解析度係約1024x768時，沿一第一方向延伸之閘極線GL之數量係約768。此外，沿該第一方向延伸之儲存電極圖案SC可位於毗鄰之閘極線GL之間。該等儲存電極圖案SC之每一可進一步包括一較該等儲存電極圖案SC中每一個之一剩餘部分具有一更大寬度之膨脹部分EP用於增加該儲存電容器之容量。
圖9係一顯示本發明一實例性實施例之一基板上之輸出端子之平面圖。圖10係一沿圖9所示之線II－II'截取之剖面圖。
參考圖9及圖10，於具有儲存電極圖案SC及閘極線GL之基板200之大致整個表面上形成一第一介電層FD。可藉由一旋轉塗佈製程或一狹縫塗佈製程形成第一介電層FD。
一資料線DL、一輸出端子DE及一通道圖案CP可形成於該第一介電層FD上。另一選擇係，複數個資料線、複數個輸出端子及複數個通道圖案可形成於該第一介電層上。
舉例而言，於該實例性實施例中，一具有一非晶矽層及一位於該非晶矽層上經摻雜雜質之矽層之通道層形成於該第一介電層FD上。
一源極/汲極金屬層形成於該經摻雜雜質之非晶矽層上。該源極/汲極金屬層包括一第一鉬薄膜、一位於該第一鉬薄膜上之鋁薄膜及一位於該鋁薄膜上之第二鉬薄膜。
一光阻膜形成於該源極/汲極金屬層上。該光阻膜係藉由一光製程加以圖案化，以在該源極/汲極金屬層上形成一光阻圖案；及使用該光阻圖案作為一蝕刻光罩，對該源極/汲極金屬層進行局部蝕刻，以形成質料線DL及輸出端子DE。
當該顯示裝置之解析度係約1024x768時，資料線DL之數量係約1024x3。該等資料線DL沿一大致垂直於該第一方向之第二方向延伸。該等源電極SE電連接至該等資料線DL。該等源電極SE沿該第一方向延伸。該等源電極SE中之每一個之一部分均對應於該閘電極GE。此外，該等輸出端子DE中之每一個均與該等源電極SE中之每一個分開。
使用該光阻圖案局部蝕刻該通道層以形成該通道圖案CP、該等資料線DL及該等輸出端子DE。該等源電極SE中之每一個與該等輸出端子DE中之每一個之間的經摻雜雜質矽層之一部分被去除，以使該等源電極SE中之每一個均與該等輸出端子DE中之每一個電絕緣。
圖11係一顯示覆蓋圖10所示輸出端子之一第二介電層及一絕緣層之剖面圖。
參考圖11，一第二介電層SD形成於該第一介電層FD上。該第二介電層SD包括氮化矽，並覆蓋該第一介電層FD上之輸出端子DE。一絕緣層IL位於該第二介電層SD上。該絕緣層IL包括一光阻材料。
圖12係一顯示用於圖案化圖11所示絕緣層之光罩之剖面圖。圖12之光罩與圖1及圖2中之光罩相同。因此，將使用相同之參考編號指代與圖1及圖2中所述部分相同或類似之部分，並將省略所有關於上述元件之進一步解釋。
參考圖12，具有一第一曝光部分14及一第二曝光部分16之光罩10對準在具有該絕緣層IL之基板200上。
該第一曝光部分14對應於該絕緣層IL下方之輸出端子DE。第二曝光部分16對應於該第一介電層FD下方之儲存電極圖案SC。
在光罩10對準於基板200之一預定位置後，包括該光阻材料之絕緣層IL藉由具有第一曝光部分14及第二曝光部分16之光罩10曝光。
絕緣層IL對應於該第一曝光部分14之一第一透光部分14a之第一部分IL1曝光於一第一光量之光下。絕緣層IL對應於該第一曝光部分14之一第二透光部分14b之第二部分IL2曝光於一第二光量之光下。該第二光量可係約該第一光量之一半。絕緣層IL對應於該第二曝光部分16之一第三透光部分16a之第三部分IL3曝光於一第三光量之光。該第三光量小於該第一光量，但大於該第二光量。
圖13係一顯示藉由圖案化圖12中所示絕緣層來形成一絕緣圖案之剖面圖。
參考圖13，位於第二介電層SD上之絕緣層IL藉由一光製程圖案化以在該第二介電層SD上形成一絕緣圖案IP。
舉例而言，於該實例性實施例中，該第一絕緣層IL之第一部分IL1完全曝光於該第一光量之光下以在該絕緣層IL上形成一第一開孔FC。該絕緣層IL之第二部分IL2局部曝光於第二光量之光下以在該絕緣層IL上形成一第二開孔SC。絕緣層IL之第三部分IL3局部曝光於該第三光量之光中以在該絕緣層IL上形成一第三開孔TC。
當在一平面上觀察時，第二開孔SC具有一較該第一開孔FC為大之面積。第一開孔FC之深度W1大致與絕緣層IL之厚度相同。第二開孔SC之深度W2約係絕緣層IL厚度之一半。
在該第三開孔TC中剩餘之剩餘部分之厚度T大致與該第二介電層SD之厚度相同。該剩餘部分遮擋對應於該等儲存電極圖案SC之第二介電層SD，以使不會蝕刻到對應於該等儲存電極圖案SC之第二介電層SD。
當圖案化對應於該等儲存電極圖案SC之第二介電層SD時，該儲存電容器之容量改變，以使可形成使影像顯示品質劣化之閃爍及/或一殘留影像。然而，如於圖13中所示，該剩餘部分係位於該第三開孔TC中以防止對該第二介電層SD對應於該儲存電極圖案SC之上述蝕刻。
另一選擇係，可毗鄰該第三開孔TC形成一具有與該第二開孔SC大致相同形狀之第四開孔FC。
圖14係一顯示藉由圖案化圖13所示第二介電層形成之一介電圖案之剖面圖。
參考圖14，該絕緣圖案IP及該第二介電層SD經蝕刻以在該第一介電層FD上形成一介電圖案DP。絕緣圖案IP及該第二介電層SD可藉由一乾式蝕刻製程或一濕式蝕刻製程進行蝕刻。
藉由對應於該輸出端子DE之第一開孔FC曝光之第二介電層SD之一部分被局部去除以在該第二介電層SD中形成一第一接觸孔CT1 。藉由一使用O2 電漿之灰化製程去除第二介電層SD上對應於該等儲存電極圖案SC之剩餘部分，以在絕緣圖案IP中形成一對應於該等儲存電極圖案SC之第二接觸孔CT2 。
在圖14中，未在該第二接觸孔CT2 中形成一臺階部分。另一選擇係，可在該第二接觸孔CT2 中形成大致相同於該第一接觸孔CT1 之截面之臺階部分。
圖15係一顯示圖14所示絕緣圖案上之像素電極之剖面圖。
參考圖15，一透明導電層大致形成於該絕緣圖案IP之整個表面上。
一光阻膜形成於該透明導電層上。該透明導電層上之光阻膜經圖案化以形成一光阻圖案。
使用該光阻圖案作為一蝕刻光罩藉由(例如)一乾式蝕刻製程或一濕式蝕刻製程蝕刻該透明導電層以形成一像素電極PE。另一選擇係，複數個像素電極可形成於該絕緣圖案IP上。該等像素電極PE中之每一個均係藉－由該第一接觸孔CT1 電連接至該等輸出端子DE中之每一個。該等像素電極PE中之每一個之一部分均位於藉由該第二接觸孔CT2 而對應於該等儲存電極圖案SC中之每一個之該第一介電層FD上。
該等像素電極PE中之每一個之該部分、該等儲存電極圖案SC中之每一個、該第一介電層FD及該介電圖案DP形成另一儲存電容器。
圖16係一顯示根據本發明一實例性實施例之一顯示裝置之剖面圖。
參考圖16，顯示裝置300包括一基板310、一儲存電極圖案320、一介電層330、一信號輸出單元、一介電圖案350、一絕緣圖案360及一像素電極370。儲存電極圖案320、介電層330、該信號輸出單元、介電圖案350、絕緣圖案360及像素電極370位於基板310上。該信號輸出單元包括一輸出端子340。
基板310包括一透明材料。可用於基板310之透明材料之實例包括但不限於玻璃或石英。
儲存電極圖案320位於基板310上。一具有儲存電極圖案320之儲存電容器保持像素電極370與一共用電極之間的電壓差。
儲存電極圖案320可包括一鉬圖案322及一鋁圖案324。鉬圖案322及鋁圖案324分別包括鉬及鋁。鋁圖案324位於鉬圖案322上。另一選擇係，儲存電極圖案320可包括鋁圖案或鋁合金圖案。
介電層330位於儲存電極圖案320上。儲存電極圖案320使用介電層330與像素電極370電絕緣。舉例而言，介電層330可係一藉由一化學氣相沈積製程形成之氮化矽層。
圖17係一顯示圖16所示具有一輸出圖案之信號輸出單元之平面圖。
參考圖17，信號輸出單元325包括一閘極線GL、一資料線DL、一通道圖案CP及一輸出端子340。另一選擇係，該信號輸出單元可包括複數個閘極線、複數個資料線、複數個通道圖案及複數個輸出端子。
該等閘極線GL設置於基板310與介電層330之間。該等閘極線GL沿一第一方向延伸。當該顯示裝置之解析度係約1024x768時，沿一第二方向佈置之閘極線GL之數量係約768。該第二方向大致垂直於該第一方向。電連接至該等閘極線GL中之每一個之閘電極GE之數量可係約1024x3。該等閘電極GE中之每一個均電連接至該閘極線GL，並在該第二方向上突出。
該等閘極線GL可由一大致與該等儲存電極圖案320相同之層形成。該等閘極線GL可包括(例如)一鉬圖案及鋁圖案。
該等資料線DL位於介電層330上，並沿該第二方向延伸。當該顯示裝置之解析度係約1024x768時，該等資料線DL之數量係約1024x3。該等電連接至該等資料線DL中之每一個之源電極SE之數量係約768。該等源電極SE中之每一個均電連接至該等資料線並在該第一方向上突出。
圖18係一顯示圖16所示部分「C」之放大剖面圖。
參考圖18，該等資料線DL中之每一個均包括一第一鉬圖案MP1 、一鋁圖案AP及一第二鉬圖案MP2 。舉例而言，鋁圖案AP位於該第一鉬圖案MP1 上，而該第二鉬圖案MP2 位於該鋁圖案AP上。
一通道圖案CP對應於該等閘電極GE中之每一個位於介電層330上。該等源電極SE中之每一個均電連接至該通道圖案CP。該通道圖案CP包括一非晶矽圖案及一位於該非晶矽圖案上之n＋非晶矽圖案。可將雜質植入該非晶矽圖案上以形成該n＋非晶矽圖案。
一輸出端子340電連接至該通道圖案CP。當將一時序信號施加至該等閘極線GL中之每一個時，在該通道圖案CP中形成一電通道。來自該資料線DL之一像素電壓藉由該通道圖案CP施加至該輸出端子340上。
介電圖案350位於介電層330上。介電圖案350包括氮化矽，且介電圖案350包括一用於局部曝光輸出端子340之一第一接觸孔352。舉例而言，介電圖案350之厚度係約0.2 μm至約0.6 μm。舉例而言，該厚度可係約0.5 μm。
參考圖16，絕緣圖案360位於介電圖案350上。絕緣圖案360包括一第二接觸孔362及一第三接觸孔364。
該第二接觸孔362對應於第一接觸孔352。第三接觸孔364對應於儲存電極圖案320。
舉例而言，第二接觸孔362包括一第一開孔362a及一第二開孔362b。第一開孔362a具有一第一區域A1 。第二開孔362b具有一小於第一區域A1 之第二區域A2 。第二開孔362b之深度H1 可係約絕緣圖案360之厚度H2 之一半。舉例而言，絕緣圖案360之厚度H2 係約1.7 μm至約3.0 μm。第二開孔362b之深度H1 可係約1.35 μm至約1.5 μm。
第三接觸孔364對應於儲存電極圖案320。對應於儲存電極圖案320之介電圖案350藉由第三接觸孔364局部曝光。
一表面增加部分355形成於藉由第三接觸孔364曝光之介電圖案350之一部分上。
圖19係一顯示圖16所示表面增加部分之平面圖。
參考圖19，表面增加部分355包括一浮雕圖案。表面增加部分355位於藉由第三接觸孔364曝光之介電圖案350上。表面增加部分355增加介電圖案350之表面區域以藉此增加該儲存電容器之容量。
舉例而言，表面增加部分355可包括複數個自介電圖案350之表面上突出之突出物。另一選擇係，表面增加部分355可包括複數個自介電圖案350之表面凹入之凹口。而且，表面增加部分355可包括複數個凸起及凹口。此外，表面增加部分355亦可包括複數個***及凹槽。
圖20係一顯示根據本發明另一實例性實施例之一表面增加部分之平面圖；參考圖20，一表面增加部分357形成於藉由第三接觸孔364曝光之介電圖案350之一部分上。表面增加部分357包括一凹槽。舉例而言，表面增加部分357可包括複數個自介電圖案350之一表面凹入之凹槽。另一選擇係，表面增加部分357可具有一條紋形狀或一網孔形狀。
像素電極370位於具有第二接觸孔362及第三接觸孔364之絕緣圖案360上。像素電極370包括一透明導電材料。可用作像素電極370之透明導電材料之實例包括但不限於氧化銦錫(ITO)、氧化銦鋅(IZO)或非晶形氧化銦錫(a－ITO)及/或其組合。
像素電極370藉由第一及第二接觸孔352及362電連接至該信號輸出單元之輸出端子340。對應於第三接觸孔364之像素電極370對應於儲存電極圖案320位於表面增加部分357上。
在圖16中，第三接觸孔364具有一大於儲存電極圖案320之寬度。另一選擇係，第三接觸孔364可能具有一不大於儲存電極圖案320之寬度。
儲存電極部分372係像素電極370對應於儲存電極圖案320之一部分。
圖21係一顯示根據本發明一實例性實施例一基板上之一儲存電極圖案之平面圖。
參考圖21及22，一金屬層大致形成於基板400之整個表面上。基板400包括一透明材料。可用於基板400之透明材料之實例包括但不限於玻璃或石英。可用作金屬層之金屬實例包括但不限於鉬及/或鋁。舉例而言，該金屬層具有一雙層結構，包括位於基板400上之一鉬層及一位於該鉬層上之鋁層。一光阻圖案係藉由一光製程形成於該金屬層上，而該金屬層係使用該光阻圖案作為一蝕刻光罩被局部蝕刻。
此外，一儲存電極圖案SC形成於基板400上。一閘極線GL及一閘電極GE可由一大致與儲存電極圖案SC相同之層形成。另一選擇係，可形成有複數個閘極線、複數個閘電極及複數個儲存電極圖案。
當顯示裝置之解析度係約1024x768時，沿一第一方向延伸之閘極線GL之數量係約768。沿該第一方向延伸之儲存電極圖案SC可位於毗鄰之閘極線GL之間。該等儲存電極圖案SC中之每一個可進一步包括一較該等儲存電極圖案SC中每一個之剩餘部分具有一更大寬度之膨脹部分EP用於增加該儲存電容器之容量。
圖23係一顯示本發明一實例性實施例之一基板上一輸出端子之平面圖。圖24係一沿圖23所示之線IV－IV'截取之剖面圖。
參考圖23及24，一第一介電層FD大致形成於具有儲存電極圖案SC及閘極線GL之基板400之整個表面上。該第一介電層FD可藉由(例如)一旋轉塗佈製程或一切條塗佈製程形成。
一資料線DL、一輸出端子DE及一通道圖案CP可形成於該第一介電層FD上。另一選擇係，複數個資料線、複數個輸出端子及複數個通道圖案可形成於該第一介電層上。
特定而言，一具有一非晶矽層及一位於該非晶矽層上之經摻雜雜質之矽層之通道層形成於該第一介電層FD上。
一源極/汲極金屬層形成於該經摻雜雜質之非晶矽層上。該源極/汲極金屬層包括一第一鉬薄膜、一位於該第一鉬薄膜上之鋁薄膜及一位於該鋁薄膜上之第二鉬薄膜。
一光阻膜形成於該源極/汲極金屬層上。該光阻膜係藉由一光製程加以圖案化以在該源極/汲極金屬層上形成一光阻圖案。使用該光阻圖案作為一蝕刻光罩局部蝕刻該源極/汲極金屬層以形成資料線DL及輸出端子DE。
當該顯示裝置之解析度係約1024x768時，資料線DL之數量係約1024x3。該等資料線DL沿一大致垂直於該第一方向之第二方向延伸。該等源電極SE被電連接至該等資料線DL。該等源電極SE形成為沿該第一方向延伸。該等源電極SE之每一個之一部分均對應於該閘電極GE。該等輸出端子DE之每一個均與該等源電極SE之每一個分開。
該通道層經局部蝕刻以使用該光阻圖案形成該通道圖案CP、該等資料線DL及該輸出端子DE。去除該等源電極SE中之每一個與該等輸出端子DE中之每一個之間的經摻雜雜質矽層之一部分，以使該等源電極SE中之每一個均與該等輸出端子DE中之每一個電絕緣。
圖25係一顯示覆蓋圖24所示輸出端子之一第二介電層及一絕緣層之剖面圖。
參考圖25，一第二介電層SD形成於該第一介電層FD上。該第二介電層SD包括氮化矽，並覆蓋該第一介電層FD上之輸出端子DE。一絕緣層IL位於該第二介電層SD上。該絕緣層IL包括一光阻材料。
具有一第一曝光部分14及一第二曝光部分16之光罩10對準於具有該絕緣層IL之基板400上。
該第一曝光部分14對應於該絕緣層IL下方之輸出端子DE。第二曝光部分16對應於該第一介電層FD下方之儲存電極圖案SC。
該絕緣層IL包括一藉由具有該第一曝光部分14及16之光罩10曝光之光阻材料。
絕緣層IL對應於該第一曝光部分14之一第一透光部分14a之第一部分IL1曝光於一第一光量之光下。絕緣層IL對應於該第一曝光部分14之一第二透光部分14b之第二部分IL2曝光於一第二光量之光下。該第二光量可係約該第一光量之一半。絕緣層IL對應於該第二曝光部分16之一第三透光部分16a之第三部分IL3曝光於一第三光量之光下。該第三光量小於該第一光量，但大於該第二光量。
圖26係藉由圖案化圖24所示絕緣層而形成之一絕緣圖案之剖面圖。
參考圖26，位於第二介電層SD上之絕緣層IL藉由一光製程圖案化以在該第二介電層SD上形成一絕緣圖案IP。特定而言，該第一絕緣層IL之第一部分IL1完全曝光於該第一光量之光中以在該絕緣層IL上形成一第一開孔FC。該絕緣層IL之第二部分IL2局部曝光於第二光量之光中以在該絕緣層IL上形成一第二開孔SC。絕緣層IL之第三部分IL3局部曝光於該第三光量之光中以在該絕緣層IL上形成一第三開孔TC。
當在一平面上觀察時第二開孔SC具有一較該第一開孔FC為大之區域。第一開孔FC之深度W1大致與絕緣層IL之厚度相同。第二開孔SC之深度W2約係絕緣層IL厚度之一半。
在該第三開孔TC中剩餘之剩餘部分之厚度T大致與該第二介電層SD之厚度相同。該剩餘部分遮擋對應於該等儲存電極圖案SC之第二介電層SD，以使不會蝕刻到對應於該等儲存電極圖案SC之第二介電層SD。
一浮雕圖案CC對應於該第三開孔TC形成於該剩餘部分之上表面。舉例而言，該浮雕圖案CC可包括一突起形狀、一條紋形狀或一網孔形狀。
另一選擇係，可毗鄰該第三開孔TC形成一具有與該第二開孔SC大致相同形狀之第四開孔FC。
圖27係一顯示藉由圖案化圖26中所示第二介電層而形成之介電圖案之剖面圖。
參考圖27，該絕緣圖案IP及該第二介電層SD經蝕刻以在該第一介電層FD上形成一介電圖案DP。該絕緣圖案IP及該第二介電層SD可藉由(例如)一乾式蝕刻製程或一濕式蝕刻製程進行蝕刻。局部去除第二介電層SD中藉由對應於該輸出端子DE之第一開孔FC曝光之一部分以在該第二介電層SD中形成一第一接觸孔CT1 。
對應於該等儲存電極圖案SC每一個之第二介電層SD上之剩餘部分及該等儲存電極圖案SC之一部分經蝕刻以在對應於該等儲存電極圖案SC之每一個之第二介電層SD上形成一表面增加部分SI。
舉例而言，該表面增加部分SI可包括複數個自該第二介電層SD之一表面上突出之突出物。另一選擇係，表面增加部分SI可包括複數個自該第二介電層SD之表面凹入之凹口。該表面增加部分SI可包括複數個凸起及凹口。該表面增加部分SI亦可包括複數個***及凹槽。
一第二接觸孔CT2 對應於該表面增加部分SI形成於該絕緣圖案IP中。
舉例而言，未在該第二接觸孔CT2 中形成一臺階部分。另一選擇係，可在該第二接觸孔CT2 中形成大致相同於該第一接觸孔CT1 之截面之臺階部分。
用於形成該表面增加部分SI之浮雕圖案CC可使用一灰化製程去除。
圖28係一顯示一位於圖27所示絕緣圖案上之像素電極之剖面圖。
參考圖28，一透明導電層大致形成於絕緣圖案IP之整個表面上。
一光阻膜形成於該透明導電層上。該透明導電層上之光阻膜經圖案化以形成一光阻圖案。使用該光阻圖案作為一蝕刻光罩藉由(例如)一乾式蝕刻製程或一濕式蝕刻製程蝕刻該透明導電層以形成一像素電極PE。另一選擇係，複數個像素電極可形成於該絕緣圖案IP上。該等像素電極PE中之每一個係藉由該第一接觸孔CT1 電連接至該等輸出端子DE中之每一個。該等像素電極PE之每一個之一部分均位於藉由該第二接觸孔CT2 對應於該等儲存電極圖案SC之每一個之該第一介電層FD上。該等像素電極PE中之每一個之該部分、該等儲存電極圖案SC中之每一個、該第一介電層FD及該介電圖案DP形成另一儲存電容器。
圖29係一顯示根據本發明一實例性實施例一位於一基板上之一儲存電極圖案之平面圖。圖30係一沿圖29所示線V－V'剖切之平面圖。
參考圖29及30，一金屬層大致形成於基板500之整個表面上。基板500包括一透明材料。可用於基板500之透明材料之實例包括但不限於玻璃或石英。可用作金屬層之金屬實例包括但不限於鉬及/或鋁。舉例而言，於該實例性實施例中，該金屬層具有一雙層結構，包括位於基板500上之一鉬層及一位於該鉬層上之鋁層。一光阻圖案係藉由一光製程形成於該金屬層上，而該金屬層係將該光阻圖案用作一蝕刻光罩進行局部蝕刻。
此外，一儲存電極圖案SC形成於基板500上。一閘極線GL及一閘電極GE可由一大致與儲存電極圖案SC相同之層形成。另一選擇係，可形成有複數個閘極線、複數個閘電極及複數個儲存電極圖案。
當顯示裝置之解析度係約1024x768時，沿一第一方向延伸之閘極線GL之數量係約768。沿該第一方向延伸之儲存電極圖案SC可位於毗鄰之閘極線GL之間。該等儲存電極圖案SC之每一可進一步包括一較該等儲存電極圖案SC中每一個之一剩餘部分具有一更大寬度之膨脹部分EP用於增加該儲存電容器之容量。
圖31係一顯示根據本發明一實例性實施例一位於一基板上之一輸出端子之平面圖。圖32係一沿圖31所示線VI－VI'截取之剖面圖。
參考圖31及圖32，一第一介電層FD大致形成於具有儲存電極圖案SC及閘極線GL之基板500之整個表面上。第一介電層FD可藉由一旋轉塗佈製程或一狹縫塗佈製程形成。
一資料線DL、一輸出端子DE及一通道圖案CP可形成於該第一介電層FD上。另一選擇係，複數個資料線、複數個輸出端子及複數個通道圖案可形成於該第一介電層上。
舉例而言，於該實例性實施例中，一具有一非晶矽層及一位於該非晶矽層上經摻雜雜質之矽層之通道層形成於該第一介電層FD上。
一源極/汲極金屬層形成於該經摻雜雜質之非晶矽層上。該源極/汲極金屬層包括一第一鉬薄膜、一位於該第一鉬薄膜上之鋁薄膜及一位於該鋁薄膜上之第二鉬薄膜。
一光阻膜形成於該源極/汲極金屬層上。該光阻膜係藉由一光製程加以圖案化以在該源極/汲極金屬層上形成一光阻圖案，並使用該光阻圖案作為一蝕刻光罩對該源極/汲極金屬層進行局部蝕刻以形成資料線DL及輸出端子DE。
當該顯示裝置之解析度係約1024x768時，資料線DL之數量係約1024x3。該等資料線DL沿一大致垂直於該第一方向之第二方向延伸。該等源電極SE電連接至該等資料線DL。該等源電極SE沿該第一方向延伸。該等源電極SE中之每一個之一部分均對應於該閘電極GE。該等輸出端子DE中之每一個均與該等源電極SE中之每一個分開。
使用該光阻圖案作為一蝕刻光罩局部蝕刻該通道層以形成該通道圖案CP、該等資料線DL及該等輸出端子DE。該等源電極SE中之每一個與該等輸出端子DE中之每一個之間的經摻雜雜質矽層之一部分被去除，以使該等源電極SE中之每一個均與該等輸出端子DE中之每一介電絕緣。
圖33係一顯示覆蓋圖32所示輸出端子之一第二介電層及一絕緣層之剖面圖。
參考圖33，一第二介電層SD形成於該第一介電層FD上。該第二介電層SD包括氮化矽，並覆蓋該第一介電層FD上之輸出端子DE。一絕緣層IL位於該第二介電層SD上。該絕緣層IL包括一光阻材料。
具有一第一曝光部分14及一第二曝光部分16之光罩10對準於具有該絕緣層IL之基板500上。
該第一曝光部分14對應於該絕緣層IL下方之輸出端子DE。第二曝光部分16對應於該第一介電層FD下方之儲存電極圖案SC。
藉由具有第一曝光部分14及第二曝光部分16之光罩10使包括該光阻材料之絕緣層IL曝光。絕緣層IL對應於該第一曝光部分14之一第一透光部分14a之第一部分IL1曝光於一第一光量之光下。絕緣層IL對應於該第一曝光部分14之一第二透光部分14b之第二部分IL2曝光於一第二光量之光下。該第二光量可係約該第一光量之一半。絕緣層IL對應於該第二曝光部分16之一第三透光部分16a之第三部分IL3曝光於一第三光量之光下。該第三光量小於該第一光量，但大於該第二光量。
圖34係一顯示藉由圖案化圖33所示絕緣層而形成之一絕緣圖案之剖面圖。
參考圖34，藉由一光製程圖案化位於該第二介電層SD上之絕緣層IL，以在該第二介電層SD上形成一絕緣圖案IP。特定而言，該第一絕緣層IL之第一部分IL1完全曝光於該第一光量之光下，以在該絕緣層IL上形成一第一開孔FC。該絕緣層IL之第二部分IL2局部曝光於第二光量之光下，以在該絕緣層IL上形成一第二開孔SC。絕緣層IL之第三部分IL3局部曝光於該第三光量之光下，以在該絕緣層IL上形成一第三開孔TC。
在一平面上觀察時，第二開孔SC之面積大於該第一開孔FC之面積。第一開孔FC之深度W1大致相同於絕緣層IL之厚度。第二開孔SC之深度W2約係絕緣層IL厚度之一半。
在該第三開孔TC中剩餘之剩餘部分之厚度T大致與該第二介電層SD之厚度相同。該剩餘部分遮擋對應於該等儲存電極圖案SC之第二介電層SD，以使不會蝕刻對應於該等儲存電極圖案SC之第二介電層SD。
一浮雕圖案CC對應於該第三開孔TC形成於該剩餘部分之上表面。舉例而言，該浮雕圖案CC可包括一突起形狀、一條紋形狀或一網孔形狀。
另一選擇係，可毗鄰該第三開孔TC形成一具有與該第二開孔SC大致相同形狀之第四開孔FC。
圖35係一顯示藉由圖案化圖34所示該第二介電層而形成之一介電圖案之剖面圖。
參考圖35，該絕緣圖案IP及該第二介電層SD經蝕刻以形成一第一介電圖案DP1。該絕緣圖案IP及該第二介電層SD可藉由(例如)一乾式蝕刻製程或一濕式蝕刻製程進行蝕刻。局部去除第二介電層SD中藉由對應於該輸出端子DE之第一開孔FC曝光之一部分以在該第二介電層SD中形成一第一接觸孔CT1 。
對應於該等儲存電極圖案SC每一個之第二介電層SD上之剩餘部分及該等儲存電極圖案SC之一部分經蝕刻以在對應於該等儲存電極圖案SC之每一個之該第二介電層SD上形成一第一表面增加部分SI1。
舉例而言，該第一表面增加部分SI1可包括複數個自該第二介電層SD之一表面上突出之突出物。另一選擇係，該第一表面增加部分SI1可包括複數個自該第二介電層SD之表面凹入之凹口。該第一表面增加部分SI1可包括複數個凸起及凹口。該第一表面增加部分SI1亦可包括複數個***及凹槽。
一第二接觸孔CT2 對應於該第一表面增加部分SI1形成於該絕緣圖案IP中。
此外，該第一介電層FD係使用該第一表面增加部分SI1作為一光罩加以圖案化以在該第一表面增加部分SI1下形成一第二表面增加部分SI2。
舉例而言，未在該第二接觸孔CT2 中形成一臺階部分。另一選擇係，可在該第二接觸孔CT2 中形成大致相同於該第一接觸孔CT1 之截面之臺階部分。
用於形成該第一表面增加部分SI1及第二表面增加部分SI2之浮雕圖案CC可使用一灰化製程去除。
圖36係一顯示一位於圖34所示絕緣圖案上之一像素電極之剖面圖。
參考圖36，一透明導電層大致形成於該絕緣圖案IP之整個表面上。
一光阻膜形成於該透明導電層上。該透明導電層上之光阻膜經圖案化以形成一光阻圖案。
使用該光阻圖案作為一蝕刻光罩藉由(例如)一乾式蝕刻製程或一濕式蝕刻製程蝕刻該透明導電層以形成一像素電極PE。該等像素電極PE中之每一個均藉由該第一接觸孔CT1 電連接至該等輸出端子DE中之每一個。該等像素電極PE中之每一個之一部分均位於藉由該第二接觸孔CT2 而對應於該等儲存電極圖案SC中每一個之該第一介電層FD上。該等像素電極PE中之每一個之該部分、該等儲存電極圖案SC中之每一個、該第一介電圖案DP1及該第二介電圖案DP2形成另一儲存電容器。
圖37係一顯示根據本發明一實例性實施例之一光罩之平面圖。圖38係一顯示圖37所示光罩之剖面圖。
該光罩可用於(例如)製造顯示基板，該顯示基板具有：一光阻膜，其覆蓋一信號輸出單元(例如薄膜電晶體(TFT))之輸出端子；及一儲存電容器之儲存電極，其在一訊框期間保持電極之間的電壓差。參考圖37及圖38，用於製造該顯示裝置之光罩70包括一光罩體72、一狹縫曝光部分74及一半透明部分76。一光源位於光罩70之前方。該光源產生一第一光量之光。
光罩體72包括一透明基板72a及一位於透明基板72a上之擋光層72b。擋光層72b經圖案化以形成狹縫曝光部分74及半透明部分76。自該光源產生之光藉由光罩70之狹縫曝光部分74及半透明部分76輻照至該顯示器上。
圖39係一顯示圖37所示部分「D」之放大平面圖。
參考圖39，狹縫曝光部分74包括複數個狹縫74a。
舉例而言，擋光層72b經圖案化以形成狹縫74a。該等狹縫74a之每一個之寬度可係約1.2 μm至約1.4 μm。如於圖39中所圖解說明，該等狹縫74a之每一個之寬度均係約1.3 μm。
該等狹縫74a中之每一個均具有一大致四邊環形。另一選擇係，該等狹縫74a中之每一個均可具有一條形形狀。
已穿過狹縫74a之該光之一部分繞射以使該已穿過該等狹縫74a之光之該部分變成一小於該第一光量之一第二光量之光。對應於狹縫74a之絕緣層60係使用該第二光量之光之該部分局部曝光。
再次參考圖38，使用光罩70之狹縫曝光部分74圖案化對應於一顯示基板77之一輸出端子77h之一絕緣層及一有機層，以在顯示基板77上形成一絕緣圖案77e及一第二有機圖案77d。
半透明部分76在該絕緣層上對應於儲存電極77b對齊。該絕緣層之一部分保留在一位於一第一有機層77c上之一第二有機層上。第一有機層77c覆蓋儲存電極77b。舉例而言，該絕緣層剩餘部分之厚度大致與該第二有機層之厚度相同。
半透明部分76傳輸自該光源產生之光之一部分。舉例而言，當自該光源產生之光的波長係約436 nm至約193 nm時，該光之約20%至約70%穿過該半透明部分76以輻照至該絕緣層上。而且，為控制光穿過半透明部分76之量，半透明部分76可包括(例如)氧化鉻薄膜或一氮化鉻薄膜。半透明部分76之厚度係基於半透明部分76之透光率來調節。
穿過半透明部分76之光較穿過狹縫曝光部分74之光具有更高之亮度均勻性。換言之，當光罩70包括半透明部分76時，光罩70之亮度均勻性得以改良。
於圖39中，該絕緣層經均勻地圖案化以具有一均勻之厚度。當該絕緣層具有均勻之厚度時，可完全去除該絕緣層以使該絕緣層不殘留於該第二有機圖案77d上。
已穿過狹縫曝光部分74之光具有一第一光量。已穿過半透明部分76之光具有一小於該第一光量之第二光量。對應於狹縫曝光部分74之絕緣層完全曝光於該第一光量之光下。對應於該半透明部分76之絕緣層局部曝光。舉例而言，曝光於該第二光量之光下的絕緣層厚度大致與該第二有機圖案77d之厚度相同。
圖40係根據本發明一實例性實施例位於一基板上之一儲存電極圖案、一第一介電層、一輸出端子、一第二介電層及一絕緣層之剖面圖。圖41係一顯示位於圖40所示基板上之儲存電極圖案、第一介電層、輸出端子、第二介電層及絕緣層之平面圖。
參考圖40及41，一金屬層大致形成於基板600之整個表面上。基板600包括一透明材料。可用於基板600之透明材料之實例包括但不限於玻璃或石英。可用作金屬層之金屬實例包括但不限於鉬及/或鋁。舉例而言，於該實例性實施例中，該金屬層具有一雙層結構，包括位於基板600上之一鉬層及一位於該鉬層上之鋁層。一光阻圖案係藉由一光製程形成於該金屬層上。該金屬層係將該光阻圖案用作一蝕刻光罩進行局部蝕刻。該金屬層係將該光阻圖案用作一蝕刻光罩進行局部蝕刻。
此外，一儲存電極圖案SEP形成於基板600上。一閘極線GL及一閘電極E1可由一大致與儲存電極圖案SEP相同之層形成。另一選擇係，複數個閘極線、複數個閘電極及複數個儲存電極圖案可形成。
當該顯示裝置之解析度係約1024x768時，沿一第一方向延伸之閘極線GL之數量係約768。閘極線GL相對於基板600沿一第一方向延伸。沿該第一方向延伸之儲存電極圖案SEP可位於毗鄰之閘極線GL之間。該等儲存電極圖案SC之每一可進一步包括一較該等儲存電極圖案SEP中每一個之一剩餘部分具有一更大寬度之膨脹部分用於增加該儲存電容器之容量。
再次參考圖40及41，一第一介電層F1大致形成於具有儲存電極圖案SC及閘極線GL之基板600之整個表面上。第一介電層FD可藉由一旋轉塗佈製程或一狹縫塗佈製程形成。
一資料線DL、一輸出端子E3及一通道圖案P1可形成於該第一介電層F1上。另一選擇係，複數個資料線、複數個輸出端子及複數個通道圖案可形成於該第一介電層上。
舉例而言，於該實例性實施例中，一具有一非晶矽層及一位於該非晶矽層上經摻雜雜質之矽層之通道層形成於該第一介電層F1上。
一源極/汲極金屬層形成於該經摻雜雜質之非晶矽層上。該源極/汲極金屬層包括一第一鉬薄膜、一位於該第一鉬薄膜上之鋁薄膜及一位於該鋁薄膜上之第二鉬薄膜。
一光阻膜形成於該源極/汲極金屬層上。該光阻膜係藉由一光製程加以圖案化以在該源極/汲極金屬層上形成一光阻圖案，並使用該光阻圖案作為一蝕刻光罩對該源極/汲極金屬層進行局部蝕刻以形成資料線DL及輸出端子E3。
當該顯示裝置之解析度係約1024x768時，資料線DL之數量可係約1024x3。該等資料線DL沿一大致垂直於該第一方向之第二方向延伸。該等源電極E2電連接至該等資料線DL。源電極E2沿該第一方向延伸。該等源電極E2中之每一個之一部分均對應於該閘電極GE。該等輸出端子E3中之每一個均與該等源電極E2中之每一個分開。
使用光阻圖案局部蝕刻該通道層以形成該通道圖案P1、該等資料線DL及該等輸出端子E3。該等源電極E2中之每一個與該等輸出端子E3中之每一個之間的經摻雜雜質矽層之一部分被去除，以使該等源電極E2中之每一個均與該等輸出端子E3中之每一個電絕緣。
一第二介電層F2形成於該第一介電層F1上。該第二介電層F2包括氮化矽，並覆蓋該第一介電層F1上之輸出端子E3。一絕緣層F3位於該第二介電層F2上。該絕緣層F3包括一光阻材料。
圖42係一顯示對齊於圖41所示絕緣層上之一光罩之剖面圖。
參考圖42，用於製造該顯示裝置之光罩70包括一狹縫曝光部分74及一半透明部分76。光罩70對準於具有絕緣層F3之基板600。一光源位於光罩70之前方。該光源產生一第一光量之光。
狹縫曝光部分74對準於絕緣層F3下方之輸出端子E3。半透明部分76對準於絕緣層F3下方之儲存電極圖案SEP。
圖43係一顯示藉由圖42所示光罩曝光該絕緣層之剖面圖。
參考圖43，該絕緣層F3曝光於已穿過具有狹縫曝光部分74及半透明部分76之光罩70之光下。
已穿過狹縫曝光部分74之光之一部分繞射，以使該已穿過狹縫曝光部分74之該光之該部分變成一第一光量之光。對應於狹縫曝光部分74之絕緣層60係使用該第一光量之光之該部分局部曝光。穿過半透明部分76之光之一部分變成一小於該第一光量之第三光量之光。對應於半透明部分76之絕緣層60係使用該第三光量之光局部曝光。
圖44係一顯示藉由圖案化圖43所示絕緣層而形成之一絕緣圖案之剖面圖。
參考圖44，該絕緣層F3上之曝光部分經顯影以在該第二介電層F2上形成一絕緣圖案IP1。該絕緣圖案IP1包括一藉由狹縫曝光部分74形成之一第一開孔FO及一藉由半透明部分75形成之該第二開孔SO。
殘留於該第二開孔SO中絕緣圖案IP1之一剩餘部分之厚度T大致與該第二介電層F2之厚度相同。絕緣圖案IP1之剩餘部分防止蝕刻到該第二介電層F2。
圖45係一顯示藉由圖案化圖44所示第二介電層而形成之一介電圖案之剖面圖。
參考圖45，絕緣圖案IP1及第二介電層F2藉由一乾式蝕刻或一濕式蝕刻製程局部蝕刻以形成一第二介電圖案SDP。藉由對應於該出端子E3之第一開孔FO曝光之第二介電層F2之一部分經局部去除以在該第二介電圖案SDP中形成一接觸孔T1 。
當蝕刻該第二介電層F2時，亦對絕緣圖案IP1之該剩餘部分進行蝕刻以曝光該第一介電層F1對應於該儲存電極圖案SEP之一部分。
圖46係一顯示圖45所示絕緣圖案上一像素電極之剖面圖。
參考圖46，一透明導電層大致形成於該絕緣圖案IP1之整個表面上。
一光阻膜形成於該透明導電層上。該透明導電層上之光阻膜經圖案化以形成一光阻圖案。
使用該光阻圖案作為一蝕刻光罩藉由(例如)一乾式蝕刻製程或一濕式蝕刻製程蝕刻該透明導電層以形成一像素電極TE。另一選擇係，複數個像素電極可形成於該絕緣圖案IP1上。該等像素電極TE中之每一個均係藉由該第一接觸孔T1 電連接至該等輸出端子E3中之每一個。該等像素電極TE中之每一個之該部分、該等儲存電極圖案SEP中之每一個、該第一介電層F1及該第二介電圖案SDP形成另一儲存電容器。
藉由實例性實施例之儲存電極圖案及像素電極形成之儲存電容器之電特性得以改良，使得該顯示裝置之閃爍及/或餘像減少，並藉此達成該顯示裝置之影像顯示品質之改良。
在闡述本發明之實例性實施例之後，進一步注意彼等此項技術中具有合理技術水平之人員易知可對本發明做出各種修改，此並不背離藉由隨附申請專利範圍之邊界及範圍界定之本發明之精神及範疇。
10．．．光罩
12．．．光罩體
14．．．第一曝光部分
14a．．．第一透光部分
14b．．．第二透光部分
16．．．第二曝光部分
16a．．．第三透光部分
20．．．儲存電極
40．．．輸出端子
50．．．介電層
60．．．絕緣層
70．．．光罩
72．．．光罩體
72a．．．透明基板
72b．．．擋光層
74．．．狹縫曝光部分
74a．．．狹縫
76．．．半透明部分
77．．．顯示基板
77e．．．絕緣圖案
77d．．．第二有機圖案
77c．．．第一有機層
77b．．．儲存電極
77h．．．輸出端子
60．．．絕緣層
100．．．顯示裝置
110．．．基板
120．．．儲存電極圖案
122．．．鉬圖案
124．．．鋁圖案
125．．．信號輸出單元
130．．．介電層
140．．．輸出端子
150．．．介電圖案
152．．．第一接觸孔
160．．．絕緣圖案
162．．．第二接觸孔
162a．．．第一開孔
162b．．．第二開孔
164．．．第三接觸孔
170．．．像素電極
172．．．儲存電極部分
200．．．基板
300．．．顯示裝置
310．．．基板
320．．．儲存電極圖案
322．．．鉬圖案
324．．．鋁圖案
325．．．信號輸出單元
330．．．介電層
340．．．輸出端子
350．．．介電圖案
352．．．第一接觸孔
355．．．表面增加部分
357．．．表面增加部分
360．．．絕緣圖案
362．．．第二接觸孔
362a．．．第一開孔
362b．．．第二開孔
364．．．第三接觸孔
370．．．像素電極
400．．．基板
500．．．基板
600．．．基板
藉由參照附圖詳細闡述本發明之實例性實施例，可更容易地看出本發明之上述及其他優點，其中：圖1係一顯示根據本發明一實例性實施例之一光罩之平面圖；圖2係一顯示圖1所示光罩之剖面圖；圖3係一顯示根據本發明一實例性實施例之一顯示裝置之剖面圖；圖4係一顯示圖3所示部分「A」之放大之剖面圖；圖5係一顯示包括圖3所示輸出圖案之信號輸出單元之平面圖；圖6係一顯示圖3所示部分「B」之放大剖面圖；圖7係一顯示根據本發明一實例性實施例一基板上之一儲存電極圖案之平面圖；圖8係一沿圖7中線I－I'截取之剖面圖；圖9係一顯示本發明一實例性實施例之一基板上之輸出端子之平面圖；圖10係一沿圖9所示之線II－II'截取之剖面圖；圖11係一顯示覆蓋圖10所示輸出端子之一第二介電層及一絕緣層之剖面圖；圖12係一顯示用於圖案化圖11所示絕緣層之光罩之剖面圖；圖13係一顯示藉由圖案化圖12中所示絕緣層來形成之一絕緣圖案之剖面圖；圖14係一顯示藉由圖案化圖13所示第二介電層形成之介電圖案之剖面圖；圖15係一顯示圖14所示絕緣圖案上之像素電極之剖面圖；圖16係一顯示根據本發明一實例性實施例之顯示裝置之剖面圖；圖17係一顯示圖16所示具有一輸出圖案之信號輸出單元之平面圖；圖18係一顯示圖16所示部分「C」之放大剖面圖；圖19係一顯示圖16所示表面增加部分之平面圖；圖20係一顯示根據本發明一實例性實施例之一表面增加部分之平面圖；圖21係一顯示根據本發明一實例性實施例一基板上之一儲存電極圖案之平面圖；圖22係一沿圖21所示之線III－III'截取之剖面圖；圖23係一顯示本發明一實例性實施例之一基板上一輸出端子之平面圖；圖24係一沿圖23所示之線IV－IV'截取之剖面圖；圖25係一顯示覆蓋圖24所示輸出端子之一第二介電層及一絕緣層之剖面圖；圖26係藉由圖案化圖24所示絕緣層而形成之一絕緣圖案之剖面圖；圖27係一顯示藉由圖案化圖26中所示第二介電層而形成之介電圖案之剖面圖；圖28係一顯示一像素電極位於圖27所示絕緣圖案上之剖面圖；圖29係一顯示根據本發明一實例性實施例一位於一基板上之一儲存電極圖案之平面圖；圖30係一沿圖29所示線V－V'剖切之平面圖；圖31係一顯示根據本發明一實例性實施例一位於一基板上之一輸出端子之平面圖；圖32係一沿圖31所示線VI－VI'截取之剖面圖；圖33係一顯示覆蓋圖32所示輸出端子之一第二介電層及一絕緣層之剖面圖；圖34係一顯示藉由圖案化圖33所示絕緣層而形成之一絕緣圖案之剖面圖；圖35係一顯示藉由圖案化圖34所示該第二介電層而形成之一介電圖案之剖面圖；圖36係一顯示一位於圖34所示絕緣圖案上之一像素電極之剖面圖；圖37係一顯示根據本發明一實例性實施例之一光罩之平面圖；圖38係一顯示圖37所示光罩之剖面圖；圖39係一顯示圖37所示部分「D」之放大平面圖；圖40係根據本發明一實例性實施例位於一基板上之一儲存電極圖案、一第一介電層、一輸出端子、一第二介電層及一絕緣層之剖面圖；圖41係一顯示位於圖40所示基板上之儲存電極圖案、第一介電層、輸出端子、第二介電層及絕緣層之平面圖；圖42係一顯示對準在圖41所示絕緣層上之一光罩之剖面圖；圖43係一顯示藉由圖42所示光罩曝光該絕緣層之剖面圖；圖44係一顯示藉由圖案化圖43所示絕緣層而形成之一絕緣圖案之剖面圖；圖45係一顯示藉由圖案化圖44所示第二介電層而形成之一介電圖案之剖面圖；及圖46係一顯示圖45所示絕緣圖案上一像素電極之剖面圖。
10．．．光罩
14．．．第一曝光部分
14a．．．第一透光部分
14b．．．第二透光部分
16．．．第二曝光部分
16a．．．第三透光部分
20．．．儲存電極
40．．．輸出端子
50．．．介電層
60．．．絕緣層
100．．．顯示裝置

Claims (42)

  1. 一種光罩，其用於圖案化覆蓋一汲電極及一儲存電極之一光阻膜，該光罩包括：一光罩體；一位於該光罩體上之第一曝光部分，以形成對應於該汲電極之一第一接觸孔以及對應於該第一接觸孔之一毗鄰部分的一第二接觸孔，該第一曝光部分包括：一第一透光部分，其用於將該光阻膜對應於該汲電極之一部分曝光於一第一光量之一光下；及複數個第二透光部分，其用於將該光阻膜毗鄰該汲電極之一毗鄰部分曝光於一小於該第一光量之一第二光量之光下；及一位於該光罩體上之第二曝光部分，該第二曝光部分包括複數個第三透光部分，用於將該光阻膜對應於該儲存電極之一部分曝光於一介於該第一光量與該第二光量之間的第三光量之一光下，其中該第二曝光部分係用以形成一第三接觸孔，該第三接觸孔使對應於該儲存電極之一介電層曝光。
  2. 如請求項1之光罩，其中該等第二透光部分之每一個均具有一閉合環形，其係大致與該第一透光部分相同之形狀。
  3. 如請求項1之光罩，其中該等第三透光部分具有一條紋形狀，且彼此分離。
  4. 一種光罩，其用於圖案化覆蓋一汲電極及一儲存電極之一光阻膜，該光罩包括： 一光罩體；一位於該光罩體上之狹縫曝光部分，以形成對應於該汲電極之一第一接觸孔，該狹縫曝光部分包括對應於該汲電極之複數個狹縫；及一位於該光罩體上之半透明部分，其用於去除該光阻膜以形成對應於該第一接觸孔之一毗鄰部分的一第二接觸孔以及一第三接觸孔，該第三接觸孔使對應於該儲存電極之一介電圖案曝光。
  5. 如請求項4之光罩，其中該等狹縫之每一個均具有一閉合環形。
  6. 如請求項4之光罩，其中輻照至該光罩上之一光之一波長係約436nm至約193nm，及該半透明部分之一光透射率係約20%至約70%。
  7. 一種顯示裝置，其包括：位於一基板上之一儲存電極圖案；位於該儲存電極圖案上之一第一介電層；位於該第一介電層上之一汲電極；位於該第一介電層上之一第二介電層，該第二介電層具有用於曝光該汲電極之一部分的一第一接觸孔；位於該第二介電層上之絕緣層，該絕緣層具有對應於該第一接觸孔之一第二接觸孔以及用於曝光該儲存電極圖案之上的該第二介電層之一部分的一第三接觸孔；及電連接至該汲電極之一像素電極，該像素電極包括位於該儲存電極圖案之上的該第三接觸孔中的一儲存電極 部分，其中該儲存電極圖案、該第一介電層、該第二介電層以及該像素電極之該儲存電極部分重疊以形成一儲存電容。
  8. 如請求項7之顯示裝置，其中該第一接觸孔具有一第一區域之一第一開孔及一具有一較該第一區域為小之第二區域之第二開孔，且一第二開孔連接至該第一開孔。
  9. 如請求項8之顯示裝置，其中該第二開孔之一深度係約該絕緣層一厚度之一半。
  10. 如請求項7之顯示裝置，其中該絕緣層包括一光阻材料。
  11. 如請求項7之顯示裝置，其中該第三接觸孔之一寬度小於該儲存電極圖案之一寬度。
  12. 如請求項7之顯示裝置，其中該第一接觸孔之一位置實質上與與該第二接觸孔之一位置相同。
  13. 一種顯示裝置，其包括：***於一基板及在該基板上之一第一介電層之間的一儲存電極圖案；位於該第一介電層上之一汲電極；位於該第一介電層上之一第二介電層，該第二介電層具有用於曝光該汲電極之一部分之一第一接觸孔以及位於該儲存電極圖案之上的一表面增加部分；位於該第二介電層上之一絕緣層，該絕緣層具有對應於該第一接觸孔之一第二接觸孔以及用於曝光該表面增加部分之一部分的一第三接觸孔；及電連接至該汲電極之一像素電極，該像素電極包括在 該儲存電極圖案之上的該第三接觸孔中的該表面增加部分上的一儲存電極部分，其中該儲存電極圖案、該第一介電層、該第二介電層及該像素電極之該儲存電極部分重疊以形成一儲存電容。
  14. 如請求項13之顯示裝置，其中該表面增加部分包括一凹口。
  15. 如請求項13之顯示裝置，其中該表面增加部分具有一凹槽形狀。
  16. 如請求項13之顯示裝置，其中該表面增加部分具有一包括複數個凹槽及***之波形形狀。
  17. 如請求項13之顯示裝置，其中該像素電極係一透明電極。
  18. 如請求項13之顯示裝置，其中該第一接觸孔之一位置實質上與該第二接觸孔之一位置相同。
  19. 一種製造顯示裝置之方法，其包括：在一基板上形成一儲存電極圖案；在覆蓋該儲存電極圖案之一第一介電層上形成一汲電極，一影像信號被施加至該汲電極；在具有該汲電極之該第一介電層上形成一第二介電層及一絕緣層；圖案化該絕緣層及該第二介電層，以曝光該第二介電層對應於該汲電極之一部分，而該絕緣層對應於該儲存電極圖案之一剩餘部分保留在該第二介電層對應於該儲存電極圖案之一部分上； 去除經曝光之該第二介電層及該絕緣層之剩餘部分，以形成用於曝光該汲電極之一第一接觸孔及該第二介電層中對應於該儲存電極圖案之一第二接觸孔；及在該絕緣層上形成一像素電極，藉由該第一接觸孔將該像素電極電連接至該汲電極，且該像素電極對應於該第二接觸孔中之該儲存電極圖案。
  20. 如請求項19之方法，其中形成該儲存電極圖案進一步包括毗鄰該儲存電極圖案形成複數個閘極線。
  21. 如請求項20之方法，在形成該第一介電層後，其進一步包括：在該第一介電層上形成一通道層，該通道層對應於一電連接至該閘極線之閘電極；及形成沿一大致垂直於該閘極線之方向延伸之一汲電極，該汲電極電連接至該通道層。
  22. 如請求項21之方法，其中該通道層包括一非晶矽圖案及一位於該非晶矽圖案上經摻雜雜質之非晶矽圖案。
  23. 如請求項19之方法，其中該絕緣層對應於該汲電極之一部分曝光於一第一光量之一光下，且該絕緣層對應於該儲存電極圖案之一部分曝光於一第二光量之一光下。
  24. 如請求項19之方法，其中該絕緣層對應於該儲存電極圖案之一厚度大致相同於該第二介電層之一厚度。
  25. 如請求項19之方法，其中藉由一灰化製程去除該絕緣層對應於該儲存電極圖案之該剩餘部分。
  26. 如請求項19之方法，其中對應於該汲電極之該絕緣層具 有一具有一第一寬度之第一開孔及一具有一小於該第一寬度之第二寬度之第二開孔。
  27. 如請求項19之方法，其中該絕緣層具有一具有一第一寬度之第一開孔及一具有一小於該第一寬度之第二寬度之第二開孔。
  28. 如請求項19之方法，其中形成該像素電極包括：在該絕緣層上形成一透明導電層；及圖案化該透明導電層，以使該像素電極電連接至該汲電極並且對應於該儲存電極圖案。
  29. 一種製造顯示裝置之方法，其包括：在一基板與該基板上之一第一介電層之間形成一第一信號保持部分；在該第一介電層上形成一汲電極；在該第一介電層及該汲電極上形成一第二介電層及一絕緣層；圖案化該絕緣層，以形成用於曝光該第二介電層對應於該汲電極之一部分的一第一接觸孔及對應於該第一信號保持部分的一臺階圖案；圖案化該第二介電層，以形成用於曝光該汲電極之的一第二接觸孔及對應於該臺階圖案的一浮雕圖案；及形成一電連接至該汲電極之像素電極，該像素電極包括覆蓋該浮雕圖案的一第二信號保持部分。
  30. 如請求項29之方法，其中該顯示裝置進一步包括一介於該基板與毗鄰該第一信號保持部分之該第一介電層之間 的閘極線。
  31. 如請求項29之方法，其中該顯示裝置進一步包括：位於該第一介電層上的一資料線；及電連接至該汲電極的一通道層。
  32. 如請求項31之方法，其中該通道層包括一非晶矽圖案及一位於該非晶矽圖案上經摻雜雜質之非晶矽圖案。
  33. 如請求項29之方法，其中圖案化該絕緣層進一步包括使一光罩對準在該絕緣層上，且該光罩具有對應於該臺階圖案之複數個狹縫。
  34. 如請求項29之方法，其中使用該臺階圖案作為一蝕刻光罩來圖案化該第二介電層。
  35. 如請求項34之方法，其中藉由一灰化製程自具有該浮雕圖案之該第二介電層上去除該臺階圖案。
  36. 一種製造一顯示裝置之方法，其包括：在一基板、該基板上之一第一介電層以及該第一介電層上之一汲電極之間形成一第一信號保持部分；在該第一介電層及該汲電極上形成一第二介電層及一絕緣層；圖案化該絕緣層，以形成用於曝光該第二介電層對應於該汲電極之一部分的一第一接觸孔及對應於該第一信號保持部分之複數個絕緣圖案，該等絕緣圖案具有不同高度；圖案化該第二介電層，以形成用於曝光該汲電極的一第二接觸孔； 圖案化該第二及第一介電層，以形成對應於該等絕緣圖案的一浮雕圖案；及形成電連接至該汲電極的一像素電極，該像素電極包括覆蓋該浮雕圖案的一第二信號保持部分。
  37. 如請求項36之方法，其中圖案化該絕緣層進一步包括使一光罩對準在該絕緣層上，且該光罩具有對應於該等絕緣圖案的各種寬度之複數個狹縫。
  38. 如請求項36之方法，其中使用該等絕緣圖案作為一蝕刻光罩來蝕刻該第二及第一介電層。
  39. 如請求項36之方法，其中藉由一灰化製程自具有該浮雕圖案之該第二介電層上去除該等絕緣圖案。
  40. 一種製造一顯示裝置之方法，其包括：在一基板上形成一儲存電極圖案、覆蓋該儲存電極圖案之一第一介電層、輸出一資料信號之一汲電極、覆蓋該汲電極之一第二介電層及位於該第二介電層上之一絕緣層；使一光罩對準在該絕緣層上，該光罩包括具有複數個狹縫之一狹縫曝光部分及對應於該儲存電極圖案之一半透明部分；使用該狹縫曝光部分及該半透明部分圖案化該絕緣層及該第二介電層，以曝光該第二介電層對應於該汲電極之一部分，且該絕緣層對應於該儲存電極圖案之一剩餘部分保持在該第二介電層對應於該儲存電極圖案之一部分上； 去除經曝光之該第二介電層及該絕緣層之剩餘部分，以形成用於曝光該汲電極的一接觸孔，並曝光該第二介電層對應於該儲存電極圖案之一部分；及在該絕緣層上形成一像素電極，該像素電極係藉由該接觸孔而電連接至該汲電極，並且該像素電極對應於該第二接觸孔中之該儲存電極圖案。
  41. 如請求項40之方法，其中輻照至該光罩上之一光之一波長係約436nm至約193nm，及該半透明部分之一光透射率係約20%至約70%。
  42. 如請求項40之方法，其中該半透明部分包括一層氧化鉻層或一層氮化鉻層。
TW095119677A 2005-06-03 2006-06-02 顯示裝置及其製造方法及用於製造顯示裝置之光罩 TWI420246B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050047861A KR101137735B1 (ko) 2005-06-03 2005-06-03 표시장치, 표시장치의 제조 방법 및 마스크
KR1020050051910A KR20060131454A (ko) 2005-06-16 2005-06-16 표시장치의 제조 방법 및 표시장치의 박막을 패터닝하기위한 마스크

Publications (2)

Publication Number Publication Date
TW200705115A TW200705115A (en) 2007-02-01
TWI420246B true TWI420246B (zh) 2013-12-21

Family

ID=36940471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095119677A TWI420246B (zh) 2005-06-03 2006-06-02 顯示裝置及其製造方法及用於製造顯示裝置之光罩

Country Status (4)

Country Link
US (2) US8040444B2 (zh)
EP (1) EP1729169B1 (zh)
JP (2) JP5250738B2 (zh)
TW (1) TWI420246B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090078527A (ko) * 2008-01-15 2009-07-20 삼성전자주식회사 표시 기판
JP2010199518A (ja) * 2009-02-27 2010-09-09 Oki Semiconductor Co Ltd 半導体装置の製造方法
WO2010104528A1 (en) * 2009-03-09 2010-09-16 Pixel Qi Corporation Normally black transflective liquid crystal displays
US8314907B2 (en) * 2009-07-28 2012-11-20 Pixel Qi Corporation Transflective display sub-pixel structures with transmissive area having different sizes and reflective area having equal sizes
US8698716B2 (en) 2010-05-18 2014-04-15 Pixel Qi Corporation Low power consumption transflective liquid crystal displays
US8830426B2 (en) 2010-11-17 2014-09-09 Pixel Qi Corporation Color shift reduction in transflective liquid crystal displays
CN102645839B (zh) * 2011-06-15 2013-11-27 北京京东方光电科技有限公司 一种掩模板及其制造方法
JP6173049B2 (ja) * 2013-06-04 2017-08-02 三菱電機株式会社 表示パネル及びその製造方法、並びに、液晶表示パネル
EP2863291A1 (en) * 2013-10-18 2015-04-22 Applied Materials, Inc. Transparent body for a touch panel manufacturing method and system for manufacturing a transparent body for a touch screen panel
WO2016150730A1 (en) * 2015-03-20 2016-09-29 Koninklijke Philips N.V. High-intensity discharge lamp
CN105068373B (zh) * 2015-09-11 2019-05-31 武汉华星光电技术有限公司 Tft基板结构的制作方法
US10459331B2 (en) * 2017-03-13 2019-10-29 Wuhan China Star Optoelectronics Technology Co., Ltd. Mask structure and COA type array substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661476B1 (en) * 1999-08-30 2003-12-09 Sony Corporation Liquid crystal display device and its manufacturing method
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590753B1 (ko) 1999-02-27 2006-06-15 삼성전자주식회사 액정표시장치용박막트랜지스터기판및그제조방법
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
JP2002214641A (ja) * 2001-01-15 2002-07-31 Toshiba Corp 平面表示装置用アレイ基板の製造方法
KR100729767B1 (ko) 2001-01-31 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP4651826B2 (ja) 2001-01-31 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 反射型表示装置及びその製造方法
JP2003152086A (ja) 2001-11-15 2003-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
KR100443831B1 (ko) 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
KR100475111B1 (ko) 2001-12-28 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
JP3857142B2 (ja) 2002-01-11 2006-12-13 シャープ株式会社 液晶用マトリクス基板の製造方法
JP2003215635A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
KR20030074991A (ko) 2002-03-15 2003-09-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
US7042149B2 (en) * 2002-06-13 2006-05-09 Tfpd Corporation Circuit array substrate for display device
US20070189916A1 (en) * 2002-07-23 2007-08-16 Heraeus Incorporated Sputtering targets and methods for fabricating sputtering targets having multiple materials
KR100498543B1 (ko) 2002-11-07 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100929675B1 (ko) 2003-03-24 2009-12-03 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
KR100698047B1 (ko) * 2003-04-19 2007-03-23 엘지.필립스 엘시디 주식회사 횡전계형 액정 표시 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
US6661476B1 (en) * 1999-08-30 2003-12-09 Sony Corporation Liquid crystal display device and its manufacturing method

Also Published As

Publication number Publication date
US8040444B2 (en) 2011-10-18
US8284338B2 (en) 2012-10-09
EP1729169B1 (en) 2017-08-16
US20120009842A1 (en) 2012-01-12
EP1729169A1 (en) 2006-12-06
TW200705115A (en) 2007-02-01
JP2012194564A (ja) 2012-10-11
JP5501402B2 (ja) 2014-05-21
JP5250738B2 (ja) 2013-07-31
JP2006350327A (ja) 2006-12-28
US20060274236A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
TWI420246B (zh) 顯示裝置及其製造方法及用於製造顯示裝置之光罩
JP4469004B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
US8045072B2 (en) Liquid crystal display device
USRE43819E1 (en) Thin film transistor array substrate and method of fabricating the same
US7977175B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US7256842B2 (en) Array substrate of liquid crystal display and fabricating method thereof
KR100752600B1 (ko) 액정표시장치용 다결정실리콘 박막 트랜지스터 및 그제조방법
US7785940B2 (en) TFT array substrate and method for fabricating the same
JP5503996B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
US20090085040A1 (en) Liquid crystal display device and fabricating method thereof
US8203674B2 (en) Manufacturing thin film transistor array panels for flat panel displays
US7662660B2 (en) Thin film transistor array substrate and fabrication method thereof
KR100640211B1 (ko) 액정표시장치의 제조방법
KR101342500B1 (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
US20130134489A1 (en) Pixel structure and fabricating method thereof
US20070145436A1 (en) Thin film transistor substrate of liquid crystal display and method for fabricating same
JPH11119251A (ja) アクティブマトリックス基板の製造方法
KR100980019B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080015619A (ko) 마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
JP2007213075A (ja) 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、及びそれを有する表示パネル
WO2016162978A1 (ja) 薄膜トランジスタ、ｔｆｔ基板、表示装置及びｔｆｔ基板の製造方法
KR20060131454A (ko) 표시장치의 제조 방법 및 표시장치의 박막을 패터닝하기위한 마스크
KR20060064812A (ko) 박막 트랜지스터 기판의 제조방법