TWI416998B - Plasma processing device - Google Patents
Plasma processing device Download PDFInfo
- Publication number
- TWI416998B TWI416998B TW098104355A TW98104355A TWI416998B TW I416998 B TWI416998 B TW I416998B TW 098104355 A TW098104355 A TW 098104355A TW 98104355 A TW98104355 A TW 98104355A TW I416998 B TWI416998 B TW I416998B
- Authority
- TW
- Taiwan
- Prior art keywords
- plasma
- output
- power source
- power supply
- bias power
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 12
- 238000004381 surface treatment Methods 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000007562 laser obscuration time method Methods 0.000 abstract 1
- 238000010791 quenching Methods 0.000 abstract 1
- 230000000171 quenching effect Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 27
- 238000009826 distribution Methods 0.000 description 23
- 238000001020 plasma etching Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 11
- 238000009832 plasma treatment Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32917—Plasma diagnostics
- H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Description
本發明關於半導體製程中對晶圓等被處理基板施予微細加工的電漿處理裝置及方法，特別關於減少充電損壞(charge-up damage)的電漿處理裝置及方法。
電漿處理技術係包含電漿蝕刻處理技術或電漿CVD處理技術，廣泛被使用於半導體之製造裝置等，圖1為絕緣膜之電漿蝕刻使用的習知典型電漿蝕刻裝置之構成。
圖1所示電漿蝕刻裝置係稱為二頻率容量耦合型之構成，於處理室101內包含載置被處理基板W的下部電極102，及與下部電極102呈對向的上部電極103。於處理室101被供給作為蝕刻氣體的Ar、CF系氣體及O2
等氣體。於上部電極103，係由高頻電源104藉由匹配器105被供給200MHz之高頻，而產生電漿P。以下稱上部電極被施加的高頻電源為供應電源。另外，於下部電極102，係由高頻電源106藉由匹配器107被供給4MHz之高頻作為偏壓。以下稱下部電極被施加的高頻電源為偏壓電源。該偏壓電源藉由匹配器107中之隔絕電容器被施加於下部電極，依此而使被處理基板W被施加負直流電壓、亦即自偏壓電位Vdc。另外，上述下部電極102與上述上部電極103之間隔稱為Gap。近年來之微細化半導體製程中之絕
緣膜蝕刻，廣泛使用該Gap變窄的稱為窄Gap製程的製程。
藉由習知電漿蝕刻裝置對被處理基板W上形成之絕緣膜圖案進行電漿蝕刻時，特別是於窄Gap之電漿蝕刻製程中，基板中之元件被電漿蝕刻之結果，發生損壞而導致良品率降低之問題存在。該現象稱為充電損壞。以下本發明中單純稱為損壞。
圖2係損壞測定用的稱為天線MOS電容器型損壞TEG的元件之構造。
該元件係於被處理基板之矽基板上積層氧化膜、閘極，當閘極與矽基板間電位差超出閘極氧化膜耐壓時，電流流入閘極氧化膜引起絕緣破壞。是否引起絕緣破壞可由元件之電壓/電流特性加以理解，藉由將元件配置於被處理基板面內而可理解損壞發生之處。和該天線MOS電容器型損壞TEG同樣之構造存在於進行電漿蝕刻的半導體元件時，絕緣破壞會導致元件損壞，導致良品率降低。該絕緣破壞係由閘極與矽基板間電位差引起者。電位差之原因可以考慮為，施加在被處理基板的Vdc之面內分布不均勻。矽基板之電位係由施加在矽基板全體的Vdc之平均值來決定。另外，閘極之電位係由施加在閘極的Vdc來決定。亦即，面內分布不均勻時，施加在閘極的Vdc與矽基板之電位間容易產生差，而導致容易發生損壞。
相對於此，Vdc之面內分布均勻時，不容易發生損壞。減少該損壞之方法有各種方法被檢討，例如專利文獻
1揭示電漿點火時、滅火時設定偏壓電源之輸出成為某一狀態，於電漿鞘(sheath)處於某一狀態時進行點火、滅火的方法。
但是，可以理解即使偏壓電源之輸出設某一狀態下進行電漿點火、滅火時，亦有可能發生損壞之情況。另外，於電漿滅火瞬間之前偏壓電源被保持於和正常時相同之輸出之故，Vdc之絕對值變大，電漿之滅火方式不均勻時，存在有局部被施加強的Vdc之處，被發現有容易產生Vdc之傾向。
專利文獻1：特開2001-156051號公報
本發明針對損壞進行實驗研究，檢討不發生損壞的電漿處理方法。有鑑於上述損壞之產生機構，欲測定損壞時只要測定施加於被處理基板之Vdc分布即可。
於圖3係損壞電壓測定用基板，於被處理基板之上存在絕緣膜，於其上存在鋁製之天線電極。
天線電極分布於面內，因此使用該測定用基板可以測定Vdc之面內分布。天線電極分布於面內，因此使用該測定用基板可以測定Vdc之面內分布。可以推測為，天線電極之電位與晶圓基板(矽基板)電位之差分之電壓被施加於絕緣膜，於該電壓較大之處產生損壞。以下稱天線電極電位與晶圓基板電位之差為損壞電壓。實際測定求出之損
壞電壓較大之處與天線MOS電容器型損壞TEG之損壞產生之處大略呈重疊。由實驗結果可知，損壞電壓變為最大者係在電漿滅火之時序。
於習知電漿滅火方法，係將供應電源、偏壓電源之輸出於電漿蝕刻處理終了使同時設為0而使電漿滅火。但是，藉由該方法進行電漿滅火時，在供應電源、偏壓電源之輸出降低期間，會有損壞電壓變大之情況發生。亦即，欲減輕損壞而需要有減小損壞電壓之電漿滅火方法。
本發明係為解決上述問題，目的在於提供有用的電漿處理裝置及電漿處理方法。
本發明具體目的在於減少伴隨被處理基板之處理而發生的被處理基板中之元件之不良率，而提供不發生損壞的電漿處理裝置。
為解決上述問題，本發明之電漿處理裝置，係具有：處理室；第1電極，係配置於上述處理室內，用於載置被處理基板；第2電極，係於依據處理室上方與上述第1電極呈對向被配置；供應電源(source power)，用於對上述第2電極施加電漿產生用電力；偏壓電源，用於對上述第1電極施加偏壓用電力；氣體供給手段，用於對上述處理室內供給處理氣體；及控制手段，用於控制上述供應電源、上述偏壓電源及上述氣體供給手段；係使用形成於上述處理室內之電漿進行上述被處理基板之表面處理
者；其特徵為：上述控制手段，在設定成為上述供應電源之輸出≦上述偏壓電源之輸出的狀態下，在由藉由上述電漿進行上述表面處理之正常電漿狀態至實施上述電漿滅火之過程中，係以保持上述供應電源之輸出≦上述偏壓電源之輸出的關係而降低上述供應電源及上述偏壓電源之輸出之後，實施上述電漿滅火之控制。
另外，電漿處理裝置，係具有：處理室；第1電極，係配置於上述處理室內，用於載置被處理基板；第2電極，係於依據處理室上方與上述第1電極呈對向被配置；供應電源，用於對上述第2電極施加電漿產生用電力；偏壓電源，用於對上述第1電極施加偏壓用電力；氣體供給手段，用於對上述處理室內供給處理氣體；及控制手段，用於控制上述供應電源、上述偏壓電源及上述氣體供給手段；用於進行上述被處理基板之表面處理者；其特徵為：上述控制手段，在由使用上述電漿進行上述表面處理之狀態至電漿滅火之過程中，在由為了使用形成於上述處理室內之電漿進行上述表面處理而設定成為上述供應電源之輸出≦上述偏壓電源之輸出的狀態下所形成的第1電漿狀態，變化至和上述第1電漿比較上述供應電源之輸出及上述偏壓電源之輸出為較小的第2電漿狀態時，係以保持上述供應電源之輸出≦上述偏壓電源之輸出的關係而進行降低彼等之控制。
又，上述控制手段，係由上述第2電漿狀態，切斷上述供應電源及上述偏壓電源之電力而進行電漿滅火之控制。
又，具備發光監控器，用於檢測形成於上述處理室內之上述電漿之發光；上述控制手段，係由上述第2電漿狀態，下降上述處理氣體之壓力，藉由上述發光監控器檢測出上述電漿之滅火之後，切斷上述供應電源及上述偏壓電源之電力而進行控制。
又，上述控制手段，係由上述第2電漿狀態降低上述處理室內之上述處理氣體之壓力，而進行上述電漿滅火之控制。
以下依據圖面說明本發明之實施形態)
圖4為本發明之電漿蝕刻裝置1之構成。
電漿蝕刻裝置1，係具有鋁或SUS等構成之處理室1，於處理室1內具有：由偏壓電源4藉由濾波器5、匹配器6被施加高頻的下部電極2；及由供應電源8藉由濾波器9、匹配器10被施加高頻的上部電極3。下部電極2亦作為載置台功能，用於載置被實施電漿蝕刻處理的被處理基板W。供應電源8為電漿產生用高頻電源，於此使用200MHz之頻率，但並無須限定於此。偏壓電源4為偏壓用高頻電源，頻率低於供應電源，用於加速電漿中之離子，於此使用4MHz之頻率，但並無須限定於此。另外，下部電極2，係藉由匹配器6被連接於直流電源7。於下
部電極表面之載置被處理基板W的部分，被形成氧化鋁等之溶射膜18，於被處理基板W與下部電極2之間形成靜電吸盤。於靜電吸盤，藉由導熱氣體供給孔(未圖示)。由導熱氣體供給管被供給He等之導熱氣體，導熱氣體被填充於靜電吸盤與被處理基板W之間。如此則，可以提升下部電極2之溫度與被處理基板W之導熱效率。於下部電極2與上部電極3之間，被導入藉由溫度控制裝置(未圖示)控制成為特定溫度的熱媒，循環於電極內部而被排出。如此則，可控制下部電極2與上部電極3之溫度。於下部電極表面之載置被處理基板W的部分之周圍，以包圍被處理基板的方式設置聚磁環17。聚磁環17，係由絕緣性或導電性材料構成，可以使反應性離子集中於被處理基板。電漿蝕刻處理之電漿產生用的氣體，係由氣體源通過流量調整用的MFC，藉由氣體配管14，於開設有氣體噴出孔的噴氣板13被分散之後，被導入處理室1中。其中，使用Ar氣體1000ml/min，O2
氣體50ml/min，C4
F6
氣體50ml/min之流量。處理室1，係藉由氣體排氣機構(未圖示)進行壓力調整，保持於特定壓力。另外，於處理室1被安裝發光監控器30，可藉由裝發光監控器30確認電漿之點火、滅火。另外，雖未圖示，具有：供應電源8、偏壓電源4、直流電源7之ON/OFF時序、輸出值等之控制、供給氣體之壓力(流量)或時序之控制的控制手段。
本實施形態中說明，供應電源8連接於上部電極3、
偏壓電源4連接於下部電極2之例，但不限定於此，亦可將供應電源8連接於下部電極2、偏壓電源4連接於上部電極3。另外，亦可將偏壓電源4及供應電源8連接於同一電極(上部或下部)。亦可連接多數偏壓電源。
另外，下部電極2與上部電極3之Gap雖設為30mm，但可依據處理條件使Gap於10mm至40mm之間變化。
如上述說明，本發明人針對損壞之產生機構，藉由圖4之電漿蝕刻裝置1與圖3之損壞測定基板進行實驗研究。
圖5為供應電源輸出及偏壓電源輸出與被測定之損壞電壓間之關係。
當產生之損壞電壓位於不會成為問題之範圍內時，稱此時之供應電源輸出及偏壓電源輸出之範圍為無損壞之關係。損壞電壓設為10V時，圖5之白色區域成為滿足無損壞之關係。
由此可知，至少在圖5之較虛線更上方之區域、亦即以常時滿足供應電源之輸出≦偏壓電源之輸出之關係的方式，進行電漿處理即可抑制損壞之發生。
其中，產生成為問題之損壞的損壞電壓係設為10V。其係依存於圖3之層間絕緣膜之厚度。但是，可以預料出往後之半導體裝置之層間絕緣膜之厚度變為越薄，因此損壞電壓會變為越低。因此，上述無損壞之關係，亦能適用於往後之半導體裝置。
但是，電漿滅火時，供應電源與偏壓電源之關係容易崩潰。可以推測出此乃電漿滅火損壞電壓變大之原因。
圖6為電漿滅火時之供應電源輸出及偏壓電源輸出與損壞電壓之時間變化圖。
圖6(a)表示供應電源輸出與偏壓電源輸出下降速度相同時，供應電源與偏壓電源同時設為OFF時之損壞電壓之變化模樣。在電源被設為OFF、電漿滅火之前，保持供應電源之輸出≦偏壓電源之輸出的關係，損壞電壓不會上升。亦即不發生損壞。
但是，供應電源與偏壓電源之輸出之下降時序並非經常同時。
圖6(b)表示偏壓電源之輸出先行設為OFF時之損壞電壓之變化模樣。偏壓電源之輸出先行開始下降時，供應電源之輸出≦偏壓電源之輸出的關係會崩潰，損壞電壓上升，而發生損壞。
圖6(c)表示即使同時設為OFF，但是，供應電源之輸出之下降速度與偏壓電源之輸出之下降速度不同之情況，此情況下，無損壞之關係亦會崩潰，而發生損壞。
參照圖6可知，正常時較小的損壞電壓，會隨供應電源、偏壓電源之輸出之下降而變大之情況存在。
以下針對供應電源輸出變化偏壓電源輸出時會產生如何之損壞電壓分布加以調查。
圖7表示僅有供應電源200W時之電漿之損壞電壓分布與對該電漿施加不同輸出之偏壓電源時的損壞電壓分
布。
僅有供應電源時之電漿呈不均勻，另外，即使偏壓電源為100W時相較於僅有供應電源時之電漿雖較均勻，然而乃為不均勻之電漿分布。
但是，偏壓電源之輸出為200W、亦即對於供應電源200設為滿足無損壞之關係時，損壞電壓便微小於10V，由此可知，增大偏壓電源輸出時分布成為更均勻。
針對僅有供應電源時之電漿分布加以檢討結果發現，損壞電壓之分布係由200MHz之供應電源輸出之駐波所引起者。
圖8表示電漿處於某一狀態之對200MHz電磁波之電場強度分布之計算模擬結果。損壞電壓之分布與200MHz之電場強度分布呈重疊，可以推測為200MHz之供應電源之電場強度分布影響到損壞電壓。亦即，在僅有供應電源狀態下所產生之電漿之中會產生200MHz引起之Vdc，其分布依存於電場強度，因此Vdc之分布亦和200MHz之駐波分布同樣成為不均勻，而使損壞電壓變大。
又，施加偏壓電源時，偏壓電源之4MHz之電磁波所產生之Vdc，與供應電源之200MHz之電磁波所產生之Vdc，成為混合存在狀態。4MHz之電磁波之電場強度分布於腔室內考慮為可以忽視之程度，因此4MHz之Vdc可考慮為不具有分布。因此，損壞電壓未產生，亦即，欲設為使Vdc之分布變小時只要使4MHz之偏壓電源所產生之Vdc成為支配者即可。
如上述說明，自進行電漿處理之正常電漿至電漿滅火之過程中，至少滿足供應電源之輸出≦偏壓電源之輸出的關係，如此則，可以進行損壞較少的電漿處理。
連接多數個偏壓電源時，適用彼等之輸出總和即可。
控制手段自動進行輸出控制而使滿足供應電源之輸出≦偏壓電源之輸出的關係亦可。有異常而未滿足上述關係時對操作裝置之操作員發出警告亦可。
使用圖9、10說明本發明第2實施形態。
本實施形態中，說明儘可能縮小Vdc之絕對值之後，進行電漿滅火的方法。
圖9為本發明第2實施形態之流程圖。
圖10為本發明第2實施形態之時序圖。
使用圖10說明在各過程中損壞電壓如何變化。
首先，於正常電漿狀態下，供應電源之輸出≦偏壓電源之輸出的關係被維持，成為均勻之電漿，未發生損壞。
於電漿滅火時，首先，保持供應電源之輸出≦偏壓電源之輸出的關係狀態下，使供應電源之輸出例如由800W至200W慢慢降低，另外，使偏壓電源之輸出例如由1000W至400W慢慢降低，設定電漿成為前置OFF(pre-off)電漿狀態。另外，先降低供應電源之輸出之後，再降低偏壓電源之輸出亦可。
於前置OFF電漿狀態，使供應電源之輸出再電漿不致
於滅火範圍內降低至較小之值，電漿成為低密度，偏壓電源之輸出相對於供應電源之輸出，亦降低至能充分保持供應電源之輸出≦偏壓電源之輸出的關係，使Vdc之絕對值變小，因此，即使電漿設為不均勻之滅火方式時所產生之損壞電壓亦變小。
另外，為使供應電源之輸出≦偏壓電源之輸出的關係，於該移行期間不致於崩潰，Vdc之分布成為均勻。因此，損壞電壓可以保持於較小之值。
前置OFF電漿成為正常狀態之後，氣體壓力漸漸下降，電漿被滅火。電漿之滅火可藉由發光監控器檢測出，電漿滅火被檢測出之後，供應電源、偏壓電源之電位設為0V。
之所以確保前置OFF電漿之期間成為特定期間，係考慮到電源之變動。
上述說明為藉由氣體壓力之滅火方法，但是前置OFF電漿，因為Vdc之絕對值小、難以發生充電損壞，因而除上述滅火方法以外，亦可以藉由其他各種方法進行電漿滅火。
例如，設為前置OFF電漿之後，切換供應電源及偏壓電源之輸出而進行電漿滅火亦可。此時，在電源輸出被切斷為止之間，供應電源、偏壓電源之輸出需要需要滿足無損壞之關係。
如上述說明，自進行電漿處理之正常電漿至電漿滅火之過程中，至少滿足供應電源之輸出≦偏壓電源之輸出的
關係，同時，於中途產生前置OFF電漿，如此則，即使設為電漿不均勻之滅火方法時，亦可以進行損壞較少的電漿處理。
控制手段自動進行輸出控制而使滿足供應電源之輸出≦偏壓電源之輸出的關係亦可。有異常而未滿足上述關係時對操作裝置之操作員發出警告亦可。
使用圖11、12說明本發明第3實施形態。
本實施形態中，說明不致於發生損壞之電漿點火方法。
圖11為本發明第3實施形態之流程圖。
圖12為本發明第3實施形態之時序圖。
電漿點火時基本上和電漿滅火方法同樣，亦即滿足供應電源之輸出≦偏壓電源之輸出的關係即可。
首先，關於使供應電源在電漿產生之範圍內以較小值輸出。關於偏壓電源，係如圖12(a)所示同時，或如圖12(b)所示較供應電源先行被輸出，在保持供應電源之輸出≦偏壓電源之輸出的關係範圍內儘可能設為較小的輸出。於此狀態下之電漿稱為前置ON(pre-on)電漿。前置ON電漿係具有和前置OFF電漿同樣之性質。亦即，使偏壓電源之輸出保持於無損壞之關係範圍內成為較小之值，如此則，Vdc之絕對值變小，即使設為不均勻點火之情況下產生之損壞電壓亦變小。
如上述說明，電漿點火時，至少保持供應電源之輸出≦偏壓電源之輸出的關係，同時，於中途產生前置ON電漿之後，產生正常電漿，如此則，可以進行損壞較少的電漿處理。
控制手段自動進行輸出控制而使滿足供應電源之輸出≦偏壓電源之輸出的關係亦可。有異常而未滿足上述關係時對操作裝置之操作員發出警告亦可。
使用本發明之手法，在包含電漿處理之半導體製造之過程中，可以減低對元件之充電損壞。因此可以迴避半導體製品之良品率降低之問題。
依據本發明，可以在不超出成為問題之損壞電壓之情況下，控制供應電源之輸出與偏壓電源之輸出，可抑制損壞之發生。因此，自電漿點火至電漿滅火為止之間，Vdc可以經常保持於均勻狀態而進行電漿處理，進行電漿處理時對半導體元件之絕緣膜不會施加引起絕緣破壞之大的電壓。
因此，使用本發明，可以在不對半導體元件造成損壞情況下，進行電漿蝕刻處理，可抑制半導體元件之良品率降低問題。
另外，於電漿滅火時，暫時設為前置OFF(pre-off)
電漿狀態之後進行電漿滅火，偏壓電源之輸出保持於無損壞之關係、而且被設為較小的值，因此Vdc之絕對值變小，即使設為電漿不均勻之滅火方式之情況下，產生之損壞電壓亦會變小。
同樣，於電漿點火時，暫時設為前置ON電漿狀態之後移至正常狀態，因此即使設為不均勻之點火之情況下，產生之損壞電壓亦會變小。
1‧‧‧處理室
2‧‧‧下部電極
3‧‧‧上部電極
4‧‧‧偏壓電源
5、9‧‧‧濾波器
6、10‧‧‧匹配器
7‧‧‧直流電源
8‧‧‧供應電源
11‧‧‧供電管
13‧‧‧噴氣板
14‧‧‧氣體配管
17‧‧‧聚磁環
18‧‧‧溶射膜
30‧‧‧裝發光監控器
圖1為習知電漿蝕刻裝置之概要圖。
圖2為天線MOS電容器型損壞TEG之概略圖。
圖3為損壞電壓測定用基板之概略圖。
圖4為本發明之電漿蝕刻裝置之概要圖。
圖5為供應電源之輸出及偏壓電源之輸出與損壞電壓之關係圖。
圖6為電漿滅火時之供應電源及偏壓電源之輸出與損壞電壓之時間變化圖。
圖7為供應電源輸出與損壞電壓之分布圖。
圖8為| Vdc |測定結果與電場強度模擬結果之圖。
圖9為本發明第2實施形態之流程圖。
圖10為本發明第2實施形態之時序圖。
圖11為本發明第3實施形態之流程圖。
圖12為第2實施形態之時序圖。
Claims (5)
- 一種電漿處理裝置，係具有：處理室；第1電極，係配置於上述處理室內，用於載置被處理基板；第2電極，係於依據處理室上方與上述第1電極呈對向被配置；供應電源(source power)，用於對上述第2電極施加電漿產生用電力；偏壓電源，用於對上述第1電極施加偏壓用電力；氣體供給手段，用於對上述處理室內供給處理氣體；及控制手段，用於控制上述供應電源、上述偏壓電源及上述氣體供給手段；係使用形成於上述處理室內之電漿進行上述被處理基板之表面處理者；其特徵為：上述控制手段，在設定成為上述供應電源之輸出≦上述偏壓電源之輸出的狀態下，在由藉由上述電漿進行上述表面處理之正常電漿狀態至實施上述電漿滅火之過程中，係以保持上述供應電源之輸出≦上述偏壓電源之輸出的關係而降低上述供應電源及上述偏壓電源之輸出之後，實施上述電漿滅火之控制。
- 一種電漿處理裝置，係具有：處理室；第1電極，係配置於上述處理室內，用於載置被處理基板；第2電極，係於依據處理室上方與上述第1電極呈對向被配置；供應電源，用於對上述第2電極施加電漿產生用電力；偏壓電源，用於對上述第1電極施加偏壓用電力；氣體供給手段，用於對上述處理室內供給處理氣體；及控制手段，用於控制上述供應電源、上述偏壓電源及上述氣體供給手段；用於進行上述被處理基板之表面處理者；其特徵為： 上述控制手段，在由使用上述電漿進行上述表面處理之狀態至電漿滅火之過程中，在由為了使用形成於上述處理室內之電漿進行上述表面處理而設定成為上述供應電源之輸出≦上述偏壓電源之輸出的狀態下所形成的第1電漿狀態，變化至和上述第1電漿比較上述供應電源之輸出及上述偏壓電源之輸出為較小的第2電漿狀態時，係以保持上述供應電源之輸出≦上述偏壓電源之輸出的關係而進行降低彼等之控制。
- 如申請專利範圍第2項之電漿處理裝置，其中上述控制手段，係由上述第2電漿狀態，切斷上述供應電源及上述偏壓電源之電力而進行電漿滅火之控制。
- 如申請專利範圍第2項之電漿處理裝置，其中具備發光監控器，用於檢測形成於上述處理室內之上述電漿之發光；上述控制手段，係由上述第2電漿狀態，下降上述處理氣體之壓力，藉由上述發光監控器檢測出上述電漿之滅火之後，切斷上述供應電源及上述偏壓電源之電力而進行控制。
- 如申請專利範圍第2項之電漿處理裝置，其中上述控制手段，係由上述第2電漿狀態降低上述處理室內之上述處理氣體之壓力，而進行上述電漿滅火之控制。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008331821A JP5268625B2 (ja) | 2008-12-26 | 2008-12-26 | プラズマ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201026165A TW201026165A (en) | 2010-07-01 |
| TWI416998B true TWI416998B (zh) | 2013-11-21 |
Family
ID=42283457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098104355A TWI416998B (zh) | 2008-12-26 | 2009-02-11 | Plasma processing device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8186300B2 (zh) |
| JP (1) | JP5268625B2 (zh) |
| KR (1) | KR101058916B1 (zh) |
| TW (1) | TWI416998B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5730521B2 (ja) * | 2010-09-08 | 2015-06-10 | 株式会社日立ハイテクノロジーズ | 熱処理装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162293A (ja) * | 1994-12-05 | 1996-06-21 | Tokyo Electron Ltd | プラズマ処理装置及びその制御方法 |
| TW466618B (en) * | 1999-09-13 | 2001-12-01 | Tokyo Electron Ltd | Plasma processing method and apparatus for eliminating damages in a plasma process of a substrate |
| TW535234B (en) * | 2000-09-12 | 2003-06-01 | Hitachi Ltd | Plasma processing method and apparatus using dynamic sensing of a plasma environment |
| JP2005236138A (ja) * | 2004-02-20 | 2005-09-02 | Tokyo Electron Ltd | プラズマ処理装置及びその制御方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4153606B2 (ja) * | 1998-10-22 | 2008-09-24 | 東京エレクトロン株式会社 | プラズマエッチング方法およびプラズマエッチング装置 |
| US6265831B1 (en) * | 1999-03-31 | 2001-07-24 | Lam Research Corporation | Plasma processing method and apparatus with control of rf bias |
| US6762129B2 (en) * | 2000-04-19 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | Dry etching method, fabrication method for semiconductor device, and dry etching apparatus |
| US7247218B2 (en) * | 2003-05-16 | 2007-07-24 | Applied Materials, Inc. | Plasma density, energy and etch rate measurements at bias power input and real time feedback control of plasma source and bias power |
| US7780864B2 (en) * | 2006-04-24 | 2010-08-24 | Applied Materials, Inc. | Process using combined capacitively and inductively coupled plasma sources for controlling plasma ion radial distribution |
-
2008
- 2008-12-26 JP JP2008331821A patent/JP5268625B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-29 KR KR1020090006816A patent/KR101058916B1/ko not_active IP Right Cessation
- 2009-02-11 TW TW098104355A patent/TWI416998B/zh not_active IP Right Cessation
- 2009-02-12 US US12/370,215 patent/US8186300B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162293A (ja) * | 1994-12-05 | 1996-06-21 | Tokyo Electron Ltd | プラズマ処理装置及びその制御方法 |
| TW466618B (en) * | 1999-09-13 | 2001-12-01 | Tokyo Electron Ltd | Plasma processing method and apparatus for eliminating damages in a plasma process of a substrate |
| TW535234B (en) * | 2000-09-12 | 2003-06-01 | Hitachi Ltd | Plasma processing method and apparatus using dynamic sensing of a plasma environment |
| JP2005236138A (ja) * | 2004-02-20 | 2005-09-02 | Tokyo Electron Ltd | プラズマ処理装置及びその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010153679A (ja) | 2010-07-08 |
| JP5268625B2 (ja) | 2013-08-21 |
| US8186300B2 (en) | 2012-05-29 |
| TW201026165A (en) | 2010-07-01 |
| KR20100076847A (ko) | 2010-07-06 |
| US20100163184A1 (en) | 2010-07-01 |
| KR101058916B1 (ko) | 2011-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426477B1 (en) | Plasma processing method and apparatus for eliminating damages in a plasma process of a substrate | |
| JP6812224B2 (ja) | 基板処理装置及び載置台 | |
| US7988814B2 (en) | Plasma processing apparatus, plasma processing method, focus ring, and focus ring component | |
| TWI610360B (zh) | 藉由直流偏壓調節之顆粒產生抑制器 | |
| JP5317424B2 (ja) | プラズマ処理装置 | |
| US8641916B2 (en) | Plasma etching apparatus, plasma etching method and storage medium | |
| KR20160140420A (ko) | 플라즈마 처리 장치 및 기판 박리 검지 방법 | |
| KR102569911B1 (ko) | 포커스 링 및 기판 처리 장치 | |
| JP2010186841A (ja) | プラズマ処理方法 | |
| JP2008060304A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JP2013149865A (ja) | プラズマ処理装置 | |
| US20070227663A1 (en) | Substrate processing apparatus and side wall component | |
| JP2009152345A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JP2010171288A (ja) | プラズマ処理装置 | |
| KR20140108141A (ko) | 탑재대 및 플라즈마 처리 장치 | |
| KR101089951B1 (ko) | 플라즈마 처리 장치 | |
| TW201828779A (zh) | 電漿著火之抑制 | |
| TWI416998B (zh) | Plasma processing device | |
| US7592261B2 (en) | Method for suppressing charging of component in vacuum processing chamber of plasma processing system and plasma processing system | |
| JP2022088076A (ja) | 配線異常の検知方法及びプラズマ処理装置 | |
| JP2016096342A (ja) | プラズマ処理装置 | |
| JP2019216215A (ja) | 基板処理装置及び基板処理方法 | |
| JP2022032235A (ja) | エッチング方法及びプラズマ処理装置 | |
| JP2007110019A (ja) | プラズマエッチング方法 | |
| JP2009088126A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |