TWI416911B - 用於處理通信信號的方法及系統 - Google Patents

Description

用於處理通信信號的方法及系統

本發明涉及高速無線通訊，更具體地說，涉及一種用於處理器處理多個無線接入通信協定的方法和系統。

第三代(3G)通用移動通信系統(UMTS)旨在提供廣泛的服務，包括：電話技術、尋呼、消息接發、網路和寬帶資料。國際通訊聯盟(ITU)開始制定被稱為國際移動通訊2000(IMT-2000)的第三代系統標準。在歐洲，歐洲通訊標準組織(ETSI)負責UMTS的標準化過程。第三代合作夥伴計劃(3GPP)在1998年成立以繼續技術的規範化工作。3GPP有五個主要的UMTS標準化區域：無線接入網、核心網、終端、服務、系統方面和GSM EDGE無線接入網(GERAN)。

3G無線接入技術(UTRAN)是基於寬帶分碼多工存取(WCDMA)的技術。3G/UMTS已經被指定為寬區域覆蓋範圍的移動語音和資料的整體解决方案。在初始階段，3G/UMTS在高速移動的情况下提供的理論位元率高達384kbps，在靜止/游動用戶環境下增加到2Mbps，幷且經過第三代合作夥伴計劃(www.3gpp.org)，通過在成對和非成對頻帶中使用全球協調頻譜，3G/UMTS已經被通用標準化。

在亞洲、歐洲、美國和日本，使用WCDMA技術的3G/UMTS網路正在廣泛商業運行。其為移動經營商提供巨大的容量和寬帶性能以支援大量的語音和數位用戶，特別在具有較高資料率的城市中心。在使用成對頻分雙工(FDD)頻譜時，上行鏈路和下行鏈路數據率之間的對稱顯示了與其他技術相 比，例如非對稱數位用戶線路(ADSL)，其在上行鏈路和下行鏈路吞吐率之間具有顯著的非對稱性，3G/UMTS完美地適於各種應用，例如即時視頻電話技術。

未來WCDMA無線接入網(RAN)的吞吐速度可能會進一步增加。高速下行分組接入(HSDPA)和高速上行分組接入(HSUPA)技術已經被標準化，幷且在遠東和北美正在接受經營商的網路試驗。例如，通過提供14.4Mbps的理論下行鏈路速度和5.8Mbps的上行鏈路速度，這些技術在决定3G/UMTS作為實現真正的‘移動寬帶’的主要助因時可能會扮演有用的角色。所述3G/UMTS將為企業用戶和消費者提供寬頻連通性的所有好處，同時在移動中提供和目前基於乙太網的網路同一數量級的資料傳輸速度，這是固定線路環境的一個普遍存在的特點。HSDPA技術實現包括自適應調制和編碼(AMC)、多輸入多輸出(MIMO)、混合自動請求(HARQ)、快速蜂窩搜尋和高級接收機設計。

GPRS和EDGE技術可用於提高目前2G系統的資料吞吐量，例如GSM。GSM技術可支援的資料率高達每秒14.4千位元組(Kbps)，而通過允許在每個時分多址(TDMA)框內多達8個時槽，GPRS技術可支援的資料率高達115Kbps。與之相比，GSM技術允許每個TDMA框內有一個時槽。EDGE技術可支援的資料率達384KbpS。為了提供比那些通過GPRS技術所能達到的更高的資料率，EDGE技術運用8相移鍵控(8-PSK)調制。GPRS和EDGE技術可以被稱為“2.5G”技術。

具有高達2Mbps理論資料率的UMTS技術是通過GSM對WCDMA 3G系統的改進。通過UMTS技術能達到高資料率的一個原因是源於5MHz WCDMA通道帶寬，與之相對的是 200KHz GSM通道帶寬。

HSDPA技術是基於互聯網協定(IP)的服務，用於資料通信，其適配WCDMA以支援每秒10百萬位元(Mbits/s)級別的資料傳送率。依靠3GPP工作組發展起來的HSDPA技術通過多種方法達到更高的資料率。例如，在更靠近用戶設備而不是位於移動交換中心或中心局的基站級，可以作出許多傳輸决策。這些决策包括：當資料將被轉送時，關於將被傳送的資料的調度决策，和關於傳送通道品質的評估。HSDPA技術也可利用可變編碼率。所述HSDPA技術還可支援高速下行共用通道(HS-DSCH)上的16級正交幅度調制(16-QAM)，這樣可允許多個用戶共用一個空中介面通道。

由於無線通訊的性質，在被傳送的資訊包能被充分解調和/或解碼的方式下，他們可能會丟失或者未被收到。因此，需要進行重傳或其他資訊以確保無線鏈路上的可靠通信。儘管各種各樣的機制被運用於重傳，但是許多機制都需要大量的處理開銷，這不適合於具有相當有限的處理能力和電源受限的移動通信設備。

通過比較本申請後續部分結合附圖介紹的本發明的系統，常規和傳統方法的進一步局限性和缺點對本領域的技術人員來說變得很明顯。

本發明的一種用於處理器處理多個無線接入通信協定的系統和/或方法，結合至少一組附圖給出了充分地顯示和/或描述，幷更完整地在申請專利範圍中闡明。

根據本發明的一個方面，本發明提供了一種用於處理通信 信號的方法，所述方法包括：在單晶片中以一個信號處理器對接收到的信號進行解調、過濾、放大、和/或向下變頻轉換所接收的信號為類比基帶信號或數位基帶信號，通過多個片上基帶處理器中的任意一個片上基帶處理器，更新和/或修改在所述信號處理器內的多個元件、器件和/或處理元件的可編程參數和/或數值，以處理多個無線接入通信協定中的任意一個無線接入通信協定，其中，每個所述的片上基帶處理器不專用於處理所述多個無線接入通信協定中的特定一個無線接入通信協定。

作為優選，所述多個無線接入通信協定包括GSM、GPRS、EDGE、WCDMA和HSDPA。

作為優選，所述方法進一步包括：配置所述任意一個片上基帶處理器以處理所述任意一個無線接入通訊協定。

作為優選，所述方法進一步包括：使所述任意一個片上基帶處理器連接到多個周邊設備以處理所述任意一個無線接入通信協定。

作為優選，所述方法進一步包括：通過所述任意一個片上基帶處理器接入多個周邊設備中的任意一個周邊設備。

作為優選，所述接入經過至少一個與所述任意一個片上基帶處理器通信連接的高速匯流排進行。

作為優選，所述接入經過至少一個與所述任意一個片上基帶處理器通信連接的周邊設備匯流排進行。

作為優選，所述方法進一步包括：對通過所述任意一個片上基帶處理器接入所述多個周邊設備進行仲裁。

作為優選，所述方法進一步包括：在所述單晶片中處理多媒體資料。

作為優選，所述多媒體資料通過所述多個無線接入通信協定中的一個無線接入通信協定接收。

根據本發明的一個方面，本發明提供了一種機器可讀記憶體，其上存儲有具有至少一個用於處理通信信號的代碼段的電腦程式，所述至少一個代碼段被機器所執行，使得所述機器執行以下步驟：在單晶片中以一個信號處理器對接收到的信號進行解調、過濾、放大、和/或向下變頻轉換所接收的信號為類比基帶信號或數位基帶信號，通過多個片上基帶處理器中的任意一個片上基帶處理器，更新和/或修改在所述信號處理器內的多個元件、器件和/或處理元件的可編程參數和/或數值，以處理多個無線接入通信協定中的任意一個無線接入通信協定，其中，每個所述的片上基帶處理器不專用於處理所述多個無線接入通信協定中的特定一個無線接入通信協定。

作為優選，所述多個無線接入通信協定包括：GSM、EDGE、GPRS、WCDMA和HSDPA。

作為優選，所述機器可讀記憶體進一步包括有用於配置所述任意一個片上基帶處理器以處理所述任意一個無線接入通訊協定的代碼。

作為優選，所述機器可讀記憶體進一步包括有用於連接所述任意一個片上基帶處理器以處理所述任意一個無線接入通信協定的代碼。

作為優選，所述機器可讀記憶體進一步包括有用於通過所述任意一個片上基帶處理器接入多個周邊設備中的任意一個周邊設備的代碼。

作為優選，所述接入經過至少一個與所述任意一個片上基帶處理器通信連接的高速匯流排進行。

作為優選，所述接入經過至少一個與所述任意一個片上基帶處理器通信連接的周邊設備匯流排進行。

作為優選，所述機器可讀記憶體進一步包括有對通過所述任意一個片上基帶處理器接入所述多個周邊設備進行仲裁的代碼。

作為優選，所述機器可讀記憶體進一步包括有用於在所述單晶片中處理多媒體資料的代碼。

作為優選，所述多媒體資料通過所述多個無線接入通信協定中的一個無線接入通信協定接收。

根據本發明的一個方面，本發明提供了一種用於處理通信信號的系統，所述系統包括：一個信號處理器，在單晶片中對接收到的信號進行解調、過濾、放大、和/或向下變頻轉換所接收的信號為類比基帶信號或數位基帶信號；以及多個片上基帶處理器，其中任意一個片上基帶處理器用於更新和/或修改在所述信號處理器內的多個元件、器件和/或處理元件的可編程參數和/或數值，以實現對多個無線接入通信協定中的任意一個無線接入通信協定的處理，其中，每個所述的片上基帶處理器不專用於處理所述多個無線接入通信協定中的特定一個無線接入通信協定。

作為優選，所述多個無線接入通信協定包括：GSM、GPRS、WCDMA和HSDPA。

作為優選，所述系統進一步包括有配置所述任意一個片上基帶處理器以處理所述任意一個無線接入通訊協定的電路。

作為優選，所述系統進一步包括有連接所述任意一個片上基帶處理器以處理所述任意一個無線接入通信協定的電路。

作為優選，所述系統進一步包括有通過所述任意一個片上 基帶處理器接入多個周邊設備中的任意一個周邊設備的電路。

作為優選，所述接入經過至少一個與所述任意一個片上基帶處理器通信連接的高速匯流排進行。

作為優選，所述接入經過至少一個與所述任意一個片上基帶處理器通信連接的周邊設備匯流排進行。

作為優選，所述系統進一步包括有對通過所述任意一個片上基帶處理器接入所述多個周邊設備進行仲裁的電路。

作為優選，所述系統進一步包括有在所述單晶片中處理多媒體資料的電路。

作為優選，所述多媒體資料通過所述多個無線接入通信協定中的一個無線接入通信協定接收。

本發明的各種優點、目的和創新特徵，及其實施例的具體細節，將從下面的描述和附圖中得到更充分的理解。

本發明公開了一種用於處理通信系統中的信號的方法和系統。本發明的一種方法包括在單晶片中，通過多個片上基帶處理器中的任意一個片上基帶處理器，處理多個無線接入通信協定中的任意一個無線接入通信協定。在這點上，沒有一個片上基帶處理器專用於處理特定的一個無線接入通信協定。因此，任意一個處理器可以被動態的分配以處理任意的無線接入通信協定。所述多個無線接入通信協定可包括WCDMA、HSDPA、GSM、GPRS和EDGE。所述任意一個片上基帶處理器可被配置以處理任意一個無線接入通信協定。

圖1A是本發明實施例中RF接收端系統的結構圖。在圖1A中示出移動終端150的一部分，其包括：信號處理器單元 152、基帶處理器單元154和系統記憶體158。所述信號處理器單元152包括合適的邏輯、電路和/或編碼以能接收RF信號。所述信號處理器單元152連接有外部天線以用於信號接收。在進一步處理前，所述信號處理器單元152可對接收到的信號進行解調。而且，所述信號處理器單元152可包括有其他功能，例如：過濾所接收的信號、放大所接收的信號、和/或向下變頻轉換所接收的信號為類比基帶信號。所述信號處理器單元152也可將所述類比基帶信號數位化為數位基帶信號，和數位化處理所述數位基帶信號，例如，過濾所述數位基帶信號。

所述基帶處理器單元154包括合適的邏輯、電路、和/或編碼以能處理信號處理器單元152所傳送的數位基帶信號。所述基帶處理器單元154可包括多個基帶處理器以能控制所述信號處理器單元152的操作。例如，所述基帶處理器154可用於更新和/或修改在所述信號處理器單元152內的多個元件、器件和/或處理元件的可編程參數和/或數值。例如，所述信號處理器單元152可設有可編程增益放大器。

所述基帶處理器154還可包括有直接記憶體存取(DMA)電路以直接將資料從所述基帶處理器154存儲到所述系統記憶體158中。圖1A是所述移動終端150的一部分的結構示意圖。別的體系結構也可用於本發明的實施例中。

所述基帶處理器154可决定所述信號處理器單元152的操作模式。例如，所述基帶處理器154可為本地振盪器選擇特定的頻率，或者為可變增益放大器選擇特定的增益。而且，所選擇的特定頻率和/或計算所述特定頻率需要的參數，和/或所述特定增益值和/或計算所述特定增益需要的參數，通過所述基帶處理器154存儲在所述系統記憶體158中。存儲在系統記憶 體158中的該資訊可經過所述基帶處理器154被轉移到所述信號處理器單元152。所述系統記憶體158包括合適的邏輯、電路、和/或編碼以適合於存儲多個控制和/或資料資訊，包括計算頻率和/或增益所需要的參數、和/或所述頻率值和/或增益值。

圖1B是本發明實施例中處理多個無線協定的結構示意圖。

在圖1B中示出晶片100。所述晶片100包括多個基帶處理器，如處理器102、處理器104，以及直接記憶體存取控制器(DMAC)106、DSP子系統108、多媒體處理單元110、仲裁器112、系統互連114、高速主周邊設備單元116、高速周邊設備單元118、周邊設備匯流排橋120、低速周邊設備單元122、隨機存取記憶體(RAM)單元124、高速匯流排130和周邊設備匯流排132。

所述基帶處理器102和104可包括合適的邏輯、電路和/或編碼，使其能夠控制多個高速周邊設備和多個低速周邊設備。所述基帶處理器102和104可以實現從RF信號到基帶的變換，幷且經過系統互連114將所述處理後的基帶信號傳送到多個周邊設備。例如，處理器102可以是ARM 11處理器，或者別的合適類型的處理器。例如，處理器104可以是ARM 9處理器，或者是別的合適類型的處理器。所述處理器102和104可以是在一個單晶片內積體化的雙處理器核心(core)。

所述DMAC 106包括合適的邏輯、電路和/或編碼以實現在記憶體和周邊設備之間的資料傳送。所述DMAC 106能夠存取基帶處理器102和104位址和資料匯流排。例如，所述DMAC 106能夠通過減少一個周期，中止所述處理器102或 104幷傳輸一個位元組。例如，所述DMAC 106能夠通過突發傳輸而中止所述處理器102或者104幷傳輸許多位元組。

所述DSP子系統108可以包括有可擴展的計算環境陣列和使用開關互連結構的高速I/O互連介面。所述多媒體處理單元110包括合適的邏輯、電路和/或編碼以實現音頻和視頻資料流程的壓縮和解壓縮。所述多媒體處理單元110能夠減少數位音頻取樣和圖像框的大小以便加速傳輸和節省記憶體空間。

所述仲裁器112可以包括合適的邏輯、電路和/或編碼，以實現高速匯流排130上的高速主周邊設備單元116中的多個主設備之間進行匯流排仲裁。多個匯流排主設備可以位於所述高速匯流排130上。例如，一對請求和給予信號可以專用於每一個匯流排主設備。例如，所述仲裁器112可以執行迴圈優先權方案或固定優先權方案。在迴圈優先權方案中，最近獲得所述高速匯流排120的請求者得到最低優先權，而緊鄰其後的請求者獲得最高優先權。其餘的請求者將基於它們的位置獲得順序較低的優先權。

所述系統互連114包括有縱橫開關，使每個基帶處理器102和104能夠連接到多個周邊設備，例如，通過高速匯流排130連接到高速主周邊設備單元116、高速周邊設備118，通過周邊設備匯流排132連接到低速周邊設備單元122。所述系統互連114還可以包括有矩陣開關互連。所述系統互連114經過編程後可以配置任意一個片上基帶處理器102和104以處理任意一個無線接入通信協定。所述系統互連114可以實現任意一個片上基帶處理器102和104的連接以處理任意一個無線接入通信協定。所述系統互連114可以通過任意一個片上基帶處理器102和104，實現對多個周邊設備的接入，例如所述高速 主周邊設備116、所述高速周邊設備118和低速周邊設備122。

所述RAM單元124可以包括抹除RAM和記憶體控制器。所述記憶體控制器能夠控制所述抹除RAM幷產生必要的信號以控制所述記憶體內資訊的讀寫。

所述周邊設備匯流排橋120包括合適的邏輯、電路和/或編碼以提供所述高速匯流排130域和所述低速周邊設備匯流排132域之間的介面。所述周邊設備匯流排橋120在高速匯流排130上是一種從(slave)設備，而在周邊設備匯流排132上是主(master)設備。所述高速匯流排130上的讀寫傳輸可以被轉換到所述周邊設備匯流排132上的相應傳輸。

圖2是本發明實施例中連接到多個RF介面的基帶處理器晶片的結構示意圖。圖2中示出了基帶處理器晶片200、多個RFIC，即RFIC1 202a、RFIC2 202b、......、RFICn 202n和藍牙無線電248。所述基帶處理器晶片200包括多個RFIC介面和控制單元，即：RFIC1介面和控制單元204a、RFIC2介面和控制單元204b，......、RFICn介面和控制單元204n，以及系統互連單元206和多個RF數據機加速器，即：RF數據機加速器1、RF數據機加速器2、......、RF數據機加速器n。所述基帶處理器晶片200可以進一步包括JPEG加速器234、圖形加速器236、直接記憶體存取控制器(DMAC)238、MPEG加速器240、多媒體子系統242和DSP子系統單元244。所述基帶處理器晶片200還可以包括電源控制介面220、安全記憶體222、安全引擎/處理器224、外部記憶體控制器226、SRAM 228、外部記憶體介面230、時鐘和計時器介面單元232。

所述基帶處理器晶片200進一步包括PCM介面208、可 移動存儲卡介面210、視頻/TV介面212、類比音頻介面214、數位音頻介面216和紅外線(IR)介面218。所述系統互連單元206可包括有被所述加速器或者片上設備中任意一個控制的電路，以便所述基帶處理器晶片200中的內部設備可以通信地連接至其他片上或者片外設備。在本發明的實施例中，所述基帶處理器晶片200可以被積體化到手持通信設備例如手機、智慧手機和/或PDA中。

所述RFIC介面和控制單元204a、204b、......、204n包括合適的邏輯、電路和/或編碼以便能夠控制連接至基帶處理器晶片200的外部RFIC。在本發明的一個實施例中，RFIC 202a、202b、......、202c與RFIC介面和控制單元204a、204b、......、204c是一一匹配的關係。儘管如此，本發明不局限於此，在本發明的其他實施例中，至少一個RFIC介面和控制單元可以控制一個或多個RFIC。所述RFIC介面和控制單元204a、204b、......、204n經過配置可以處理任意一個或多個無線接入通信協定，例如，WCDMA、HSDPA、GSM、EDGE或GPRS。所述RFIC介面和控制單元204a、204b、......、204n也能夠經過所述系統互連單元206接入所述基帶處理器晶片200的任意處理器或者設備。

所述RF數據機加速器1、RF數據機加速器2、......、RF數據機加速器n包括合適的邏輯、電路和/或編碼，以加速RF調制和/或解調處理。在本發明的一個實施例中，所述RFIC介面和控制器單元204a、204b、......、204n與所述RF數據機加速器246a、246b、......、246n是一一匹配的關係。儘管如此，本發明不局限於此，在其他實施例中，至少一個RF數據機加速器可對應至一個或者多個RFIC介面和控制單元。所述RF 數據機加速器246a、246b、......、246n經配置後可以處理任意一個或多個無線接入通信協定，例如，WCDMA、HSDPA、GSM、EDGE或GPRS。所述RF數據機加速器246a、246b、......、246n也能夠經過所述系統互連單元206接入所述基帶處理器晶片200的任意處理器或設備。

所述JPEG加速器234和所述MPEG加速器240包括合適的邏輯、電路和/或編碼，通過在單個晶片中實現視頻資料的流水線處理以提供加速處理。所述流水線處理進一步包括解碼視頻資料塊的同時反向變換前一解碼的視頻資料塊。2006年2月14日申請的美國專利申請No.11/354,704(律師事務所案號17262US01)提供了一種用於在集成嵌入式圖像和視頻加速器中進行流水線處理的方法和系統的詳細描述，幷且在本申請中全文引用。2006年2月14日申請的美國專利申請No.11/354,704(律師事務所案號17263US01)提供了一種用於集成嵌入式圖像和視頻加速器中可編程中斷點的方法和系統的詳細描述，幷且在本發明中全文引用。所述圖形加速器236包括合適的邏輯、電路和/或編碼，使其能夠通過片上基帶處理器200實現圖形處理的加速。在這點上，圖形處理的執行可以從主處理器轉移到所述基帶處理晶片。

所述DMA控制器238包括合適的邏輯和/或電路，用於促進到內部和/或外部記憶體的直接記憶體存取。例如，所述DMA控制器可使任意一個或者多個RF數據機加速器存取連接到所述外部記憶體介面230的內部SRAM和/或外部記憶體。

所述DSP子系統244包括有可擴展的計算環境陣列和使用開關互連結構的高速I/O互連埠。所述多媒體處理單元242 包括合適的邏輯、電路和/或編碼以實現音頻和視頻資料流程的壓縮和解壓縮。所述多媒體處理單元242能夠減少數位音頻取樣和視頻框的大小以便加速傳輸和節省存儲空間。所述多媒體子系統242可以通過所述基帶處理器200實現語音、視頻和/或圖像的處理。

所述PCM介面208包括合適的邏輯、電路和/或編碼，使其可用於與外部設備連接。在本發明的一個實施例中，藍牙無線電240可以被連接到所述PCM介面208。所述可移動存儲卡介面210可以包括合適的邏輯、電路和/或編碼以用於處理至少一個可移動媒體存儲卡，例如，SD、SDIO、MMC、快閃記憶體和SIM。

所述視頻/TV介面212包括合適的邏輯、電路和/或編碼以處理各種類比和/或數位顯示輸出格式。例如，視頻/TV介面212可以處理LCD，或產生TV輸出信號。所述IR介面218包括合適邏輯、電路和/或編碼，使其適合於處理紅外線通信。在本發明的一個實施例中，所述IR介面218可以是高速IR介面。

所述類比音頻介面214可以包括合適的邏輯、電路和/或編碼以用於處理輸出和/或輸入類比信號，例如，揚聲器和/或麥克風的信號。所述數位音頻介面216包括合適的邏輯、電路和/或編碼以處理數位音頻。例如，所述數位音頻介面216可用於產生用於以非身歷聲和/或身歷聲格式驅動揚聲器的信號。所述電源控制介面220包括合適的邏輯、電路和/或編碼以控制所述基帶處理器晶片200中的電源。例如，所述電源控制單元可以與晶片外電源管理單元連接，所述晶片外電源管理單元可以控制電池的功能，例如充電、振動提醒、背景光和/或 其他功能。

所述安全記憶體222包括合適的邏輯、電路和/或編碼以在所述基帶處理器晶片200內提供特定功能的安全控制。在本發明的一個實施例中，所述安全記憶體222包括一次性可編程(OTP)記憶體。所述安全引擎/處理器224包括合適的邏輯、電路和/或編碼以在所述基帶處理器晶片200內提供資訊的安全處理。例如，所述安全引擎/處理器可以接入到位於所述基帶處理器晶片內的任意設備。

所述外部記憶體控制器226包括合適的邏輯、電路和/或編碼以用於控制所述外部記憶體介面230。所述外部記憶體介面230包括合適的邏輯、電路和/或編碼以用於與晶片外設備例如RAM和/或快閃記憶體連接。在本發明的各種實施例中，晶片外RAM可以包括SRAM、和/或SDRAM，晶片外快閃記憶體可以包括NAND快閃記憶體或者NOR快閃記憶體。

所述SRAM單元228包括晶片上記憶體以被任意的所述內部或晶片上處理器、加速器、控制器和/或引擎所使用。在本發明的一個實施例中，任意一個或多個所述RF數據機加速器246a、246b、......、246n、DSP子系統244、多媒體子系統242、MPEG加速器240、JPEG加速器234、圖形加速器236、外部記憶體控制器226和安全引擎/處理器224可以通過從SRAM 228重新獲得資訊和/或往SRAM 228存儲資訊來實現對所述SRAM 228的存取。圖3是本發明實施例中低速周邊設備的結構示意圖。在圖3中示出了低速周邊設備單元300、周邊匯流排橋340和時鐘核心單元342。所述低速周邊設備單元300包括周邊設備匯流排301、可移動記憶體單元308、內部積體電路語音(I2S)單元310、通用非同步接收器/發送器 (UART)單元312、PCM單元314、通用串列匯流排(USB)設備316、系統介面模組(SIM)單元318、串列周邊設備介面(SPI)單元320、GPRS加密單元322、內部積體電路(I2C)單元324、中斷控制器326、輔助類比至數位轉換器(AUXADC)單元330、計時器單元332、通用輸入/輸出(GPIO)單元334、安全即時時鐘(RTC)單元336和一次性密碼(OTP)單元338。

所述可移動記憶體單元308包括合適的邏輯、電路和/或編碼以實現資料的存儲。所述基帶處理器102和104能夠通過串列介面(例如所述內部積體電路語音(I2S)單元310、串列周邊設備介面(SPI)320、通用非同步接收器/發送器(UART)介面312和用於藍牙或IrDA的UART)與多個低速周邊設備連接。所述脉衝編碼調制(PCM)單元314包括合適的邏輯、電路和/或編碼，使其能夠將類比聲音信號編碼為數位位元流。所述I2C介面324包括合適的電路、邏輯和/或編碼，用於控制圖像感測器幷被連接到智慧電池和其他周邊設備。所述SPI 320可以包括合適的電路、邏輯和/或編碼，幷用於控制圖像感測器。所述SPI 320可用於較短距離的同步通信。所述SPI 320可允許微型控制器與周邊設備通信，例如，TTL移位暫存器。例如，提供多個晶片選擇以使用中斷信號或者通過中斷控制器326工作在輪詢模式。此外，所述積體晶片100可包括有多個通用I/O(GPIO)針脚334，用於用戶定義的I/O或者連接所述內部周邊設備。所述SIM單元318包括合適的邏輯、電路和/或編碼以實現GSM、GPRS和/或EDGE信號的處理。

緩慢時鐘仲裁單元328包括合適的邏輯、電路和/或編碼以對連接到所述周邊設備匯流排301的多個低速周邊設備之間進行定時仲裁。所述AUXADC單元330包括合適的邏輯、 電路和/或編碼以進行類比信號到數位信號的輔助變換。所述計時器單元332和所述時鐘核心342可以包括合適的邏輯、電路和/或編碼以進行連接到所述周邊設備匯流排301的所述低速周邊設備的定時處理。所述安全RTC單元336包括合適的邏輯、電路和/或編碼以實現定時資訊的安全存儲。所述OTP單元338包括合適的邏輯、電路和/或編碼以實現經過所述周邊設備匯流排301傳送的資料的識別和安全性。所述周邊設備匯流排橋340包括合適的邏輯、電路和/或編碼以在所述高速匯流排130域和所述周邊設備匯流排301域之間提供介面。所述周邊設備匯流排橋340在所述高速匯流排130上為一種從設備，而在所述周邊設備匯流排301上為主設備。所述高速匯流排130上的讀寫傳輸可以被轉換到所述周邊設備匯流排301上的相應傳輸。

圖4是本發明實施例中高速周邊設備的結構示意圖。在圖4中示出了高速周邊設備單元400、高速匯流排402、時鐘和電源管理單元422和周邊設備匯流排橋424。所述高速周邊設備單元400包括高速到非同步介面單元406、安全ROM 408、EDGE多媒體處理器(MP)410、攝像機介面412、USB移動互連(OTG)單元414、LCD控制器416和迴圈冗餘校驗(CRC)產生器418。

所述高速到非同步介面單元406連接用於所述基帶處理器102和104之間非同步通信的高速匯流排402。所述時鐘和電源管理單元422包括合適的邏輯、電路和/或編碼以對連接到所述高速匯流排402的高速周邊設備的定時和電源管理進行處理。所述安全ROM 408包括合適的邏輯、電路和/或編碼以實現資料的安全存儲。所述EDGE MP 410包括合適的邏輯 、電路和/或編碼以實現對接收到的多個信號的EDGE處理。所述攝像機介面412包括合適的邏輯、電路和/或編碼以實現視窗和子取樣功能，例如，以便連接所述基帶處理器102和104到移動TV前端。

所述LCD控制器416包括合適的邏輯、電路和/或編碼以從所述基帶處理器102和104經過顯示控制器和/或從第二外部記憶體介面接收資料。所述CRC發生器418包括合適的邏輯、電路和/或編碼以校正通過所述基帶處理器102和104傳送的資料中的錯誤。

圖5是本發明實施例中高速主周邊設備的結構示意圖。在圖5中示出了高速主周邊設備單元500、仲裁器522和高速匯流排502。所述高速主周邊設備單元500包括彩色空間轉換器504、HSDPA資料分組器506、HSDPA/WCDMA子系統508、WCDMA加密器510、JPEG加速器512、數位視頻編碼器(DENC)514、安全數位輸入/輸出(SDIO)主機# 1 516、SDIO主機# 2 518和圖形引擎520。

所述仲裁器522包括合適的邏輯、電路和/或編碼以實現所述高速匯流排502上的所述高速主周邊設備單元500中多個主設備之間的匯流排仲裁。多個匯流排主設備可以位於所述高速匯流排502上。例如，一對請求和給予信號可專用於每個匯流排主設備。所述仲裁器522可以執行迴圈優先權方案或者可編程優先權方案。在迴圈優先權方案中，最近被賦予所述高速匯流排120的請求方將給予最低優先權，而緊鄰其後的請求方得到最高優先權。剩餘的請求方將基於其位置順序得到較低的優先權。

所述彩色空間轉換器504包括合適的邏輯、電路和/或編 碼以實現從YUV彩色空間到RGB彩色空間的轉換。2006年2月14日申請的美國專利申請No.11/354,704(律師事務所案號17050US01)提供了一種用於執行從YUV422到YUV420的轉換的方法和系統的詳細描述，在此本發明全文引用。2006年2月14日申請的美國專利申請No.11/354,704(律師事務所案號17147US01)提供了一種用於執行交錯到平面轉換視頻操作的方法和系統的詳細描述，在此本發明全文引用。

所述視頻DENC 514包括合適的邏輯、電路和/或編碼以合幷視頻信號和屏上顯示資訊幷將所述輸入饋給類比TV。所述視頻DENC 514也能夠通過RF調制器傳送携帶視頻資料驅動VCR。所述SDIO主機516和518包括合適的邏輯、電路和/或編碼以實現與安全數位存儲卡或者多媒體存儲卡的安全數位通信。所述圖形引擎520包括合適邏輯、電路和/或編碼以獨立於所述晶片上基帶處理器102和104而執行資料圖形處理。

所述HSDPA資料分組器506包括合適的邏輯、電路和/或編碼以順序地在硬體中對HSDPA資訊包的有效載荷位元進行封包，從而形成資料包。2006年2月14日申請的美國專利申請No.11/354,704(律師事務所案號17268US01)提供了一種用於資料分組器單元加速堆叠功能的方法和系統的詳細描述，在此本發明全文引用。

所述HSDPA/WCDMA子系統508包括合適的邏輯、電路和/或編碼以在混合自動請求(HARQ)處理過程中，將接收的HSDPA位元流中多個資訊位元中的至少一部分映射至特定記憶體位址而沒有緩衝一部分資訊位元。2006年2月14日申請的美國專利申請No.11/354,704(律師事務所案號17266US01) 提供了一種用於HSDPA位元級處理器引擎的方法和系統的詳細描述，幷且在此全文引用。2006年2月14日申請的美國專利申請No.11/354,704(律師事務所案號17269US01)提供了一種用於執行無緩存混合自動請求(HARQ)處理器的方法和系統的詳細描述，幷且在此全文引用。

所述WCDMA加密器510包括合適的邏輯、電路和/或編碼以在硬體中，對多個資料塊中一個資料塊的一部分從該資料塊第一位元之後的任意位元位置開始進行解密和/或位元填充。2006年2月14日申請的美國專利申請No.11/354,704(律師事務所案號17267US01)提供了一種用於使用列表處理加密介面的方法和系統的詳細描述，幷且在此全文引用。

所述JPEG加速器512包括合適的邏輯、電路和/或編碼以實現在單晶片中視頻資料的流水線處理，其中所述流水線處理進一步包括解碼視頻資料塊的同時反向變換前一解碼的視頻資料塊。2006年2月14日申請的美國專利申請No.11/354,704(律師事務所案號17262US01)提供了一種用於在積體嵌入式圖像和視頻加速器中進行流水線處理的方法和系統的詳細描述，幷且在本申請中全文引用。2006年2月14日申請的美國專利申請No.11/354,704(律師事務所案號17263US01)提供了一種用於積體嵌入式圖像和視頻加速器中可編程中斷點的方法和系統的詳細描述，幷且在本發明中全文引用。

圖6是本發明實施例中處理多個無線協定的結構示意圖。在圖6中示出了無線系統600。所述無線系統600包括基帶處理器602、WCDMA/HSDPA RF子系統604、GSM/GPRS/EDGE RF子系統606、藍牙無線電696、多個天線692和694、TV 619、高速紅外線(HSIR)621、PC調試單元623 、多個晶體振盪器625和627、SDRAM單元629、NAND單元631、電源管理單元633、電池635、充電器637、背景燈639和振動器641。所述無線系統600進一步包括音頻單元688、多個揚聲器690、多個USB設備617和619、麥克風(MIC)613、揚聲器電話611、鍵盤609、多個LCD 607、多個攝像機603和605、記憶棒601和UMTS用戶身份模組(USIM)698。

所述基帶處理器602包括TV輸出單元608、紅外線(IR)單元610、UART 612、時鐘(CLK)614、記憶體介面616、電源控制單元618、遲緩時鐘單元676、OTP記憶體單元678、計時器單元680、I2S單元682、I2C單元684和中斷控制單元686。所述基帶處理器602進一步包括USB移動互連(OTG)單元674、AUX ADC單元672、GPIO單元670、LCD單元668、攝像單元666、SDIO單元664、SIM介面662、PCM單元660、EDGE接收器ADC單元630、EDGE RF控制單元628、EDGE傳送器DAC單元626、HSDPA接收器ADC單元624、WCDMA RF控制單元622和HSDPA傳送器DAC單元620。所述基帶處理器602包括SRAM單元652、外部記憶體控制單元654、安全引擎單元656、CRC產生器單元658、系統互連650、WCDMA/HSDPA數據機加速器632、WCDMA/HSDPA數據機控制單元634、GSM/GPRS/EDGE線處理器單元636、DSP子系統638、DMAC單元640、多媒體子系統642、圖形加速器644、MPEG加速器646和JPEG處理器648。

所述基帶處理器602可通過串列介面(例如內部積體電路語音(I2S)684和用於藍牙或IrDA的通用非同步接收器/傳送器(UART)介面612)與多個低速周邊設備連接。所述UART 612可以被連接到所述PC調制單元623。所述I2S 682可以被連接 到所述音頻單元688。所述音頻單元688包括合適的電路、邏輯和/或編碼，幷且可以控制多個揚聲器690。所述記憶體介面616包括合適的電路、邏輯和/或編碼，幷且可以控制所述SDRAM單元629和所述NAND 631。所述I2C介面684包括合適的電路、邏輯和/或編碼，可以控制圖像感測器，幷且可以被連接到智慧電池和其他周邊設備。多個通用I/O(GPIO)針脚670，其可用於用戶定義的I/O或者連接所述內部周邊設備，例如鍵盤609。所述SIM介面662包括合適的邏輯、電路和/或編碼以處理GSM、GPRS和/或EDGE信號，幷且可以被連接到所述USIM 698。

所述遲緩時鐘單元676包括合適的邏輯、電路和/或編碼以實現連接到所述周邊設備匯流排301的多個低速周邊設備之間的定時仲裁。所述AUXADC單元672包括合適的邏輯、電路和/或編碼以實現類比信號到數位信號的輔助變換。所述AUXADC單元672可以被連接到所述麥克風613和所述多個揚聲器611。所述計時器單元680和所述時鐘單元614包括合適的邏輯、電路和/或編碼以實現連接到所述周邊設備匯流排301的低速周邊設備的定時處理。所述時鐘單元由多個晶體單元625和627所控制。所述OTP單元678包括合適的邏輯、電路和/或編碼以實現經過所述周邊設備匯流排301傳送的資料的識別和安全性。

所述TV輸出單元包括合適的邏輯、電路和/或編碼以控制所述TV 619。所述IR單元610包括合適的邏輯、電路和/或編碼以控制所述HSIR 621。所述電源控制單元618包括合適的邏輯、電路和/或編碼以實現對連接到所述高速匯流排402的所述高速周邊設備的定時和電源管理的處理。所述電源控制單 元618可以被連接到所述電源管理單元(PMU)633。所述PMU 633包括合適的邏輯、電路和/或編碼以啟動所述電池635、充電器637、背景燈639和振動器641。所述USB OTG單元674包括合適的邏輯、電路和/或編碼以實現對多個USB設備615和617的存取。

所述攝像介面666包括合適的邏輯、電路和/或編碼以實現視窗和子取樣功能，例如，以便連接所述基帶處理器602到移動TV前端或者多個攝像機603和605。所述LCD控制器668包括合適的邏輯、電路和/或編碼以便通過顯示控制器從基帶處理器602和/或從第二外部記憶體介面接收資料，幷且可以被連接到所述多個LCD 607。所述SDIO單元664包括合適的邏輯、電路和/或編碼以使用安全數位卡、安全數位I/O卡或者多媒體卡例如記憶體棒601進行安全數位通信。所述脉衝編碼調制(PCM)單元660包括合適的邏輯、電路和/或編碼以將類比語音信號編碼為數位位元流，幷且可連接到所述藍牙無線電696。所述藍牙無線電696可連接到天線694。所述藍牙無線電696可積體在單晶片中。

所述EDGE接收器(RX)ADC單元630包括合適的邏輯、電路和/或編碼以在接收器內進行信號的類比至數位轉換。所述EDGE RF控制單元628包括合適的邏輯、電路和/或編碼以實現EDGE RF信號的處理。所述EDGE RF控制單元628可以執行例如過濾、放大和類比至數位(A/D)轉換操作。所述EDGE傳送器DAC單元626包括合適的邏輯、電路和/或編碼以在傳送器處進行信號的數位至類比轉換。

所述HSDPA接收器(RX)ADC單元624包括合適的邏輯、電路和/或編碼以在接收器進行信號的類比至數位轉換。所述 WCDMA RF控制單元622包括合適的邏輯、電路和/或編碼以進行WCDMA RF信號的處理。在本發明的一個實施例中，所述WCDMA RF控制單元622可用於控制外部RFIC介面，例如WCDMA RF子系統604和GSM/GPRS/EDGE RF子系統606。所述WCDMA RF控制單元622也可以用於控制例如過濾、放大和類比至數位(A/D)轉換操作。所述HSDPA傳送器DAC單元620包括合適的邏輯、電路和/或編碼以在接收器進行信號的數位至類比轉換。所述WCDMA/HSDPA RF子系統604包括合適的邏輯、電路和/或編碼以實現所述HSDPA接收器ADC單元624、所述WCDMA RF控制單元622和所述HSDPA傳送器DAC單元620的連接。所述GSM/GPRS/EDGE RF子系統606包括合適的邏輯、電路和/或編碼以實現所述EDGE接收器ADC單元630、所述EDGE RF控制單元628和所述EDGE傳送器DAC單元626的連接。所述WCDMA/HSDPA RF子系統604和所述GSM/GPRS/EDGE RF子系統606可連接到天線692。

所述外部記憶體控制單元654包括合適的邏輯、電路和/或編碼以實現抹除RAM的控制，以及用於控制所述SRAM 652和所述記憶體單元616內資訊的讀寫的信號的生成。所述安全引擎單元656包括合適的邏輯、電路和/或編碼以生成亂數，用於增强通過周邊設備匯流排301的電子通信的安全性和保密性。所述安全引擎單元656也可以通過安全地交換加密資料用的密鑰來實現公鑰加密。

所述圖形加速器644包括合適的邏輯、電路和/或編碼以獨立於所述晶片上基帶處理器602實現資料的圖形處理。所述CRC產生器658包括合適的邏輯、電路和/或編碼以校正由所 述基帶處理器602傳送的資料中的錯誤。所述JPEG加速器648和所述MPEG加速646包括合適的邏輯、電路和/或編碼以實現單晶片中視頻資料的流水線處理，其中所述流水線處理可以進一步包括解碼視頻資料塊的同時反向轉換前一解碼的視頻資料塊。2006年2月14日申請的美國專利申請No.11/354,704(律師事務所案號17262US01)提供了一種用於在積體嵌入式圖像和視頻加速器中進行流水線處理的方法和系統的詳細描述，幷且在本申請中全文引用。2006年2月14日申請的美國專利申請No.11/354,704(律師事務所案號17263US01)提供了一種用於積體嵌入式圖像和視頻加速器中可編程中斷點的方法和系統的詳細描述，幷且在本發明中全文引用。

所述DMAC 640包括合適的邏輯、電路和/或編碼以實現記憶體和周邊設備之間的資料傳輸。所述DMAC 640可存取基帶處理器602的位址和資料匯流排。所述DMAC 640可以通過減少一個周期來使所述基帶處理器602中止幷傳送一個位元組。所述DMAC 640可以進一步通過突發傳送使基帶處理器602中止幷傳送許多位元組。

所述DSP子系統638包括可擴展的計算環境陣列和使用開關互連結構的高速I/O埠。所述多媒體處理單元642包括合適的邏輯、電路和/或編碼以實現語音和視頻資料流程的壓縮和解壓縮。所述多媒體處理單元642能夠減少數位語音樣本和視頻框的大小以便加速傳輸和節省存儲空間。

所述WCDMA/HSDPA數據機加速器632包括合適的邏輯、電路和/或編碼以實現WCDMA/HSDPA RF信號到基帶的轉換的加速和傳送所處理的基帶信號。所述WCDMA/HSDPA數據機控制單元634可以是基帶處理器ARM9。所述 WCDMA/HSDPA數據機控制單元634可以實現WCDMA/HSDPA RF信號到基帶的轉換幷通過所述系統互連650將所處理的基帶信號傳送到多個周邊設備。所述GSM/GPRS/EDGE線處理器636可以是ARM11處理器或者別的合適類型的處理器。所述GSM/GPRS/EDGE線處理器636可以實現GSM/GPRS/EDGE RF信號到基帶的轉換以及所處理的基帶信號通過所述系統互連650到多個周邊設備的傳送。

所述系統互連650包括縱橫開關，將每個基帶處理器連接至多個周邊設備。例如，所述系統互連650可以實現所述高速主周邊設備單元116與所述高速周邊設備單元118通過高速匯流排130的連接，以及高速主周邊設備單元116與低速周邊設備單元122通過所述周邊設備匯流排132的連接。所述系統互連650也可以包括矩陣開關互連。所述系統互連650經過編程後可配置任意一個晶片上基帶處理器，使其處理任意一個無線接入通信協定。

在本發明的實施例中，一種在通信系統中處理信號的方法和系統包括：在單晶片中由多個片上基帶處理器102和104中任意一個，處理多個無線接入通信協定例如WCDMA、HSDPA、GSM、GPRS和EDGE中任意一個的電路。在這一點上，所提供的多個處理器中的每一個能被動態的分配以處理任意的無線接入通信協定，例如GSM、EDGE、GPRS、WCDMA和HSDPA。這與傳統系統的區別在於，本發明的基帶處理器不專用於處理特定的無線接入通信協定。相反，本發明提供一種通過任意片上基帶處理器處理任意無線接入通信協定的方法。所述系統包括有配置任意一個片上基帶處理器102和104以處理任意一個無線接入通信協定的電路。

所述系統包括有通過系統互連114連接任意一個片上基帶處理器102和104以處理任意一個無線接入通信協定的電路。所述系統包括有通過任意一個片上基帶處理器102和104，接入多個周邊設備(例如，高速主周邊設備116、高速周邊設備118和低速周邊設備122)的電路。所述接入經過至少一個通信連接至任意一個片上基帶處理器102和104的高速匯流排130實現。所述接入經過至少一個通信連接至任意一個片上基帶處理器102和104的周邊設備匯流排132實現。所述系統包括有由仲裁器112對通過任意一個片上基帶處理器102和104接入所述多個周邊設備(例如高速主周邊設備116)進行仲裁的電路。所述多媒體處理單元110實現所述單晶片中多媒體資料的處理。所述多媒體資料通過所述多個無線接入通信協定其中之一接收。

因此，本發明可以在硬體、軟體、或硬體和軟體的結合中被實現。本發明可以在至少一個電腦系統中以集中式風格或不同的元件通過幾個互相連接的電腦系統分散的分散式風格實現。任何類型的電腦系統或其他設備適用於實現這裏所述的方法都是適合的。典型的硬體和軟體的結合可能是帶程式的通用電腦系統，該程式被載入幷執行後可以控制實現這裏所述方法的電腦系統。

本發明的一個實施例可實現為電路板級產品、單晶片、專用積體電路(ASIC)，或者在單晶片中具有不同積體水平，與系統的其他部分獨立。所述系統的積體度主要由速度和成本决定。因為現代處理器的混雜性質，所以商業可用處理器的使用是可能的，該處理器可位於本系統的專用積體電路(ASIC)的外部而被執行。或者，如果該處理器作為ASIC核心使用的話，那 麽所述商業可用處理器可實現為ASIC的一部分，其各種不同功能由韌體執行。

本發明也可嵌入到一個電腦程式產品中，這包括致能這裏描述的方法的執行的所有特徵，幷且當被載入到電腦系統中時能夠實行這些方法。這裏上下文中的電腦程式意指任何表述，用任何種語言、代碼和符號的指令集打算讓某一系統有某一資訊處理能力，或直接或間接或以下兩者：a)轉化成另一種語言、代碼或符號；b)以不同的材料形態再現來執行某一特殊功能。

本發明是通過一些實施例進行描述的，本領域技術人員知悉，在不脫離本發明的精神和範圍的情况下，可以對這些特徵和實施例進行各種改變或等效替換。另外，在本發明的教導下，可以對這些特徵和實施例進行修改以適應具體的情况及材料而不會脫離本發明的精神和範圍。因此，本發明不受此處所公開的具體實施例的限制，所有落入本申請的申請專利範圍內的實施例都屬於本發明的保護範圍。

100‧‧‧晶片

102‧‧‧處理器

104‧‧‧處理器

106‧‧‧直接記憶體存取控制器(DMAC)

108‧‧‧DSP子系統

110‧‧‧多媒體處理單元

112‧‧‧仲裁器

114‧‧‧系統互連

116‧‧‧高速主週邊設備單元

118‧‧‧高速週邊設備單元

120‧‧‧週邊設備匯流排橋

122‧‧‧低速週邊設備單元

124‧‧‧隨機存取記憶體(RAM)單元

130‧‧‧高速匯流排

132‧‧‧週邊設備匯流排

150‧‧‧移動終端

152‧‧‧信號處理器單元

154‧‧‧基帶處理器單元

158‧‧‧系統記憶體

200‧‧‧基帶處理器晶片

202a‧‧‧RFIC1

202b‧‧‧RFIC2

202n‧‧‧RFICn

204a‧‧‧RFIC1介面和控制單元

204b‧‧‧RFIC2介面和控制單元

204n‧‧‧RFICn介面和控制單元

206‧‧‧系統互連單元

208‧‧‧PCM介面

210‧‧‧可移動存儲卡介面

212‧‧‧視頻/TV介面

214‧‧‧類比音頻介面

216‧‧‧數位音頻介面

218‧‧‧紅外線(IR)介面

220‧‧‧電源控制介面

222‧‧‧安全記憶體

224‧‧‧安全引擎/處理器

226‧‧‧外部記憶體控制器

228‧‧‧SRAM

230‧‧‧外部記憶體介面

232‧‧‧時鐘和計時器介面單元

234‧‧‧JPEG加速器

236‧‧‧圖形加速器

238‧‧‧直接記憶體存取控制器(DMAC)

240‧‧‧MPEG加速器

242‧‧‧多媒體子系統

244‧‧‧DSP子系統單元

246a、246b、......、246n‧‧‧RF數據機加速器

248‧‧‧藍牙無線電

300‧‧‧低速週邊設備單元

301‧‧‧週邊設備匯流排

308‧‧‧可移動記憶體單元

310‧‧‧內部積體電路語音(I2S)單元

312‧‧‧通用非同步接收器/發送器(UART)單元

314‧‧‧PCM單元

316‧‧‧通用串列匯流排(USB)設備

318‧‧‧系統介面模組(SIM)單元

320‧‧‧串列週邊設備介面(SPI)單元

322‧‧‧GPRS加密單元

324‧‧‧內部積體電路(I2C)單元

326‧‧‧中斷控制器

328‧‧‧緩慢時鐘仲裁單元

330‧‧‧輔助類比至數位轉換器(AUXADC)單元

332‧‧‧計時器單元

334‧‧‧通用輸入/輸出(GPIO)單元

336‧‧‧安全即時時鐘(RTC)單元

338‧‧‧一次性密碼(OTP)單元

340‧‧‧週邊匯流排橋

342‧‧‧時鐘核心單元

400‧‧‧高速週邊設備單元

402‧‧‧高速匯流排

406‧‧‧高速到非同步介面單元

408‧‧‧安全ROM

410‧‧‧EDGE多媒體處理器(MP)

412‧‧‧攝像機介面

414‧‧‧USB移動互連(OTG)單元

416‧‧‧LCD控制器

418‧‧‧迴圈冗餘校驗(CRC)產生器

422‧‧‧時鐘和電源管理單元

424‧‧‧週邊設備匯流排橋

500‧‧‧高速主週邊設備單元

502‧‧‧高速匯流排

504‧‧‧彩色空間轉換器

506‧‧‧HSDPA資料分組器

508‧‧‧HSDPA/WCDMA子系統

510‧‧‧WCDMA加密器

512‧‧‧JPEG加速器

514‧‧‧數位視頻編碼器(DENC)

516‧‧‧安全數位輸入/輸出(SDIO)主機#1

518‧‧‧SDIO主機#2

520‧‧‧圖形引擎

522‧‧‧仲裁器

600‧‧‧無線系統

601‧‧‧記憶棒

602‧‧‧基帶處理器

603、605‧‧‧攝像機

604‧‧‧WCDMA/HSDPA RF子系統

606‧‧‧GSM/GPRS/EDGE RF子系統

607‧‧‧LCD

608‧‧‧TV輸出單元

609‧‧‧鍵盤

610‧‧‧紅外線(IR)單元

611‧‧‧揚聲器電話

612‧‧‧UART

613‧‧‧麥克風(MIC)

614‧‧‧時鐘(CLK)

615‧‧‧TV

616‧‧‧記憶體介面

617、619‧‧‧USB設備

618‧‧‧電源控制單元

620‧‧‧HSDPA傳送器DAC單元

621‧‧‧高速紅外線(HSIR)

622‧‧‧WCDMA RF控制單元

623‧‧‧PC調試單元

624‧‧‧HSDPA接收器ADC單元

625、627‧‧‧晶體振盪器

626‧‧‧EDGE傳送器DAC單元

628‧‧‧EDGE RF控制單元

629‧‧‧SDRAM單元

630‧‧‧EDGE接收器ADC單元

631‧‧‧NAND單元

632‧‧‧WCDMA/HSDPA數據機加速器

633‧‧‧電源管理單元

634‧‧‧WCDMA/HSDPA數據機控制單元

635‧‧‧電池

636‧‧‧GSM/GPRS/EDGE線處理器單元

637‧‧‧充電器

638‧‧‧DSP子系統

639‧‧‧背景燈

640‧‧‧DMAC單元

641‧‧‧振動器

642‧‧‧多媒體子系統

644‧‧‧圖形加速器

646‧‧‧MPEG加速器

648‧‧‧JPEG處理器

650‧‧‧系統互連

652‧‧‧SRAM單元

654‧‧‧外部記憶體控制單元

656‧‧‧安全引擎單元

658‧‧‧CRC產生器單元

660‧‧‧PCM單元

662‧‧‧SIM介面

664‧‧‧SDIO單元

666‧‧‧攝像單元

668‧‧‧LCD單元

670‧‧‧GPIO單元

672‧‧‧AUX ADC單元

674‧‧‧USB移動互連(OTG)單元

676‧‧‧遲緩時鐘單元

678‧‧‧OTP記憶體單元

680‧‧‧計時器單元

682‧‧‧I2S單元

684‧‧‧I2C單元

686‧‧‧中斷控制單元

688‧‧‧音頻單元

690‧‧‧揚聲器

692、694‧‧‧天線

696‧‧‧藍牙無線電

698‧‧‧UMTS用戶身份模組(USIM)

圖1A是本發明實施例的RF接收端系統的結構圖；圖1B是本發明實施例中處理多個無線協定的方框示意圖；圖2是本發明實施例中連接至多個RF結構的基帶處理器晶片的結構示意圖；圖3是本發明實施例中低速周邊設備的結構示意圖；圖4是本發明實施例中高速周邊設備的結構示意圖；圖5是本發明實施例中高速主周邊設備的結構示意圖；圖6是本發明實施例中處理多個無線協定的方框示意圖。

100‧‧‧晶片

102‧‧‧處理器

104‧‧‧處理器

106‧‧‧直接記憶體存取控制器(DMAC)

108‧‧‧DSP子系統

110‧‧‧多媒體處理單元

112‧‧‧仲裁器

114‧‧‧系統互連

116‧‧‧高速主週邊設備單元

118‧‧‧高速週邊設備單元

120‧‧‧週邊設備匯流排橋

122‧‧‧低速週邊設備單元

124‧‧‧隨機存取記憶體(RAM)單

130‧‧‧高速匯流排

132‧‧‧週邊設備匯流排

Claims (10)

1. 一種用於處理通信信號的方法，其特徵在於，所述方法包括：在單晶片中以一個信號處理器對接收到的信號進行解調、過濾、放大、和/或向下變頻轉換所接收的信號為類比基帶信號或數位基帶信號，通過多個片上基帶處理器中的任意一個片上基帶處理器，更新和/或修改在所述信號處理器內的多個元件、器件和/或處理元件的可編程參數和/或數值，以處理多個無線接入通信協定中的任意一個無線接入通信協定，其中，每個所述的片上基帶處理器不專用於處理所述多個無線接入通信協定中的特定一個無線接入通信協定。
2. 如申請專利範圍第1項所述的方法，其中，所述多個無線接入通信協定包括GSM、GPRS、EDGE、WCDMA和HSDPA。
3. 如申請專利範圍第1項所述的方法，其中，所述方法進一步包括：配置所述任意一個片上基帶處理器以處理所述任意一個無線接入通訊協定。
4. 如申請專利範圍第1項所述的方法，其中，所述方法進一步包括：使所述任意一個片上基帶處理器連接到多個周邊設備以處理所述任意一個無線接入通信協定。
5. 如申請專利範圍第1項所述的方法，其中，所述方法進一步包括：通過所述任意一個片上基帶處理器接入多個周邊設備中的任意一個周邊設備。
6. 一種機器可讀記憶體，其特徵在於，所述機器可讀記憶體上存儲有具有至少一個用於處理通信信號的代碼段的電腦程式，所述至少一個代碼段被機器所執行，使得所述機器執行以下步驟：在單晶片中以一個信號處理器對接收到的信號進行解調、過濾、放大、和/或向下變頻轉換所接收的信號為類比基帶信號或 數位基帶信號，通過多個片上基帶處理器中的任意一個片上基帶處理器，更新和/或修改在所述信號處理器內的多個元件、器件和/或處理元件的可編程參數和/或數值，以處理多個無線接入通信協定中的任意一個無線接入通信協定，其中，每個所述的片上基帶處理器不專用於處理所述多個無線接入通信協定中的特定一個無線接入通信協定。
7. 如申請專利範圍第6項所述的機器可讀記憶體，其中，所述多個無線接入通信協定包括：GSM、EDGE、GPRS、WCDMA和HSDPA。
8. 一種用於處理通信信號的系統，其特徵在於，所述系統包括：一個信號處理器，在單晶片中對接收到的信號進行解調、過濾、放大、和/或向下變頻轉換所接收的信號為類比基帶信號或數位基帶信號；以及多個片上基帶處理器，其中任意一個片上基帶處理器用於更新和/或修改在所述信號處理器內的多個元件、器件和/或處理元件的可編程參數和/或數值，以實現對多個無線接入通信協定中的任意一個無線接入通信協定的處理，其中，每個所述的片上基帶處理器不專用於處理所述多個無線接入通信協定中的特定一個無線接入通信協定。
9. 如申請專利範圍第8項所述的系統，其中，所述多個無線接入通信協定包括：GSM、GPRS、WCDMA和HSDPA。
10. 如申請專利範圍第8項所述的系統，其中，所述系統進一步包括有配置所述任意一個片上基帶處理器以處理所述任意一個無線接入通訊協定的電路。