TWI416696B - 覆蓋構件及其製法暨具覆蓋構件之封裝結構及其製法 - Google Patents

覆蓋構件及其製法暨具覆蓋構件之封裝結構及其製法 Download PDF

Info

Publication number
TWI416696B
TWI416696B TW098132668A TW98132668A TWI416696B TW I416696 B TWI416696 B TW I416696B TW 098132668 A TW098132668 A TW 098132668A TW 98132668 A TW98132668 A TW 98132668A TW I416696 B TWI416696 B TW I416696B
Authority
TW
Taiwan
Prior art keywords
opening
plate
metal layer
layer
package structure
Prior art date
Application number
TW098132668A
Other languages
English (en)
Other versions
TW201112381A (en
Inventor
Pao Hung Chou
Chih Hao Hsu
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW098132668A priority Critical patent/TWI416696B/zh
Publication of TW201112381A publication Critical patent/TW201112381A/zh
Application granted granted Critical
Publication of TWI416696B publication Critical patent/TWI416696B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Micromachines (AREA)

Description

覆蓋構件及其製法暨具覆蓋構件之封裝結構及其製法
本發明係有關於一種封裝結構及其製法，尤指一種具覆蓋構件之封裝結構及其製法。
目前微機電裝置例如擴音器(microphone)廣泛地應用於行動通訊設備、音訊裝置等，而將該擴音器之尺寸微小化縮小，以製成用於助聽單元(hearing aid unit)之電容式擴音器(Condenser microphone)，但該電容式擴音器容易受外界例如光及電磁波的雜訊干擾，導致係如傳訊器(transducer)之內部元件容易受損，且其傳遞訊號容易受環境影響；因此，習知電容式擴音器不僅聲壓需配合功能之需求，且需具備遮蔽內部元件之功能，以避免光及電磁波等外界雜訊干涉；一般常見的電容式擴音器請參閱第1圖。
如第1圖所示，習知電容式擴音器係包括：第一基板10、以第一導電黏著層13結合於該第一基板10上之導電板體11、及以第二導電黏著層13’結合於該導電板體11上之第二基板12；該第一及第二基板10,12分別由模片100及背板101所構成，且該第一基板10上設有聽孔102、半導體晶片14及位於該聽孔102上之傳訊器15；該導電板體11形成有穿孔110，以形成具有不同聲壓之空間，且對應容設該半導體元件14及傳訊器15。
習知電容式擴音器藉由該第一基板10、導電板體11、及第二基板12構成保護空間，以令該半導體元件14及傳訊器15與外界隔絕，而達到遮蔽之效果。然，該導電板體11之材質為整塊之金屬板，導致該電容式擴音器之成本增加。
因此，如何避免且克服習知技術中之問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明之主要目的係在提供一種能節省成本之覆蓋構件及其製法暨具覆蓋構件之封裝結構及其製法。
為達上述及其他目的，本發明揭露一種覆蓋構件，係包括：第一板體，係具有相對之第一及第二表面，且該第一及第二表面上分別具有第一及第二金屬層，並具有貫穿該第一金屬層、第一板體及第二金屬層之開口；導體層，係設於該第一金屬層、開口之壁面、及第二金屬層上；黏著層，係設於該第二金屬層上之導體層上；以及第二板體，係具有相對之第三及第四表面，該第二板體之第三表面結合於該黏著層上以結合該第一板體，並封住該開口之一端。
前述之覆蓋構件中，該第二板體之第三表面上具有第三金屬層，且該第二板體之第四表面上具有第四金屬層，又該第三金屬層係對應位於該開口中。
本發明復揭露一種覆蓋構件之製法，係包括：提供一具有相對之第一及第二表面之第一板體，且該第一及第二表面上分別具有第一及第二金屬層；於該第一金屬層、第一板體及第二金屬層中形成貫穿之開口；於該第一金屬層、開口之壁面、及第二金屬層上形成導體層；於該第二金屬層上之導體層上形成黏著層，且該黏著層封住該開口之一端；以及提供一具有相對之第三及第四表面之第二板體，令該第二板體之第三表面結合至該黏著層上；其中，對應該開口中之黏著層係以雷射移除，以令該第二板體之部份第三表面外露於該開口。
前述之覆蓋構件之製法中，於該第二板體之第三表面結合至該黏著層上之後，以雷射移除對應該開口之黏著層；於另一實施例中，係於該第二板體之第三表面結合至該黏著層上之前，以雷射移除對應該開口之黏著層。
前述之覆蓋構件之製法中，該第二板體之第三表面上具有第三金屬層，且該第二板體之第四表面上具有第四金屬層，又該第三金屬層係對應位於該開口中。
本發明復揭露一種具覆蓋構件之封裝結構，係包括：第一板體，係具有相對之第一及第二表面，且該第一及第二表面上分別具有第一及第二金屬層，並具有貫穿該第一金屬層、第一板體及第二金屬層之開口；導體層，係設於該第一金屬層、開口之內壁、及第二金屬層上；黏著層，係設於該第二金屬層上之導體層上；第二板體，係具有相對之第三及第四表面，該第二板體之第三表面結合於該黏著層上以結合該第一板體，並封住該開口之一端；第三板體，係設於該第一金屬層上之導體層上，並封住該開口之另一端；以及電子元件，係設於該第三板體上且位於該開口中。
前述之封裝結構中，該第二板體之第三表面上具有第三金屬層，且該第二板體之第四表面上具有第四金屬層，又該第三金屬層係對應位於該開口中。
前述之封裝結構中，該第二板體復具有貫穿之孔洞，以露出該開口中之第三板體的部份表面，且該第三板體係為具有內層線路之線路板，以令該第三板體未結合該第一板體之表面復設有焊球，以供電性連接電路板，又該電子元件係為半導體晶片、微機電元件、或光電元件。
本發明復揭露一種具覆蓋構件之封裝結構之製法，係包括：提供一具有相對之第一及第二表面之第一板體，且該第一及第二表面分別具有第一及第二金屬層；於該第一金屬層、第一板體及第二金屬層中形成貫穿之開口；於該第一金屬層、開口之壁面、及第二金屬層上形成導體層；於該第二金屬層上之導體層上形成黏著層，且該黏著層封住該開口之一端；提供一具有相對之第三及第四表面之第二板體，令該第二板體之第三表面結合至該黏著層上其中，對應該開口中之黏著層係以雷射移除，以令該第二板體之部份第三表面外露於該開口；以及於該第一金屬層上之導體層上設置第三板體，以封住該開口之另一端，且該第三板體上接置有位於該開口中之電子元件。
前述之封裝結構之製法中，該第二板體之第三表面上具有第三金屬層；於該第二板體之第三表面結合至該黏著層上之後，以雷射移除對應該開口之黏著層，令該第三金屬層外露於該開口；於另一實施例中，係於該第二板體之第三表面結合至該黏著層上之前，以雷射移除對應該開口之黏著層。
前述之封裝結構之製法中，該第二板體之第四表面上具有第四金屬層；復包括於該第二板體上形成貫穿之孔洞，以露出該開口中之第三板體表面。
前述之封裝結構之製法中，該第三板體係為具有內層線路之線路板，且該第三板體未結合該第一板體之表面復設有焊球，以供電性連接一電路板，且該電子元件係為半導體晶片、微機電元件、或光電元件。
由上可知，本發明藉由單一材質之導體層形成於該第一板體之開口壁面上，以產生遮蔽功效，當其結合第二板體作為微機電封裝結構之覆蓋構件時，相較於習知技術中所使用整塊之金屬板，該第一板體可有效節省成本。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
請參閱第2A至2E圖，係為本發明所揭露之一種覆蓋構件之製法。
如第2A圖所示，提供一相對之第一及第二表面20a,20b之第一板體20，且該第一及第二表面20a,20b分別具有第一及第二金屬層200a,200b。
如第2B圖所示，於該第一金屬層200a、第一板體20及第二金屬層200b形成貫穿之開口201。
如第2C圖所示，於該第一金屬層200a、開口201之壁面、及第二金屬層200b上形成導體層202。
如第2D圖所示，於該第二金屬層200b上之導體層202上形成黏著層21，且該黏著層21封住該開口201之一端；再提供一具有相對之第三及第四表面22a,22b之第二板體22，該第二板體22之第三表面22a上具有第三金屬層220a，而該第二板體22之第四表面22b上具有第四金屬層220b，令該第二板體22之第三表面22a上之第三金屬層220a結合至該黏著層21上。
如第2E圖所示，以雷射移除對應該開口201中之黏著層21，以令該第二板體22之第三表面22a上之部份第三金屬層220a外露於該開口201，俾以形成本發明之覆蓋構件。
本發明藉由導體層202形成於該第一板體20之開口201壁面上，俾以產生遮蔽功效並節省成本。
請參閱第2F及2F’圖，將本發明之覆蓋構件結合於一第三板體23上，以形成具覆蓋構件之封裝結構；如圖所示，於該第一板體20之第一表面20a上的第一金屬層200a之導體層202上設置第三板體23，以封住該開口201之另一端，且該第三板體23上接置有位於該開口201中之電子元件，該電子元件係為半導體晶片24a、微機電元件24b或光電元件；所述之第三板體23係為具有內層線路之線路板，且藉由係為黏膠之結合層26形成於該第三板體23表面上以結合該電子元件與該第一金屬層200a上之導體層202，而該第三板體23未形成該結合層26之表面則復設有焊球25，以供電性連接一係為外部裝置之電路板。
再者，於該第二板體22中可形成貫穿之孔洞221，以露出該開口201中之第三板體23的部份表面，如第2F圖所示。
請參閱第3A至3C圖，係為本發明之覆蓋構件之另一實施例；首先提供係如第2C圖所示之結構，該第一板體30具有相對之第一及第二表面30a,30b，且該第一及第二表面30a,30b上分別設有第一及第二金屬層300a,300b，並具有貫穿該第一金屬層300a、第一板體30及第二金屬層300b之開口301，且該導體層302係形成於該第一金屬層300a、開口301壁面及第二金屬層300b上。
如第3A圖所示，於該第一板體30的第二金屬層300b上之導體層302上形成黏著層31，且該黏著層31封住該開口301之一端。
如第3B圖所示，以雷射移除對應該開口301之黏著層31。
如第3C圖所示，提供一具有相對之第三及第四表面32a,32b之第二板體32，且該第二板體32之第三表面32a上具有第三金屬層320a，而該第二板體32之第四表面32b上具有第四金屬層320b，又該第二板體32之第三表面32a之第三金屬層320a係結合至該黏著層31上，以令部份之第三金屬層320a外露於該開口301中，俾以完成本發明之覆蓋構件。
本發明復揭露一種覆蓋構件，係包括：第一板體20，係具有相對之第一及第二表面20a,20b，且該第一及第二表面20a,20b上分別設有第一及第二金屬層200a,200b，並具有貫穿該第一金屬層200a、第一板體20及第二金屬層200b之開口201；導體層202，係設於該第一金屬層200a、開口201壁面、及第二金屬層200b上；黏著層21，係設於該第二金屬層200b上之導體層202上；以及第二板體22，係具有相對之第三及第四表面22a,22b，該第二板體22之第三表面22a結合於該黏著層21上以結合該第一板體20，並封住該開口201之一端。
所述之第二板體22之第三表面22a及第四表面22b上分別具有第三金屬層220a及第四金屬層220b，又該第三金屬層220a係對應位於該開口201中。
本發明復揭露一種具覆蓋構件之封裝結構，係包括：第一板體20，係具有相對之第一及第二表面20a,20b，且該第一及第二表面20a,20b上分別設有第一及第二金屬層200a,200b，並具有貫穿該第一金屬層200a、第一板體20及第二金屬層200b之開口201；導體層202，係設於該第一金屬層200a、開口201壁面、及第二金屬層200b上；黏著層21，係設於該第二金屬層200b上之導體層202上；以及第二板體22，係具有相對之第三及第四表面22a,22b，該第二板體22之第三表面22a結合於該黏著層21上以結合該第一板體20，並封住該開口201之一端；第三板體23，係設於該第一金屬層200a上之導體層202上，並封住該開口201之另一端；以及電子元件，係設於該第三板體23上且位於該開口201中。
所述之第二板體22之第三表面22a及第四表面22b上分別具有第三金屬層220a及第四金屬層220b，又該第三金屬層220a係對應位於該開口201中。
所述之第二板體22復具有貫穿之孔洞221，以露出該開口201中之第三板體23表面，且該第三板體23係為具有內層線路之線路板，又該第三板體23未結合該第一板體20之表面復設有焊球25，以供電性連接電路板，又該電子元件係為半導體晶片24a、微機電元件24b或光電元件。
綜上所述，本發明藉由單一材質之導體層形成於該第一板體之開口壁面上，以產生遮蔽功效，當其結合第二板體作為微機電封裝結構之覆蓋構件時，相較於習知技術所使用整塊之金屬板，本發明可有效節省成本。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10．．．第一基板
100．．．模片
101．．．背板
102．．．聽孔
11．．．導電板體
110．．．穿孔
12．．．第二基板
13．．．第一導電黏著層
13’．．．第二導電黏著層
14、24a．．．半導體晶片
15．．．傳訊器
20、30．．．第一板體
20a、30a．．．第一表面
20b、30b．．．第二表面
200a、300a．．．第一金屬層
200b、300b．．．第二金屬層
201、301．．．開口
202、302．．．導體層
21、31．．．黏著層
22、32．．．第二板體
22a、32a．．．第三表面
22b、32b．．．第四表面
220a、320a．．．第三金屬層
220b、320b．．．第四金屬層
221．．．孔洞
23．．．第三板體
24b．．．微機電元件
25．．．焊球
26．．．結合層
第1圖係為習知電容式擴音器之剖視示意圖；
第2A至2F圖係為本發明具覆蓋構件之封裝結構之製法之示意圖；其中，第2F’圖係為第2F圖之另一實施例；以及
第3A至3C圖係為本發明覆蓋構件之另一實施製法之示意圖。
20．．．第一板體
20a．．．第一表面
20b．．．第二表面
200a．．．第一金屬層
200b．．．第二金屬層
201．．．開口
202．．．導體層
21．．．黏著層
22．．．第二板體
22a．．．第三表面
22b．．．第四表面
220a．．．第三金屬層
220b．．．第四金屬層

Claims (28)

  1. 一種覆蓋構件，係包括：第一板體，係具有相對之第一及第二表面，且該第一及第二表面上分別具有第一及第二金屬層，並具有貫穿該第一金屬層、第一板體及第二金屬層之開口；導體層，係設於該第一及第二表面之第一金屬層及第二金屬層上，且該導體層從該開口之兩端產生彎折而延伸入該開口而覆蓋該開口之壁面；黏著層，係設於該第二金屬層上之導體層上；以及第二板體，係具有相對之第三及第四表面，該第二板體之第三表面結合於該黏著層上以結合該第一板體，並封住該開口之一端。
  2. 如申請專利範圍第1項之覆蓋構件，其中，該第二板體之第三表面上具有第三金屬層。
  3. 如申請專利範圍第2項之覆蓋構件，其中，該第三金屬層係對應位於該開口中。
  4. 如申請專利範圍第1項之覆蓋構件，其中，該第二板體之第四表面上具有第四金屬層。
  5. 一種覆蓋構件之製法，係包括：提供一具有相對之第一及第二表面之第一板體，且該第一及第二表面上分別具有第一及第二金屬層；於該第一金屬層、第一板體及第二金屬層中形成貫穿之開口；於該第一及第二表面之第一金屬層及第二金屬層 上形成導體層，且該導體層從該開口之兩端產生彎折而延伸入該開口而覆蓋該開口之壁面；於該第二金屬層上之導體層上形成黏著層，且該黏著層封住該開口之一端；以及提供一具有相對之第三及第四表面之第二板體，令該第二板體之第三表面結合至該黏著層上；其中，對應該開口中之黏著層係以雷射移除，令該第二板體之部份第三表面外露於該開口。
  6. 如申請專利範圍第5項之覆蓋構件之製法，其中，該第二板體之第三表面結合至該黏著層上之後，以雷射移除對應該開口之黏著層。
  7. 如申請專利範圍第5項之覆蓋構件之製法，其中，該第二板體之第三表面結合至該黏著層上之前，以雷射移除對應該開口之黏著層。
  8. 如申請專利範圍第5項之覆蓋構件之製法，其中，該第二板體之第三表面上具有第三金屬層。
  9. 如申請專利範圍第8項之覆蓋構件之製法，其中，該第三金屬層係外露於該開口。
  10. 如申請專利範圍第5項之覆蓋構件之製法，其中，該第二板體之第四表面上具有第四金屬層。
  11. 一種具覆蓋構件之封裝結構，係包括：第一板體，係具有相對之第一及第二表面，且該第一及第二表面上分別具有第一及第二金屬層，並具有貫穿該第一金屬層、第一板體及第二金屬層之開口； 導體層，係設於該第一及第二表面之第一金屬層及第二金屬層上，且該導體層從該開口之兩端產生彎折而延伸入該開口而覆蓋該開口之壁面；黏著層，係設於該第二金屬層上之導體層上；第二板體，係具有相對之第三及第四表面，該第二板體之第三表面結合於該黏著層上以結合該第一板體，並封住該開口之一端；第三板體，係設於該第一金屬層上之導體層上，並封住該開口之另一端；以及電子元件，係設於該第三板體上且位於該開口中。
  12. 如申請專利範圍第11項之具覆蓋構件之封裝結構，其中，該第二板體之第三表面上具有第三金屬層。
  13. 如申請專利範圍第12項之具覆蓋構件之封裝結構，其中，該第三金屬層係對應位於該開口中。
  14. 如申請專利範圍第11項之具覆蓋構件之封裝結構，其中，該第二板體之第四表面上具有第四金屬層。
  15. 如申請專利範圍第11項之具覆蓋構件之封裝結構，其中，該第二板體復具有貫穿之孔洞，以露出該開口中之第三板體的部份表面。
  16. 如申請專利範圍第11項之具覆蓋構件之封裝結構，其中，該第三板體係為具有內層線路之線路板。
  17. 如申請專利範圍第16項之具覆蓋構件之封裝結構，其中，該第三板體未結合該第一板體之表面復設有焊球，以供電性連接電路板。
  18. 如申請專利範圍第11項之具覆蓋構件之封裝結構，其中，該電子元件係為半導體晶片、微機電元件、或光電元件。
  19. 一種具覆蓋構件之封裝結構之製法，係包括：提供一具有相對之第一及第二表面之第一板體，且該第一及第二表面分別具有第一及第二金屬層；於該第一金屬層、第一板體及第二金屬層中形成貫穿之開口；於該第一及第二表面之第一金屬層及第二金屬層上形成導體層，且該導體層從該開口之兩端產生彎折而延伸入該開口而覆蓋該開口之壁面；於該第二金屬層上之導體層上形成黏著層，且該黏著層封住該開口之一端；提供一具有相對之第三及第四表面之第二板體，令該第二板體之第三表面結合至該黏著層上；其中，對應該開口之黏著層係以雷射移除，以令該第二板體之部份第三表面外露於該開口；以及於該第一金屬層上之導體層上設置第三板體，以封住該開口之另一端，且該第三板體上接置有位於該開口中之電子元件。
  20. 如申請專利範圍第19項之具覆蓋構件之封裝結構之製法，其中，該第二板體之第三表面結合至該黏著層上之後，以雷射移除對應該開口之黏著層。
  21. 如申請專利範圍第19項之具覆蓋構件之封裝結構之製 法，其中，該第二板體之第三表面結合至該黏著層上之前，以雷射移除對應該開口之黏著層。
  22. 如申請專利範圍第19項之具覆蓋構件之封裝結構之製法，其中，該第二板體之第三表面上具有第三金屬層。
  23. 如申請專利範圍第22項之具覆蓋構件之封裝結構之製法，其中，當該開口之黏著層係以雷射移除後，該第三金屬層係外露於該開口。
  24. 如申請專利範圍第19項之具覆蓋構件之封裝結構之製法，其中，該第二板體之第四表面上具有第四金屬層。
  25. 如申請專利範圍第19項之具覆蓋構件之封裝結構之製法，復包括於該第二板體上形成貫穿之孔洞，以露出該開口中之第三板體表面。
  26. 如申請專利範圍第19項之具覆蓋構件之封裝結構之製法，其中，該第三板體係為具有內層線路之線路板。
  27. 如申請專利範圍第26項之具覆蓋構件之封裝結構之製法，其中，該第三板體未結合該第一板體之表面復設有焊球，以供電性連接一電路板。
  28. 如申請專利範圍第19項之具覆蓋構件之封裝結構之製法，其中，該電子元件係為半導體晶片、微機電元件、或光電元件。
TW098132668A 2009-09-28 2009-09-28 覆蓋構件及其製法暨具覆蓋構件之封裝結構及其製法 TWI416696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098132668A TWI416696B (zh) 2009-09-28 2009-09-28 覆蓋構件及其製法暨具覆蓋構件之封裝結構及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098132668A TWI416696B (zh) 2009-09-28 2009-09-28 覆蓋構件及其製法暨具覆蓋構件之封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201112381A TW201112381A (en) 2011-04-01
TWI416696B true TWI416696B (zh) 2013-11-21

Family

ID=44909252

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132668A TWI416696B (zh) 2009-09-28 2009-09-28 覆蓋構件及其製法暨具覆蓋構件之封裝結構及其製法

Country Status (1)

Country Link
TW (1) TWI416696B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102730619B (zh) * 2011-04-07 2015-03-04 欣兴电子股份有限公司 微机电装置的覆盖构件及其制法
CN102745640B (zh) * 2011-04-22 2015-04-15 欣兴电子股份有限公司 微机电装置的覆盖构件及其制法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202627A1 (en) * 2000-11-28 2007-08-30 Knowles Electronics, Llc Silicon Condenser Microphone and Manufacturing Method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202627A1 (en) * 2000-11-28 2007-08-30 Knowles Electronics, Llc Silicon Condenser Microphone and Manufacturing Method

Also Published As

Publication number Publication date
TW201112381A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
JP4532827B2 (ja) 小型シリコンコンデンサマイクロフォンおよびその製造方法
TWI472235B (zh) 矽麥克風封裝體
CN102318365B (zh) 麦克风单元
TWI328563B (en) A stacked package structure for reducing package volume of an acoustic microsensor
US20170064458A1 (en) Mems microphone package structure having a non-planar substrate
JP2008067383A (ja) シリコンコンデンサマイクロホン
TW200808091A (en) Microphone module and method for fabricating the same
JP2008072580A (ja) シールドケースおよびこれを有するｍｅｍｓマイクロホン
TW201033113A (en) MEMS microphone packages and fabrication method thereof
WO2021135107A1 (zh) 防尘结构、麦克风封装结构以及电子设备
WO2010051707A1 (zh) 硅麦克风
US9260298B1 (en) Stacked MEMS microphone packaging method
TWM543239U (zh) 微機電封裝結構
JP4655017B2 (ja) 音響センサ
JP2008199353A (ja) Ｍｅｍｓマイクロホン装置
US9232302B2 (en) Microphone assemblies with through-silicon vias
US10252906B2 (en) Package for MEMS device and process
JP2008271426A (ja) 音響センサ
JP2007150514A (ja) マイクロホンパッケージ
JP2011114506A (ja) マイクロホンユニット
JP2007060285A (ja) シリコンマイクロホンパッケージ
TWI416696B (zh) 覆蓋構件及其製法暨具覆蓋構件之封裝結構及其製法
JP2007071821A (ja) 半導体装置
JP2007060228A (ja) シリコンマイクロホンパッケージ
US9309108B2 (en) MEMS microphone packaging method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees