TWI412022B - 遞迴式離散餘弦正、逆轉換之系統 - Google Patents
遞迴式離散餘弦正、逆轉換之系統 Download PDFInfo
- Publication number
- TWI412022B TWI412022B TW099146935A TW99146935A TWI412022B TW I412022 B TWI412022 B TW I412022B TW 099146935 A TW099146935 A TW 099146935A TW 99146935 A TW99146935 A TW 99146935A TW I412022 B TWI412022 B TW I412022B
- Authority
- TW
- Taiwan
- Prior art keywords
- signals
- temporary
- discrete cosine
- unit
- output
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
本發明係關於數位訊號處理之技術領域，尤指一種遞迴式離散餘弦正、逆轉換之系統。
由於數位訊號處理的技術日趨發達，在日常生活中可以很方便地獲取信息和享受各種多媒體資訊。基於子帶分析/合成(subband analysis/synthesis)方法，改良型離散餘弦轉換(modified discrete cosine transform,MDCT)和逆改良型離散餘弦轉換(inverse modified discrete cosine transform,IMDCT)已廣泛應用在各種音頻編解碼標準上。
於AC-3、MP3和AAC解碼中，濾波器組(Filter bank)佔了各個解碼器的大部分運算複雜度，而濾波器組主要功能是將音訊從頻譜訊號轉到時間軸訊號，其係執行逆改良型離散餘弦轉換(Inverse Modified Discrete Cosine Transform,IMDCT)；而原始的逆改良型離散餘弦轉換(IMDCT)方法複雜度為資料的倍，當中N為窗口長度(window length)。
各編解碼標準則有規定轉換窗口長度(window length)的大小，就長窗而言，MP3解碼需要36點，數字無線電的先進音頻編碼(digital radio mondiale advanced
audio coding,DRM AAC)需要1920點，MPEG-2/4先進音頻編碼(MPEG-2/4 AAC)則需要2048點，因此增加運算的複雜度。雖然習知技術有使用平行技術的改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMCT)設計，其係基於蝴蝶型態的設計架構，但這樣的設計提高了電路架構的資料頻寬和控制的複雜度。同時在MPEG-2/4先進音頻編碼(MPEG-2/4 AAC)和數字無線電的先進音頻編碼(DRM AAC)的格式限制下，平行架構的電路設計是不恰當的，如果採用完全平行架構(fully parallel)實現則會有硬體面積過大的問題。
於Chiang & Liu在Signal Processing Letters,IEEE,vol.3 pp.116-118,1996所發表的「Regressive implementations for the forward and inverse MDCT in MPEG audio coding」論文中，提出以正弦(sinusoidal)遞迴架構為核心，來計算改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)的方法。而Nikolajevic & Fettweis在Signal Processing,IEEE Transactions on,vol.51,pp.1439-1444,2003所提出的「Computation of forward and inverse MDCT using Clenshaw's recurrence formula」論文中，則是根據Clenshaw遞迴架構為核心來設計通用長度(general length)的改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)的方法。
在Chiang & Liu論文及Nikolajevic & Fettweis論文中，計算N點MDCT都需要個週期(cycles)才能得到運
算結果。為了加快運算處理速度，Chen et al.在Circuits and Systems II：Analog and Digital Signal Processing,IEEE Transactions on,vol.50,pp.38-45,2003所發表的「Recursive architectures for realizing modified discrete cosine transform and its inverse」論文中，提出一個有效率的架構，以Chebyshev多項式的想法來實現改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)的方法，其提出的架構算出每一點改良型離散餘弦轉換(MDCT)的運算結果只需要N/4個週期(cycles)，其係把核心部分的離散餘弦第四型(DCT-IV)型式轉換成離散餘弦第二型(DCT-II)和離散正弦第二型(DST-II)的型式。
雖然Chen et al.論文提出的核心架構利用乘以倒數餘弦(inverse cosine)的係數來減少計算複雜度和增加資料的吞吐量(throughput)，但同樣的也增加信號的動態範圍，且降低改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMCT)定點算術運算的精確度。
Lei et al.在Consumer Electronics,2008.ISCE 2008.IEEE International Symposium所發表的論文「A high-precision algorithm for the forward and inverse MDCT using the unified recursive architecture」針對改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMCT)的運算提出了一個統一的架構，其乘法所使用的係為相同餘弦(cosine)的值。和Chiang and Liu、Chen et al.提出的方法比起來，Lei et al.的前處理有著較小的動態範圍，因此其核心的定點算術運算也會有比較高精確的運算。
其係把改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)由離散餘弦第四型(DCT-IV)的核心型式轉化成離散餘弦第二型(DCT-II)和離散正弦第二型(DST-II)的核心型式，因此改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)可以推導成相同的公式進而使用相同的核心架構。
Lei et al.在Circuits and Systems II：Express Briefs,IEEE Transactions on,vol.56,pp.793-797,2009所發表的論文「Common Architecture Design of Novel Recursive MDCT and IMDCT Algorithms for Application to AAC,AAC in DRM,and MP3 Codecs」更針對乘法使用的係數量去做化簡，並推導出以離散餘弦第四型(DCT-IV)為核心的改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)共架構方法，來達到使用最少的記憶體來儲存運算的係數。
L.Lin et al.在Anti-counterfeiting,Security,and Identification in Communication,2009.ASID 2009.3rd International Conference on,2009,pp.156-159所發表的論文「Efficient architectures of MDCT/IMDCT implementation for MPEG audio codec」亦提出了高效率的方法，其將N點的改良型離散餘弦轉換(MDCT)函數拆解成奇/偶兩部分，再分別化簡成離散餘弦第四型(DCT-IV)的型式，然後以快速傅力葉轉換(FFT)來實現其核心架構。
Lei et al.在IEEE Transactions on Circuits and Systems II：Express Briefs Vol.57,No.7,July 2010所發表的論文「Low Complexity and Fast Computation for Recursive MDCT and IMDCT Algorithms」設計核心採以現場可編程輯閘陣列(Field Programming Gate Array,FPGA)來實現硬體加速，其係遞迴和硬體實現的概念亦可有效的降低硬體需求，達到一個低成本的設計考量。
儘管多年來離散餘弦正、逆轉換之系統已經發展許多，然而為能進一步降低運算複雜度，減少硬體成本、及提高資料計算之效能，前述具離散餘弦正、逆轉換之系統仍有予以改善之需要。
本發明之主要目的係在提供一種遞迴式離散餘弦正、逆轉換之系統，其具有低運算複雜度，且使用少量的乘法係數使用量，並具有高效能的資料計算。
依據本發明之一特色，本發明提出一種遞迴式離散餘弦正、逆轉換之系統，其係以反離散餘弦第二型(IDCT-II)為核心，該系統包含一第一運算單元、一第二運算單元、一反離散餘弦第二型(IDCT-II)單元、一第三運算單元、及一第四運算單元。該第一運算單元接收N個輸入數位訊號，對該N個數位訊號執行運算，以產生N/2個第一暫時訊號，當中，N為4的倍數之正整數。該第二運算單元連接至該第一運算單元，對該N/2個第一暫時訊
號執行排列運算，以產生N/2個第二暫時訊號。該反離散餘弦第二型(IDCT-II)單元連接至該第二運算單元，對該N/2個第二暫時訊號執行運算，以產生與該輸入數位訊號對應之N/2個第三暫時訊號。該第三運算單元連接至該IDCT-II單元，對該N/2個第三暫時訊號執行排列運算，以產生N/2個第一輸出數位訊號。該第四運算單元連接至該第三運算單元，對該N/2個第一輸出數位訊號執行排列運算，以產生N個第二輸出數位訊號；其中，當該系統的輸入為該N個輸入數位訊號時，該第三運算單元輸出之該N/2個第一輸出數位訊號係為與該N個輸入數位訊號對應之離散餘弦訊號，當該系統的輸入為該第一暫時訊號時，該第四運算單元輸出之該N個第二輸出數位訊號係為與該第一暫時訊號對應之反離散餘弦訊號。
依據本發明之另一特色，本發明提出一種遞迴式離散餘弦正、逆轉換之系統，其係以反離散餘弦第二型(IDCT-II)為核心，該系統包含一第一運算單元、一第二運算單元、一第三運算單元、一第四運算單元、一第一反離散餘弦第二型(IDCT-II)單元、一第二反離散餘弦第二型(IDCT-II)單元、一第五運算單元、一第六運算單元、及一第七運算單元。該第一運算單元接收N個輸入數位訊號，對該N個數位訊號執行運算，以產生N/2個第一暫時訊號，當中，N為8的倍數之正整數。該第二運算單元連接至該第一運算單元，對該N/2個第一暫時訊號執行排列運算，以產生N/2個第二暫時訊號。該第三運算單元連接至該第二運算單元，對該N/2個第二暫時訊號執行運算，
以產生N/4個第三暫時訊號及N/4個第四暫時訊號。該第四運算單元連接至該第三運算單元，對該N/4個第四暫時訊號執行運算，以產生N/4個第五暫時訊號。該第一反離散餘弦第二型(IDCT-II)單元連接至該第三運算單元，對該N/4個第三暫時訊號執行運算，以產生N/4個第六暫時訊號。該第二反離散餘弦第二型(IDCT-II)單元連接至該第四運算單元，對該N/4個第五暫時訊號執行運算，以產生N/4個第七暫時訊號。該第五運算單元連接至該第二反離散餘弦第二型(IDCT-II)單元，對該N/4個第七暫時訊號執行運算，以產生N/4個第八暫時訊號。該第六運算單元連接至該第一反離散餘弦第二型(IDCT-II)單元及該第五運算單元，對該N/4個第六暫時訊號及該N/4個第八暫時訊號執行運算，以產生N/2個第一輸出訊號。該第七運算單元連接至該第六運算單元，對該N/2個第一輸出訊號執行運算，以產生N個第二輸出訊號。其中，當該系統的輸入為該N個輸入數位訊號時，該第六運算單元輸出之該N/2個第一輸出訊號係為與該N個輸入數位訊號對應之離散餘弦訊號，當該系統的輸入為該第一暫時訊號時，該第七運算單元輸出之該N個第二輸出數位訊號係為與該第一暫時訊號對應之反離散餘弦訊號。
圖1係本發明之遞迴式離散餘弦正、逆轉換之系統100之一實施例的示意圖。其係以反離散餘弦第二型(IDCT-II)為核心，該系統100包括一第一運算單元
110、一第二運算單元120、一反離散餘弦第二型(IDCT-II)單元130、一第三運算單元140、及一第四運算單元150。
該第一運算單元110係接收N個輸入數位訊號(x[0~7])，對該N個數位訊號執行運算，以產生N/2個第一暫時訊號(p[0~3])，當中，N為4的倍數之正整數。為方便說明，於說明書及圖式中，係以N為8予以說明。
該第二運算單元120連接至該第一運算單元110，以對該N/2個第一暫時訊號(p[0~3])執行排列運算，而產生N/2個第二暫時訊號(z[0~3])。
該反離散餘弦第二型(IDCT-II)單元130連接至該第二運算單元120，以對該N/2個第二暫時訊號(z[0~3])執行運算，而產生與該輸入數位訊號(x[0~7])對應之N/2個第三暫時訊號(Z[0~3])。
該第三運算單元140連接至該反離散餘弦第二型(IDCT-II)單元130，以對該N/2個第三暫時訊號(Z[0~3])執行排列運算，而產生N/2個第一輸出數位訊號(X[0~3])。
該第四運算單元150連接至該第三運算單元140，以對該N/2個第一輸出數位訊號(X[0~3])執行排列運算，而產生N個第二輸出數位訊號(x’[0~7])。
當該系統的輸入為該N個輸入數位訊號(x[0~7])時，該第三運算單元輸出之該N/2個第一輸出數位訊號(X[0~3])係為與該N個輸入數位訊號(x[0~7])對應之離散餘弦訊號。
當該系統的輸入為該第一暫時訊號(p[0~3])時，該第四運算單元輸出之該N個第二輸出數位訊號(x’[0~7])係
為與該第一暫時訊號(p[0~3])對應之反離散餘弦訊號。此時，該第一暫時訊號(p[0~3])係由外部輸入，而非由該第一運算單元110所產生。
該N個實數輸入數位訊號(x[0~7])其改良型離散餘弦轉換(MDCT)轉換可用公式(1)表示：
根據餘弦(cosine)的對稱性，可以把公式(1)化簡成公式(2)：
其中，
假設p[n]=z[n]+z[n+1]，n由N/2到1，將p[n]代回公式(1)中可以化簡成z[n]和X[k]的關係式，其化簡過程如公式(4)所示。
公式(6)為一個以反離散餘弦第二型(IDCT-II)為核心的型式，根據C.Che-Hong,L.Bin-Da,and Y.Jar-Ferr，在Circuits and Systems II：Analog and Digital Signal Processing,IEEE Transactions on,vol.50,pp.38-45,2003所發表的論文"Recursive architectures for realizing
modified discrete cosine transform and its inverse"中所提出的架構，可將序列Z[k]頭尾相加，再套用三角函數對其做化簡，可以消除掉k的奇數項，只運算偶數項的值如式公式(8)所示；同理將序列Z[k]頭尾相減，再套用三角函數對其做化簡，可以消除掉k的偶數項如公式(9)所示。
假設，公式(8)中PN/2-2[k]所表示的流程推導如公式(10)所示，公式(9)中Q N/2-2[k]所表示的流程推導如式公式(11)所示。
根據前述所提到的推導過程由式公式(1)至公式(7)可知，改良型離散餘弦轉換(MDCT)的示意圖如圖2所示，圖2係N/4點改良型離散餘弦轉換(MDCT)的示意圖，當中，N以8為例。改良型離散餘弦轉換(MDCT)的反離散餘弦第二型(IDCT-II)核心架構示意圖由公式(10)至公式(11)表示，圖3係為反離散餘弦第二型(IDCT-II)核心架構130之方塊圖，其係由加法器310,311,312,320,321,322,323、乘法器313,314,315,324,325,326、延遲裝置316,317,327,328所組成。
而N/2點輸入的逆改良型離散餘弦轉換(IMDCT)轉換如公式(12)所示。假設一個新的序列y[n]，其定義如公式(13a)及公式(13b)所示，代入套用到逆改良型離散餘弦轉換(IMDCT)的原始方程式可以化簡成離散餘弦第四型(DCT-IV)的型式，如公式(14)所示；再根據前述的推導流程如公式(4)至公式(7)，可以把公式(14)推導成以反離散餘弦第二型(IDCT-II)為核心的示意圖，圖4係N/4點逆改
良型離散餘弦轉換(IMDCT)的示意圖。其中改良型離散餘弦轉換(MDCT)與逆改良型離散餘弦轉換(IMDCT)差在改良型離散餘弦轉換(MDCT)需要先做對公式(3a)及公式(3b)，逆改良型離散餘弦轉換(IMDCT)需要做對應公式(13a)及公式(13b)，因此中間的推導流程可以共用，故依據圖2及圖4可以獲得圖1中本發明該遞迴式離散餘弦正、逆轉換之系統100之示意圖。
由於改良型離散餘弦轉換(MDCT)經過一次的前處理可以化簡成離散餘弦第四型(DCT-IV)的型式如公式(2)所示，而離散餘弦第四型(DCT-IV)的特性在於k與n對稱，運算出來的結果會是一樣的，而這樣推導的目的在於可以使前處理的運算更為快速、精簡，且核心統一以反離散餘弦第二型(IDCT-II)的型式來實現。
由改良型離散餘弦轉換(MDCT)的前處理推導至反離散餘弦第二型(IDCT-II)型式的過程如公式(1)至公式(7)所示，此部分的處理需要N-1個加法運算，和N/2個乘法運算以及N/2個乘法係數使用量。
由前面說明可知，該第一運算單元110、該N個輸入數位訊號(x[0~7])、與N/2個第一暫時訊號(p[0~3])係以下列公式描述：
當中，p[n]為該N/2個第一暫時訊號，x[n]為該N個輸入數位訊號。
該第二運算單元120、該N/2個第一暫時訊號(p[0~3])與該N/2個第二暫時訊號(z[0~3])係以下列公式描述：p[n]=z[n]+z[n+1],for n=N/2-1 to 1，當中，z[n]為該N/2個第二暫時訊號(z[0~3])，p[n]為該N/2個第一暫時訊號(p[0~3])。
該反離散餘弦第二型(IDCT-II)單元130、該N/2個第二暫時訊號(z[0~3])及該N/2個第三暫時訊號(Z[0~3])係以下列公式表示：
當中，Z[k]為該N/2個第三暫時訊號(Z[0~3])，z[n]為該N/2個第二暫時訊號(z[0~3])。
該第三運算單元140、該N/2個第三暫時訊號(Z[0~3])及該N/2個第一輸出數位訊號(X[0~3])係以下列公式表示：
當中，Z[k]為該N/2個第三暫時訊號(Z[0~3])，X[k]為該N/2個第一輸出數位訊號(X[0~3])。
該第四運算單元150、該N/2個第一輸出數位訊號(X[0~3])及該N個第二輸出數位訊號(x[0~7])係以下列公式表示：
當中，x'[n]為該N個第二輸出數位訊號(x[0~7])，X[k]為該N/2個第一輸出數位訊號(X[0~3])。
為增加本發明該遞迴式離散餘弦正、逆轉換之系統100處理時序，可於該第二運算單元120增加一暫存器組160，以使該遞迴式離散餘弦正、逆轉換之系統100可平行化，惟該暫存器組160亦可不使用而不影響本發明之功能。
圖5係本發明之遞迴式離散餘弦正、逆轉換之系統500之另一實施例之示意圖。其係為N/8點且以反離散餘弦第二型(IDCT-II)為核心，當中，N為8的倍數之正整數。該系統500包括一第一運算單元510、一第二運算單元520、一第三運算單元530、一第四運算單元540、一第一反離散餘弦第二型(IDCT-II)單元550、一第二反離散餘弦第二型(IDCT-II)單元560、一第五運算單元570、一第六運算單元580、及一第七運算單元590。於本實施例
中，係以N為16予以說明，但此並非為本發明之限制，熟於該技術者可依據本發明技術擴充至其他數目。
該第一運算單元510接收N個輸入數位訊號(x[0~15])，以對該N個數位訊號執行運算，而產生N/2個第一暫時訊號(p[0~7])。
該第二運算單元520連接至該第一運算單元510，以對該N/2個第一暫時訊號(p[0~7])執行排列運算，而產生N/2個第二暫時訊號(z[0~7])。
該第三運算單元530連接至該第二運算單元520，以對該N/2個第二暫時訊號(z[0~7])執行運算，而產生N/4個第三暫時訊號(ze[0~3])及N/4個第四暫時訊號(zo[0~3])。
該第四運算單元540連接至該第三運算單元530，以對該N/4個第四暫時訊號(zo[0~3])執行運算，而產生N/4個第五暫時訊號(zo[n](1))。
該第一反離散餘弦第二型(IDCT-II)單元550連接至該第三運算單元530，以對該N/4個第三暫時訊號(ze[0~3])執行運算，而產生N/4個第六暫時訊號(Ze[K])。
該第二反離散餘弦第二型(IDCT-II)單元560連接至該第四運算單元540，以對該N/4個第五暫時訊號(zo[n](1))執行運算，而產生N/4個第七暫時訊號(Zo[K](1))。
該第五運算單元570連接至該第二反離散餘弦第二型(IDCT-II)單元560，以對該N/4個第七暫時訊號(Zo[K](1))執行運算，而產生N/4個第八暫時訊號(Zo[K])。
該第六運算單元580連接至該第一反離散餘弦第二型(IDCT-II)單元及該第五運算單元570，以對該N/4個第六暫時訊號(Ze[K])及該N/4個第八暫時訊號(Zo[K])執行運算，而產生N/2個第一輸出訊號(X[K])。
該第七運算單元590連接至該第六運算單元580，以對該N/2個第一輸出訊號(X[K])執行運算，而產生N個第二輸出訊號(x'[n])。
當該系統的輸入為該N個輸入數位訊號(x[0~15])時，該第六運算單元580輸出之該N/2個第一輸出訊號(X[K])係為與該N個輸入數位訊號(x[0~15])對應之離散餘弦訊號。
當該系統的輸入為該第一暫時訊號(p[0~7])時，該第七運算單元590輸出之該N個第二輸出數位訊號(x’[0~15])係為與該第一暫時訊號(p[0~7])對應之反離散餘弦訊號。此時，該第一暫時訊號(p[0~7])係由外部輸入，而非由該該第一運算單元510所產生。
根據公式(5)、公式(6)、公式(7)，可針對Z[k]中n的奇、偶分開討論如下：
當n為偶數(n=2n)，代入Z[k]公式(6)中可以得到如公式(15)的結果。由公式(15)，可以很明顯的看出Ze[k]為反離散餘弦第二型(IDCT-II)型式，其中可以發現當k=0至k=N/4-1時Ze[k]=Ze[N/2-1-k]，因此直接套用反離散餘弦第二型(IDCT-II)架構公式(6)至公式(9)，可以得到公式(16)
和式(17)的結果。其中PN/4-2[k]與QN/4-1[k]如公式(10)和公式(11)所示。
當n為奇數(n=2n+1)，代入Z[k]公式(6)中，可以得到如公式(18)的結果，可以發現公式(18)為反離散餘弦第四型(IDCT-IV)型式，可藉由反離散餘弦第四型(IDCT-IV)化簡成反離散餘弦第二型(IDCT-II)的型式。假設zo[n]=zo[n](1)+zo[n+1](1)代入公式(18)中，其推導過程與結果如公式(19)所示。
假設zo[N/4](1)=0及，並代回公式(19)中，可以將zo[n](1)和Zo[k]的關係改寫成公式(10)，其中假設Zo[k]如公式(12)所示，可以化簡成較簡單的算式如下所示：
可以很明顯的看出公式(21)為反離散餘弦第二型(IDCT-II)型式，另一方面可以發現當k=0至k=N/4-1，時Zo[k](1)=Zo[N/2-1-k]，因此直接套用反離散餘弦第二型(IDCT-II)架構公式(6)至公式(9)，可以得到公式(23)和公
式(24)的結果。其中PN/4-2[k]與QN/4-1[k]如公式(10)和公式(11)所示。
根據前述所提到的推導過程公式(15)至公式(14)，N/8點改良型離散餘弦轉換(MDCT)的示意圖如圖6所示，其中公式(16)、公式(17)、公式(23)、公式(24)組成反離散餘弦第二型(IDCT-II)核心架構，圖7係本發明反離散餘弦第二型(IDCT-II)核心架構550,560之方塊圖，其係由加法器510,511,512,520,521,522,523、乘法器513,514,515,524,525,526、延遲裝置516,517,527,528、及暫存器組518,529所組成。
如圖7所示，其單一轉換資料流量(Data Throughput per Transformation,DTPT)為4和8，且運算速度為(N2/64+N/4)個週期。
N/2點輸入的送改良型離散餘弦轉換(IMDCT)方程式可以化簡成離散餘弦第四型(DCT-IV)的型式，如公式(12)至公式(14)所示，可以把公式(14)推導成以反離散餘
弦第二型(IDCT-II)為核心N/8點逆改良型離散餘弦轉換(IMDCT)的示意圖，圖8係本發明以反離散餘弦第二型(IDCT-II)為核心N/8點逆改良型離散餘弦轉換(IMDCT)的示意圖。由於改良型離散餘弦轉換(MDCT)與逆改良型離散餘弦轉換(IMDCT)都可拆解成離散餘弦第四型(DCT-IV)型式的方程式，差別在於改良型離散餘弦轉換(MDCT)要經過前處理的對折公式(3a)及公式(3b)，逆改良型離散餘弦轉換(IMDCT)需經過後處理的資料映射公式(13a)及公式(13b)，因此可以採用共同的架構來運算改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)，故依據圖6及圖8可以獲得圖5中本發明該遞迴式離散餘弦正、逆轉換之系統500之示意圖。
由前述說明可知，該第一運算單元510、該N個輸入數位訊號(x[0~15])、與N/2個第一暫時訊號(p[0~7])係以下列公式描述：
當中，p[n]為該N/2個第一暫時訊號，x[n]為該N個輸入數位訊號。
該第二運算單元520、該N/2個第一暫時訊號(p[0~7])與該N/2個第二暫時訊號(z[0~7])係以下列公式描述：p[n]=z[n]+z[n+1],for n=N/2-1 to 1，
當中，z[n]為該N/2個第二暫時訊號(z[0~7])，p[n]為該N/2個第一暫時訊號(p[0~7])。
該第三運算單元530、該N/2個第二暫時訊號(z[0~7])、該N/4個第三暫時訊號(ze[0~3])及該N/4個第四暫時訊號(zo[0~3])係以下列公式表示：
當中，z[n]為該N/2個第二暫時訊號(z[0~7])，ze[n]為該N/4個第三暫時訊號(ze[0~3])，zo[n]為該N/4個第四暫時訊號(zo[0~3])。
該第四運算單元540、該該N/4個第四暫時訊號(zo[0~3])及該N/4個第五暫時訊號(zo[n](1))係以下列公式表示：zo[n]=zo[n](1)+zo[n+1](1)，當中，zo[n]為該N/4個第四暫時訊號(zo[0~3])，zo[n](1)為該N/4個第五暫時訊號(zo[n](1))。
該第一反離散餘弦第二型(IDCT-II)單元550、該N/4個第三暫時訊號(ze[0~3])及該N/4個第六暫時訊號(Ze[K])係以下列公式表示：
當中，ze[n]為該N/4個第三暫時訊號(ze[0~3])，Ze[K]為該N/4個第六暫時訊號(Ze[K])。
該第二反離散餘弦第二型(IDCT-II)單元560、該N/4個第五暫時訊號(zo[n](1))及該N/4個第七暫時訊號(Zo[K](1))係以下列公式表示：
當中，Zo[K](1)為該N/4個第七暫時訊號(Zo[K](1))，zo[n](1)為該N/4個第五暫時訊號(zo[n](1))。
該第五運算單元570、該N/4個第七暫時訊號(Zo[K](1))及該N/4個第八暫時訊號(Zo[K])係以下列公式表示：
當中，Zo[K]為該N/4個第八暫時訊號(Zo[K])，Zo[K](1)為該N/4個第七暫時訊號(Zo[K](1))。
該第六運算單元580、該N/4個第六暫時訊號(Ze[K])、該N/4個第八暫時訊號(Zo[K])及該N/2個第一輸出訊號(X[K])係以下列公式表示：
當中，X[K]為該N/2個第一輸出訊號(X[K])，Z[K]為該N/4個第六暫時訊號(Ze[K])及該N/4個第八暫時訊號(Zo[K])的組合。
該第七運算單元590、該N/2個第一輸出訊號(X[K])及該N個第二輸出訊號(x'[n])係以下列公式表示：
當中，x’[n]為該N個第二輸出數位訊號(x’[0~15])，X[k]為該N/2個第一輸出數位訊號(X[0~7])。
本發明針對改良型離散餘弦轉換(MDCT)與逆改良型離散餘弦轉換(IMDCT)轉換提出基於反離散餘弦第二型(IDCT-II)為核心、快速且共架構的系統，目的在於減少數位編解碼器(codec)平台上改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)的硬體實現成本。
由圖5可以得知，此部分的前處理需要N-1個加法運算，和N/2個乘法運算以及N/2個乘法係數的使用量，再根據對Z[k]中n的奇、偶分開討論，推導成兩組以反離散餘弦第二型(IDCT-II)為核心的型式，此部分的前處理需要N/4-1個加法運算，和N/4個乘法運算以及N/4個乘法係數使用量。而圖7中的核心部分則是兩組反離散餘弦第二型(IDCT-II)的型式，其運算複雜度需要N/2+3個加法運算和N/4+2個乘法運算共輸出兩筆結果，總共運算N/8次算出所有結果，核心部分使用了3*N/8個乘法係數。
表4.1和表4.2為各方法的加法使用量，分別對改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)做說明。同時，表4.3和表4.4為各方法的乘法使用量，也
一樣分別對改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)做說明。每份表格分別針對前/後處理(Pre-/Post- processing)、核心運算(Recursive kernel)、總運算量(Total)做統計，以及最後一攔，根據本發明之技術為基準來統計其他方法額外增加的運算量之百分比例(Increase(%))。
由之前的介紹可以得知，針對改良型離散餘弦轉換(MDCT)方法而言L.Lin et al.方法的前處理需要使用N個加法運算而核心需要使用3*N2/8+N/2個加法運算，Lei et al.的前處理需要使用5*N/4-1個加法運算而核心需要使用3*N2/8個加法運算，Lei et al.的前處理需要使用7*N/4-2個加法運算而核心需要使用3*N2/16個加法運算，本發明之技術的前處理需要使用5*N/4-2的加法運算，而核心需要使用N2/8+3*N/4個加法運算。
針對改良型離散餘弦轉換(MDCT)方法而言，前述方法的前處理都減少N/2個加法運算而核心部分的加法運算量則是相同的，表4.1和表4.2則是針對2048點來做為比較依據。
由表4.1和表4.2中可以看出本發明的整體的加法總運算量是最少的，比起Lei et al.提出的方法在改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)兩方面分別減少了49.52%和49.61%的加法使用量。本發明和L.Li et al.比起來，則是減少了198.26%的加法使用量。由表4.2中可以看出Lei et al.以及本發明之技術是比較好的選擇。
對改良型離散餘弦轉換(MDCT)方法而言，L.Lin et al.方法的前處理需要使用N個乘法運算，而其核心需要使用N2/8+N/2個乘法運算。Lei et al.方法的前處理需要使用N/2個乘法運算，而核心需要使用N2/8+N/2個乘法運算，Lei et al.方法的前處理需要使用3*N/4個乘法運算，而核
心需要使用N2/16+N/2個乘法運算，本發明的前處理需要使用3*N/4的乘法運算，而核心需要使用N2/16+N/2個乘法運算。
針對改良型離散餘弦轉換(MDCT)方法而言，前述方法的前處理和核心部分的乘法運算量則是相同的，表4.3和表4.4則是針對2048點來做為比較依據。
表4.3和表4.4中可以看出，本發明技術和Lei et al.的總乘法運算量是相同的。其他的方法則比本發明技術多出了將近一倍或更多的乘法使用量。
由表4.1至表4.4的統計數據來觀察，本發明的改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)方法和其他近期的論文做比較的結果分析，在運算複雜度上使用了少量的加法和乘法運算，這也表示著對於同樣點數的改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉換(IMDCT)，本發明的方法可以更快速、有效率的得到運算結果。
其次，針對各方法的乘法係數使用量做評估比較，針對改良型離散餘弦轉換(MDCT)方法而言，L.Lin et al.方法的前處理需要使用N個乘法係數使用量，而核心需要使用3*N/4個乘法係數使用量，Lei et al.的前處理需要使用N/2個乘法係數使用量，而核心需要使用N個乘法係數使用量，Lei et al.的前處理需要使用3*N/4個乘法係數使用量，而核心需要使用N/2個乘法係數使用量，本發明技術的前處理需要使用3*N/4的乘法係數使用量，而核心需要使用3*N/8個乘法係數使用量。針對改良型離散餘弦轉換(MDCT)方法而言，前述方法的前處理和核心部分的乘法係數使用量是相同的。
表4.5和表4.6為各方法的乘法係數使用量分析，分別為改良型離散餘弦轉換(MDCT)和逆改良型離散餘弦轉
換(IMDCT)的乘法係數使用量分析。表4.5中Lai et al.提出的方法使用最少的記憶體來儲存運算的係數，這是其所提出來的方法特點；除了Lai et al.之外，Lei et al.比本發明技術多出11%的乘法係數使用量，其它方法則是多出30%以上的乘法係數使用量。
由公式(1)，可知需要N個記憶體來儲存輸入的N筆資料x[n]，公式(2)對改良型離散餘弦轉換(MDCT)的對稱性
做化簡之後，所需儲存的運算資料p[n]只需花費N/2個記憶體來儲存運算結果，由於x[n]序列化簡成p[n]後便不再使用，因此可以寫回儲存原始輸入的記憶體位置中，而剩下的N/2個記憶體可以當作暫存之後運算的位置，達到交替使用的目的並節省額外記憶體的需求。公式(4)的運算中將p[n]序列化簡成z[n]序列，公式(5)中的z[n]也只需使用到N/2個記憶體來儲存運算結果。在公式(15)和公式(18)中，將z[n]序列化簡成ze[n]和zo[n]兩個序列，分別需要N/4個記憶體來儲存運算結果，ze[n]的運算資料直接饋入核心做運算，而序列zo[n]則需再做一次前處理化簡成zo[n](1)序列，如公式(19)所示，而zo[n](1)序列需要N/4個記憶體來儲存運算結果之後饋入核心做運算。兩部分核心輸出的結果分別需要N/4個記憶體來儲存運算結果來儲存Ze[k]和Zo[k](1)兩個序列。最後，在經過後處理輸出最後的N/2筆的運算資料。可以得知，按照這樣的評估結果，本發明至多只需要N個記憶體就可以儲存所有運算過程的資料。
按照這樣的評估方式，可以得知L.Li et al.和Lei et al.一樣只需要N個記憶體就可以儲存所有運算過程的資料。而逆改良型離散餘弦轉換(IMDCT)的推導過程，套用前述的評估方式可以得知L.Li et al.和和Lei et al.以及本發明技術的方法只需要N個記憶體就可以儲存所有運算過程的資料。
綜上所述，本發明的方法主要有三大特點。
1.低運算複雜度：根據表4.1~表4.4的統計數據來看，本發明的方法其前處理和核心的運算量和其他方法相比較起來是最少量的。
2.少量的乘法係數使用量：根據表4.5~表4.6的統計數據來看，本發明方法除了Lai et al.外，和其他方法相比較起來使用的乘法係數使用量是最少量的。
3.高效能的資料計算：根據表4.7~表4.8的統計數據來看，本發明方法的DTPT為最多且運算週期為最短。
由上述可知，本發明無論就目的、手段及功效，在在均顯示其迥異於習知技術之特徵，極具實用價值。惟應注意的是，上述諸多實施例僅係為了便於說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
100‧‧‧遞迴式離散餘弦正、逆轉換之系統
110‧‧‧第一運算單元
120‧‧‧第二運算單元
130‧‧‧反離散餘弦第二型(IDCT-II)單元
140‧‧‧第三運算單元
150‧‧‧第四運算單元
310,311,312,320,321,322,323‧‧‧加法器
313,314,315,324,325,326‧‧‧乘法器
316,317,327,328‧‧‧延遲裝置
500‧‧‧遞迴式離散餘弦正、逆轉換之系統
510‧‧‧第一運算單元
520‧‧‧第二運算單元
530‧‧‧第三運算單元
540‧‧‧第四運算單元
550‧‧‧第一反離散餘弦第二型(IDCT-II)單元
560‧‧‧第二反離散餘弦第二型(IDCT-II)單元
570‧‧‧第五運算單元
580‧‧‧第六運算單元
590‧‧‧第七運算單元
510,511,512,520,521,522,523‧‧‧加法器
513,514,515,524,525,526‧‧‧乘法器
516,517,527,528‧‧‧延遲裝置
518,529‧‧‧暫存器組
圖1係本發明之一遞迴式離散餘弦正、逆轉換之系統之一實施例之示意圖。
圖2係本發明N/4點改良型離散餘弦轉換(MDCT)的示意圖。
圖3係本發明離散正弦第二型(IDCT-II)核心架構之方塊圖。
圖4係本發明N/4點逆改良型離散餘弦轉換(IMDCT)的示意圖。
圖5係本發明之遞迴式離散餘弦正、逆轉換之系統之另一實施例之示意圖。
圖6係本發明N/8點改良型離散餘弦轉換(MDCT)的示意圖。
圖7係本發明反離散餘弦第二型(IDCT-II)核心架構之方塊圖。
圖8係本發明N/8點逆改良型離散餘弦轉換(IMDCT)的示意圖。
100‧‧‧遞迴式離散餘弦正、逆轉換之系統
110‧‧‧第一運算單元
120‧‧‧第二運算單元
130‧‧‧反離散餘弦第二型單元
140‧‧‧第三運算單元
150‧‧‧第四運算單元
Claims (11)
- 一種遞迴式離散餘弦正、逆轉換之系統，其係以反離散餘弦第二型(IDCT-II)為核心，該系統包含：一第一運算單元，其接收N個輸入數位訊號，對該N個數位訊號執行運算，以產生N/2個第一暫時訊號，當中，N為4的倍數之正整數；一第二運算單元，連接至該第一運算單元，對該N/2個第一暫時訊號執行排列運算，以產生N/2個第二暫時訊號；一反離散餘弦第二型(IDCT-II)單元，連接至該第二運算單元，對該N/2個第二暫時訊號執行運算，以產生與該輸入數位訊號對應之N/2個第三暫時訊號；一第三運算單元，連接至該反離散餘弦第二型(IDCT-II)單元，對該N/2個第三暫時訊號執行排列運算，以產生N/2個第一輸出數位訊號；以及一第四運算單元，連接至該第三運算單元，對該N/2個第一輸出數位訊號執行排列運算，以產生N個第二輸出數位訊號；其中，當該系統的輸入為該N個輸入數位訊號時，該第三運算單元輸出之該N/2個第一輸出數位訊號係為與該N個輸入數位訊號對應之離散餘弦訊號，當該系統的輸入為該第一暫時訊號時，該第四運算單元輸出之該N個第二輸出數位訊號係為與該第一暫時訊號對應之反離散餘弦訊號。
- 如申請專利範圍第1項所述之遞迴式離散餘弦正、逆轉換之系統，其中，該第一運算單元、該N個輸入數位訊號、與N/2個第一暫時訊號係以下列公式描述：
- 如申請專利範圍第2項所述之遞迴式離散餘弦正、逆轉換之系統，其中，該第二運算單元、該N/2個第一暫時訊號與該N/2個第二暫時訊號係以下列公式描述：p[n]=z[n]+z[n+1],for n=N/2-1 to 1，當中，z[n]為該N/2個第二暫時訊號，p[n]為該N/2個第一暫時訊號。
- 如申請專利範圍第3項所述之遞迴式離散餘弦正、逆轉換之系統，其中，該反離散餘弦第二型(IDCT-II)單元、該N/2個第二暫時訊號及該N/2個第三暫時訊號係以下列公式表示：
- 如申請專利範圍第4項所述之遞迴式離散餘弦正、逆轉換之系統，其中，該第三運算單元、該N/2個第 三暫時訊號及該N/2個第一輸出數位訊號係以下列公式表示：
- 如申請專利範圍第5項所述之遞迴式離散餘弦正、逆轉換之系統，其中，該第四運算單元、該N/2個第一輸出數位訊號及該N個第二輸出數位訊號係以下列公式表示：
- 一種遞迴式離散餘弦正、逆轉換之系統，其係以反離散餘弦第二型(IDCT-II)為核心，該系統包含：一第一運算單元，其接收N個輸入數位訊號，對該N個數位訊號執行運算，以產生N/2個第一暫時訊號，當中，N為8的倍數之正整數；一第二運算單元，連接至該第一運算單元，對該N/2個第一暫時訊號執行排列運算，以產生N/2個第二暫時訊號； 一第三運算單元，連接至該第二運算單元，對該N/2個第二暫時訊號執行運算，以產生N/4個第三暫時訊號及N/4個第四暫時訊號；一第四運算單元，連接至該第三運算單元，對該N/4個第四暫時訊號執行運算，以產生N/4個第五暫時訊號；一第一反離散餘弦第二型(IDCT-II)單元，連接至該第三運算單元，對該N/4個第三暫時訊號執行運算，以產生N/4個第六暫時訊號；一第二反離散餘弦第二型(IDCT-II)單元，連接至該第四運算單元，對該N/4個第五暫時訊號執行運算，以產生N/4個第七暫時訊號；一第五運算單元，連接至該第二反離散餘弦第二型(IDCT-II)單元，對該N/4個第七暫時訊號執行運算，以產生N/4個第八暫時訊號；一第六運算單元，連接至該第一反離散餘弦第二型(IDCT-II)單元及該第五運算單元，對該N/4個第六暫時訊號及該N/4個第八暫時訊號執行運算，以產生N/2個第一輸出訊號；以及一第七運算單元，連接至該第六運算單元，對該N/2個第一輸出訊號執行運算，以產生N個第二輸出訊號；其中，當該系統的輸入為該N個輸入數位訊號時，該第六運算單元輸出之該N/2個第一輸出訊號係為與該N個輸入數位訊號對應之離散餘弦訊號，當該系統的輸入為該第一暫時訊號時，該第七運算單元輸出之該N個第二輸 出數位訊號係為與該第一暫時訊號對應之反離散餘弦訊號。
- 如申請專利範圍第7項所述之遞迴式離散餘弦正、逆轉換之系統，其中，該第一運算單元、該N個輸入數位訊號、與N/2個第一暫時訊號係以下列公式描述：
- 如申請專利範圍第8項所述之遞迴式離散餘弦正、逆轉換之系統，其中，該第二運算單元、該N/2個第一暫時訊號與該N/2個第二暫時訊號係以下列公式描述：p[n]=z[n]+z[n+1],for n=N/2-1 to 1，當中，z[n]為該N/2個第二暫時訊號，p[n]為該N/2個第一暫時訊號；該第三運算單元、該N/2個第二暫時訊號、該N/4個第三暫時訊號及該N/4個第四暫時訊號係以下列公式表示：
- 如申請專利範圍第9項所述之遞迴式離散餘弦正、逆轉換之系統，其中，該第一反離散餘弦第二型(IDCT-II)單元、該N/4個第三暫時訊號及該N/4個第六暫時訊號係以下列公式表示：
- 如申請專利範圍第10項所述之遞迴式離散餘弦正、逆轉換之系統，其中，該第五運算單元、該N/4個第七暫時訊號及該N/4個第八暫時訊號係以下列公式表示：
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099146935A TWI412022B (zh) | 2010-12-30 | 2010-12-30 | 遞迴式離散餘弦正、逆轉換之系統 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099146935A TWI412022B (zh) | 2010-12-30 | 2010-12-30 | 遞迴式離散餘弦正、逆轉換之系統 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201227717A TW201227717A (en) | 2012-07-01 |
| TWI412022B true TWI412022B (zh) | 2013-10-11 |
Family
ID=46933369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099146935A TWI412022B (zh) | 2010-12-30 | 2010-12-30 | 遞迴式離散餘弦正、逆轉換之系統 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI412022B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907822A (en) * | 1997-04-04 | 1999-05-25 | Lincom Corporation | Loss tolerant speech decoder for telecommunications |
| US6360200B1 (en) * | 1995-07-20 | 2002-03-19 | Robert Bosch Gmbh | Process for reducing redundancy during the coding of multichannel signals and device for decoding redundancy-reduced multichannel signals |
| US6496795B1 (en) * | 1999-05-05 | 2002-12-17 | Microsoft Corporation | Modulated complex lapped transform for integrated signal enhancement and coding |
| US20040078194A1 (en) * | 1997-06-10 | 2004-04-22 | Coding Technologies Sweden Ab | Source coding enhancement using spectral-band replication |
-
2010
- 2010-12-30 TW TW099146935A patent/TWI412022B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6360200B1 (en) * | 1995-07-20 | 2002-03-19 | Robert Bosch Gmbh | Process for reducing redundancy during the coding of multichannel signals and device for decoding redundancy-reduced multichannel signals |
| US5907822A (en) * | 1997-04-04 | 1999-05-25 | Lincom Corporation | Loss tolerant speech decoder for telecommunications |
| US20040078194A1 (en) * | 1997-06-10 | 2004-04-22 | Coding Technologies Sweden Ab | Source coding enhancement using spectral-band replication |
| US6496795B1 (en) * | 1999-05-05 | 2002-12-17 | Microsoft Corporation | Modulated complex lapped transform for integrated signal enhancement and coding |
Non-Patent Citations (2)
| Title |
|---|
| Sheau-Fang Lei, Shin-Chi Lai, Po-Yin Cheng, and Ching-Hsing Luo, " Low Complexity and Fast Computation for Recursive MDCT and IMDCT Algorithms," IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-II: EXPRESS BRIEFS, VOL. 57, NO. 7, JULY 2010 * |
| Shin-Chi Lai, Sheau-Fang Lei, and Ching-Hsing Luo, " Common Architecture Design of Novel Recursive MDCT and IMDCT Algorithms for Application to AAC, AAC in DRM, and MP3 Codecs," IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS, VOL. 56, NO. 10, OCTOBER 2009 * |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201227717A (en) | 2012-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jagadeesh et al. | Design of high performance 64 bit MAC unit | |
| Chiper | A novel VLSI DHT algorithm for a highly modular and parallel architecture | |
| Wang et al. | Design of pipelined FFT processor based on FPGA | |
| Xiao et al. | Reduced memory architecture for CORDIC-based FFT | |
| Revanna et al. | A scalable FFT processor architecture for OFDM based communication systems | |
| Lei et al. | Low complexity and fast computation for recursive MDCT and IMDCT algorithms | |
| Lai et al. | Common architecture design of novel recursive MDCT and IMDCT algorithms for application to AAC, AAC in DRM, and MP3 codecs | |
| TWI412022B (zh) | 遞迴式離散餘弦正、逆轉換之系統 | |
| Takala et al. | Scalable FFT processors and pipelined butterfly units | |
| Bansal et al. | Memory-efficient Radix-2 FFT processor using CORDIC algorithm | |
| Chiper | A new VLSI algorithm and architecture for the hardware implementation of type IV discrete cosine transform using a pseudo-band correlation structure | |
| Takala et al. | Butterfly unit supporting radix-4 and radix-2 FFT | |
| Wang et al. | An area-and energy-efficient hybrid architecture for floating-point FFT computations | |
| Hazarika et al. | Energy efficient VLSI architecture of real‐valued serial pipelined FFT | |
| Yang et al. | A efficient design of a real-time FFT architecture based on FPGA | |
| Malashri et al. | Low power and memory efficient FFT architecture using modified CORDIC algorithm | |
| Hsu et al. | Fast radix-$ q $ and mixed-radix algorithms for type-IV DCT | |
| TW201227351A (en) | Recursive modified discrete cosine transform and inverse discrete cosine transform system with a computing kernel of RDFT | |
| More et al. | FPGA implementation of FFT processor using vedic algorithm | |
| Leclère et al. | Implementing super-efficient FFTs in Altera FPGAs | |
| Ghosh et al. | FPGA based implementation of FFT processor using different architectures | |
| Jing et al. | A configurable FFT processor | |
| Anuhya et al. | ASIC implementation of efficient floating point multiplier | |
| Douskas et al. | On the design of the FFT butterfly units | |
| TWI443527B (zh) | 遞迴式第四型離散餘弦之系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |