TWI411834B - 液晶顯示裝置及其驅動方法 - Google Patents

Description

液晶顯示裝置及其驅動方法

本發明係關於一種液晶顯示裝置；特別是關於一種液晶顯示裝置的畫素結構及其驅動方法。

隨著顯示技術的演進，傳統的陰極射線管顯示器已逐漸被淘汰。更輕、更薄、更省功耗的顯示器，例如液晶顯示裝置、電漿顯示器等，也逐漸成為市場上的主流產品。在液晶顯示裝置技術蓬勃發展的同時，許多差異化產品也被提出，例如雙視顯示器(dual view display)、三維度顯示器(3D display)等，與之相關的研究也逐漸增加。

第1圖是傳統的三維度顯示器的畫素結構示意圖。如第1圖所示，三維度顯示器10包含閘極驅動電路101、源極驅動電路102以及複數個呈矩陣式排列的畫素103，搭配特殊的畫素佈局方式與各種薄膜材，使得使用者在觀看時，只有左眼看得到奇數行畫素顯示的影像，右眼只看得到偶數行畫素顯示的影像。如此一來，立體顯示的目的就能達成。

請參閱第2圖，其為傳統的三維度顯示器的驅動架構系統方塊圖。此驅動架構系統包含第一輸入源201、第二輸入源202、時序控制積體電路204、同步動態隨機存取記憶體205(Synchronous Dynamic Random Access Memory，SDRAM)，以及源極驅動電路102。傳統上，由於傳送奇數行畫素的資料 與傳送到偶數行畫素的資料區是分別由兩個不同的輸入源所提供，為了要使不同的輸入來源所傳送的資料能夠同步，因此需要利用SDRAM 205來作為幀記憶體(Frame Memory)，以儲存從第一輸入源201及第二輸入源202傳送進來的資料。藉由這樣的驅動方式雖然可以達到立體顯示的效果，但此種架構至少有以下缺點：1.SDRAM價格相當昂貴，會導致成本上升。2.由於要利用SDRAM來做資料的儲存以及讀取，因此時序控制積體電路204會需要更多的控制訊號，進而提高控制電路的複雜度。與三維度顯示器所遭遇的問題類似：傳統的雙視顯示器也需要利用SDRAM來作為幀記憶體，所以也會有上述成本上升、控制訊號複雜等缺點。

縱上所述，在三維度顯示器與雙視顯示器的設計與製造仍面對許多挑戰；如何能降低電路設計的複雜度以及降低成本，仍是此業界需要努力解決的問題。

本發明之一目的在於提供一種液晶顯示裝置，包括：一基板、複數資料線、複數閘極線、一第一閘極驅動電路、一第二閘極驅動電路以及一源極驅動電路，該基板包括一畫素陣列，該畫素陣列包含複數個呈矩陣排列之畫素；該等資料線電性連接至該畫素陣列；該等閘極線電性連接至該畫素陣列，該等閘極線包括複數奇數閘極線與複數偶數閘極線，其中該複數奇數閘極線之其中之一與該複數偶數閘極線之其 中之一係電性連接至同一列之畫素；該第一閘極驅動電路與該等奇數閘極線電性連接；該第二閘極驅動電路與該等偶數閘極線電性連接；該源極驅動電路係電性連接至該等資料線。

本發明之另一目的在於提供一種液晶顯示裝置之驅動方法，該液晶顯示裝置包含一畫素陣列，該方法包含：接收一第一資料訊號；致能一第一畫素列；傳送該第一資料訊號至該第一畫素列之奇數個畫素；接收一第二資料訊號；致能一第二畫素列；以及傳送該第二資料訊號至該第二畫素列之偶數個畫素。

在參閱圖式及隨後描述之實施方式後，任何熟習本發明所屬技術領域之一般技藝者便可瞭解本發明之其他目的、優點，以及本發明之技術手段及實施態樣。

請參考第3圖，其係為本發明液晶顯示裝置實施例之示意圖。液晶顯示裝置30包含第一閘極驅動電路301、第二閘極驅動電路302、源極驅動電路303、複數個呈矩陣式排列的畫素304、M條沿列方向排列且互相平行之第一閘極線305，以及M條沿列方向排列且互相平行之第二閘極線306，其中M為正整數。其中第一閘極線305與第二閘極線306，舉例而言，可分別為奇數閘極線與偶數閘極線。該等第一閘極線305電性連接到第一閘極驅動電路301，該等第二閘極線306 電性連接到第二閘極驅動電路302，其中第一閘極驅動電路301和第二閘極驅動電路302係分別用以致能(enable)第一閘極線305及第二閘極線306。該第一閘極驅動電路301與該等第一閘極線305電性連接；該第二閘極驅動電路302與該等偶數閘極線306電性連接。液晶顯示裝置30更包含N條沿行方向排列且互相平行之資料線307，其中N為正整數；源極驅動電路303電性連接到該等資料線307，其係用以提供資料訊號給該等資料線307。各該資料線307電性連接至呈矩陣式排列之該等畫素304之一行畫素304。此外，該等資料線307與該等閘極線305和306係實質上相互垂直。

在此實施例中，位於同一列的奇數行畫素304係電性連接到第一閘極線305，位於同一列的偶數行畫素304係電性連接到第二閘極線306。在傳統的畫素連接方式中，同一列上的所有畫素都由同一個閘極驅動電路來控制；也就是說同一列的畫素只能夠同時全部被致能或者是全部被非致能(disable)。然而藉由本發明所提供的畫素佈局方式，可以使位於同一列的奇數行畫素與偶數行畫素在不同時間被致能，因此可以達到降低電路設計的複雜度以及降低成本的目標。需特別提及的是，雖然本實施例中舉的例子是將同一列的畫素區分為奇數行畫素與偶數行畫素來分別子以控制，然而本發明並不限制於此，也可視實際上的設計來變化畫素區分的方式，例如以相鄰的兩個或兩個以上的畫素當作一個基本的控制單位。

請參閱第4圖，其係為本發明液晶顯示裝置之一實施例的 驅動架構系統方塊圖。此驅動架構系統包含第一輸入源401、第二輸入源402、時序控制積體電路404、以及源極驅動電路303。第一輸入源401及第二輸入源402係分別用以傳送第一資料訊號(SOURCE_1 input)以及第二資料訊號(SOURCE_2 input)給時序控制積體電路404，再由時序控制積體電路404依序傳送給源極驅動電路303，其中第一資料訊號及第二資料訊號分別為傳送給奇數行資料線和傳送給偶數行資料線的訊號。如第3圖所示，當第一閘極驅動電路301將第一閘極線305致能時，源極驅動電路303便會搭配傳送第一資料訊號到奇數行資料線；而在第二閘極驅動電路302將第二閘極線306致能時，源極驅動電路303便會搭配傳送第二資料訊號給偶數行資料線。意即，前述第一閘極線305以及第二閘極線306可分別於被致能期間接收第一資料訊號以及第二資料訊號。

第5圖係為本發明液晶顯示裝置實施例的閘極驅動訊號時序圖。請同時參閱第3圖及第5圖，第一閘極驅動電路301在接收到起始訊號YDIO_L後，便因應一時脈訊號YCLK_L依序傳送致能訊號GATE1_L、GATE2_L...GATEN_L給該M條第一閘極線305；第二閘極驅動電路302在接收到起始訊號YDIO_R後，便因應一時脈訊號YCLK_R依序傳送致能訊號GATE1_R、GATE2_R...GATEN_R給該M條第二閘極線306。必須提及的是，第一閘極驅動電路301與第二閘極驅動電路302的起始訊號並不限定必須依照一定的先後順序， 端視實際上的設計而定。致能訊號的傳送順序也不限定必須依照一定的先後順序，而可以視實際上的設計來決定。舉例來說，該第一閘極驅動電路301與該第二閘極驅動電路302可交錯地致能該等第一閘極線305與該等第二閘極線306；或是先致能該等第一閘極線305再致能該等第二閘極線306；或是先致能該等第二閘極線306再致能該等奇數閘極線305。在第一閘極線305中之一條被致能的期間，源極驅動電路303便會傳送第一資料訊號給該條被致能的第一閘極線；在第二閘極線306中之一條被致能的期間，源極驅動電路303便會傳送第二資料訊號給該條被致能的第二閘極線306。如此一來，畫素陣列的奇數行和偶數行便會分別顯示相應於第一資料訊號和第二資料訊號的影像，因而達到立體顯示或者是雙視顯示的目的。另外，由於在此架構中，接收到第一資料訊號和第二資料訊號以後並不需要將其儲存到同步動態記憶體或類似的記憶體內，因而可以省去同步動態記憶體或類似的記憶體的使用，進而降低成本以及精簡系統設計複雜度。

第6圖係本發明液晶顯示裝置之驅動方法流程圖，其中該液晶顯示裝置包含一畫素陣列，該驅動方法包括：接收一第一資料訊號(步驟60)；致能一第一畫素列(步驟61)；傳送該第一資料訊號至該第一畫素列之奇數個畫素(步驟62)；接收一第二資料訊號(步驟63)；致能一第二畫素列(步驟64)；以及傳送該第二資料訊號至該第二畫素列之偶數個畫素(步驟 65)。藉由重複執行上述步驟，可使畫素陣列的奇數行都接收第一資料訊號，偶數行都接收第二資料訊號，使得奇數行顯示對應於第一資料訊號的第一畫面，偶數行顯示對應於一第二資料訊號的第二畫面，而後再藉由各種薄膜材使得第一畫面及第二畫面分別投射到左眼和右眼，如此便可以達到立體顯示或者是雙視顯示的效果。由於上述方法不需要將第一資料訊號和第二資料訊號儲存到同步動態記憶體或類似記憶體內，因而可以省去同步動態記憶體或類似記憶體的使用，進而降低成本以及精簡系統設計複雜度。

上述所有實施例之閘極驅動電路可以習知之位移暫存器或其他具有類似功能之電路來實現，在此不再贅述。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧三維度顯示器

101‧‧‧閘極驅動電路

102‧‧‧源極驅動電路

103‧‧‧畫素

201‧‧‧第一輸入源

202‧‧‧第二輸入源

204‧‧‧時序控制積體電路

205‧‧‧同步動態記憶體

30‧‧‧液晶顯示裝置

301‧‧‧第一閘極驅動電路

302‧‧‧第二閘極驅動電路

303‧‧‧源極驅動電路

304‧‧‧畫素

305‧‧‧第一閘極線

306‧‧‧第二閘極線

307‧‧‧資料線

401‧‧‧第一輸入源

402‧‧‧第二輸入源

404‧‧‧時序控制積體電路

第1圖係為傳統的三維度顯示器的畫素結構示意圖。

第2圖係為傳統的三維度顯示器的驅動架構系統方塊圖。

第3圖係為本發明液晶顯示裝置的畫素結構示意圖。

第4圖係為本發明液晶顯示裝置的驅動架構系統方塊示意圖。

第5圖係為係為本發明液晶顯示裝置的閘極驅動訊號時序 圖。

第6圖係本發明液晶顯示裝置之驅動方法流程圖。

30‧‧‧液晶顯示裝置

301‧‧‧第一閘極驅動電路

302‧‧‧第二閘極驅動電路

303‧‧‧源極驅動電路

304‧‧‧畫素

305‧‧‧第一閘極線

306‧‧‧第二閘極線

307‧‧‧資料線

401‧‧‧第一輸入源

Claims (8)

1. 一種液晶顯示裝置，包括：一基板，該基板包括一畫素陣列，該畫素陣列包含複數畫素，呈矩陣排列；複數資料線，各該資料線電性連接至該畫素陣列之一行畫素；複數閘極線，電性連接至該畫素陣列，該等閘極線包括複數呈奇數編號之閘極線與複數呈偶數編號之閘極線，其中該等呈奇數編號之閘極線之其中之一與該等呈偶數編號之閘極線之其中之一係電性連接至同一列之畫素；一第一閘極驅動電路，與該等呈奇數編號之閘極線呈電性連接，用以致能該等呈奇數編號之閘極線，使該等呈奇數編號之閘極線於一被致能期間可接收一第一資料訊號；一第二閘極驅動電路，與該等呈偶數編號之閘極線呈電性連接，用以致能該等呈偶數編號之閘極線，使該等呈偶數編號之閘極線於一被致能期間可接收一第二資料訊號；以及一源極驅動電路，電性連接至該等資料線，用以傳送該等資料訊號，其中該等資料訊號不預先儲存至一同步動態記憶體中。
2. 如請求項1所述之液晶顯示裝置，其中該第一閘極驅動電路係用以依序致能該等呈奇數編號之閘極線。
3. 如請求項2所述之液晶顯示裝置，其中該第二閘極驅動電路係用以依序致能該等呈偶數編號之閘極線。
4. 如請求項3所述之液晶顯示裝置，其中該源極驅動電路係用以傳送至少一資料訊號至該等資料線。
5. 如請求項3所述之液晶顯示裝置，其中該第一閘極驅動電路與該第二閘極驅動電路係交錯地致能該等呈奇數編號之閘極線與該等呈偶數編號之閘極線。
6. 如請求項4所述之液晶顯示裝置，更包含一時序控制器，用以接收一第一資料訊號及一第二資料訊號，其中該源極驅動電路用以分別傳送該第一資料訊號及該第二資料訊號至該等資料線。
7. 如請求項1所述之液晶顯示裝置，其中該複數呈奇數編號之閘極線之其中之一係電性連接至位於同一列之該等奇數行畫素。
8. 如請求項1所述之液晶顯示裝置，其中該複數呈偶數編號之閘極線之其中之一係電性連接至位於同一列之該等偶數行畫素。