TWI409910B - 半導體製造方法與裝置 - Google Patents

半導體製造方法與裝置 Download PDF

Info

Publication number
TWI409910B
TWI409910B TW098143289A TW98143289A TWI409910B TW I409910 B TWI409910 B TW I409910B TW 098143289 A TW098143289 A TW 098143289A TW 98143289 A TW98143289 A TW 98143289A TW I409910 B TWI409910 B TW I409910B
Authority
TW
Taiwan
Prior art keywords
wafer
clamping force
semiconductor manufacturing
electrostatic chuck
control module
Prior art date
Application number
TW098143289A
Other languages
English (en)
Other versions
TW201036100A (en
Inventor
Jo Fei Wang
Sunny Wu
Jong-I Mou
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201036100A publication Critical patent/TW201036100A/zh
Application granted granted Critical
Publication of TWI409910B publication Critical patent/TWI409910B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

半導體製造方法與裝置
本發明係有關於一種半導體積體電路(Semiconductor Integrated Circuit(IC))，且特別有關於一種半導體製造方法與裝置。
半導體積體電路技術(包括各種不同製程，例如，蝕刻(Etching)、沈積(Deposition)、佈植(Implantation)以及微影成形(Lithography Patterning))係應用於晶圓上以形成已設計好之電路及其間之連接關係。晶圓係在製程腔室中施以製程處理，其時該晶圓係被固定在製程腔室中之晶圓載物臺(Wafer Stage)上。在一習知技術中，該晶圓載物臺利用一靜電吸盤(Electrostatic Chuck，E-chuck)夾住該晶圓。該靜電吸盤之維修後崁入品質(Post Protective Maintenance(PM)Mounting Quality)係為影響晶圓內(within-wafer)效能之關鍵因素。不良的嵌入能力會妨礙晶圓的非均勻性，且最終將更導致非均勻性電路的效能(Electrical Circuit Performance)。此外，在一使用300mm或450mm晶圓之IC技術中，很難保證靜電吸盤的嵌入能力。最嚴重的情況是製程腔室需要重新執行維修，且已執行該製程之晶圓可能必須報廢。因此，適用於靜電吸盤與相關製程/控制之半導體製程機台需要持續改善。
基於上述目的，本發明實施例揭露了一種半導體製造方法。對一晶圓執行一第一製程，並且在執行完該第一製程後量測該晶圓的晶圓資料。將該晶圓固定在一製程腔室中之一靜電吸盤上，並且自嵌入在該靜電吸盤內之一感應器收集感測資料。根據該晶圓資料與該感測資料調整該靜電吸盤的夾模力，並且對該製程腔室中之該靜電吸盤上固定之該晶圓執行一第二製程。
在一實施例中，調整該夾模力之操作更包括根據自在該製程腔室之該靜電吸盤上且已被該第二製程完成處理之晶圓所取得之二次量測資料來調整該夾模力。該半導體製造方法更包括實作一製程模型以使該二次量測資料與該夾模力產生相關。調整該夾模力之操作更包括應用一製程模型於該晶圓資料以使該晶圓資料與該夾模力產生相關。該第二製程包括一半導體製程，其係由蝕刻(Etching)、化學氣相沈積(CVD)以及物理氣相沈積(PVD)所組成之群組選擇之。該第一製程包括微影成形(Lithography Patterning)以形成一光阻圖案(Photoresist Pattern)。該晶圓資料包括該光阻圖案之關鍵尺寸。調整該夾模力之操作包括選擇性且獨立地調整該靜電吸盤之每一夾模力，以補償在執行該第一製程期間之該晶圓的晶圓內非均勻性(within-wafer(WiW)non-uniformity)。
本發明實施例更揭露了一種半導體製造方法。將一晶圓放置在一製程腔室之一晶圓載物臺(Wafer Stage)，並且提前提供預量測資料(Pre-measurement Data)給一製程控制模組。自整合在該晶圓載物臺之一晶圓載物臺感測器收集感測資料，並且根據該預量測資料與該感測資料產生一調校目標(Tuning Target)。根據該調校目標，利用該製程控制模組調整夾模力，其中利用該夾模力以使該晶圓載物臺夾住該製程腔室，以及對放置在該製程腔室之該晶圓載物臺上之該晶圓執行一製程。
在一實施例中，該晶圓載物臺為一靜電吸盤。該半導體製造方法更包括實作一第一製程模型以使該預量測資料與複數第一偏差量兩者之間與該夾模力產生相關。產生該調校目標之步驟包括根據該等第一偏差量產生該調校目標。該半導體製造方法更包括延後提供預量測資料給該製程控制模組，以及實作一第二製程模型以使該預量測資料與複數第二偏差量兩者之間與該夾模力產生相關。產生該調校目標之步驟包括根據該等第二偏差量產生該調校目標。
本發明實施例更揭露了一種半導體製造裝置，包括一製程腔室、一靜電吸盤、一調校結構、一感測器以及一製程控制模組。該製程腔室用以對一晶圓執行一製程。該靜電吸盤配置在該製程腔室中且用以固定該晶圓，其中該靜電吸盤包括一電極與形成於該電極上之電介質特性。該調校結構藉由該夾模力令該靜電吸盤夾住該製程腔室，其中可藉由該調校結構動態調整該夾模力。該感測器整合在該靜電吸盤上且用以感測該夾模力。該製程控制模組用以控制該調校結構以根據該晶圓之預量測資料以及該感測器之感測資料調整該夾模力。
在一實施例中，該感測器為一壓力感測器與一應力感測器之其一。該製程控制模組更包括一第一製程模型，其用以令該預量測資料與該夾模力產生相關。該製程控制模組更包括一第二製程模型，其用以令二次量測資料與該夾模力產生相關。該製程控制模組根據該二次量測資料控制該調校結構。該製程腔室用以執行蝕刻與沈積之其一。
為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式第1圖至第4圖，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。
本發明實施例揭露了一種半導體製造方法與裝置。
參考第1圖，其係顯示本發明實施例之晶圓載物臺100的剖面圖，用以在執行半導體製程的期間固定一半導體晶圓，並且利用一先進製程控制方法調校晶圓載物臺100的傾角(Tilting Angle)。晶圓載物臺100與使用晶圓載物臺100之方法係參考第1、2圖而詳述於下文。
晶圓載物臺100係為一靜電吸盤，其利用靜電力(Electrostatic Force)來固定該半導體晶圓。靜電吸盤100與使用靜電吸盤100之方法將詳述於下文。靜電吸盤100包括整合於一製程腔室之一基板102，其係用於一半導體製程，例如，蝕刻或沈積製程。在不同的實施例中，沈積製程包括物理氣相沈積(Physical Vapor Deposition，PVD)以及化學氣相沈積(Chemical Vapor Deposition，CVD)。靜電吸盤100亦包括一吸盤104，其係配置於基板102上，且用以將晶圓夾在吸盤104上。在本發明實施例中，吸盤104具有一圓幾何形狀，如第2圖所示，使得該晶圓可完全座落於吸盤104上。在一實施例中，吸盤104包括一電極104a與形成於電極104a之電介質材料(Dielectric Feature)104b。電極104a被配置而使得可施加電壓以引入靜電來夾住該晶圓。電介質材料104b係直接與晶圓接觸，使得靜電力可被維持。在一實施例中，電極104a包括鋁合金(Aluminum Alloy)，而電介質特色104b包括鋁氧化物(Aluminum Oxide)。
晶圓載物臺100亦包括一調校結構(或一夾具結構(Holding Structure))106，其以機械方式將吸盤104夾在基板102上。調校結構106包括多個調校子結構。每一子結構可施加一夾模力以夾住吸盤104，並且可用以獨立調相關的夾模力。在另一實施例中，每一子基板包括一扣件(Fastener)與一馬達，其用以調整夾模力。因此，調校結構106可藉由選擇性且獨立地調整每一該等調校子結構來動態調整吸盤104的傾角。在一實施例中，該等調校子結構可被適當的配置(如第2圖所示)，使得吸盤104的傾角可有效調整以改善晶圓的製程。
晶圓載物臺100亦包括一或多個感測器108，其整合於吸盤104上。在一實施例中，感測器108包括一應力感測器(Stress Sensor)、一壓力感測器(Pressure Sensor)、一力感測器(Force Sensor)或上述組合。在另一實施例中，感測器108係嵌入於基板102中以感測與夾模力關聯之相關應力、壓力和/或力。在另一實施例中，感測器108可被適當的配置(如第2圖所示)以有效感測與夾模力關聯之相關參數。
晶圓載物臺100係整合至或耦接於一製程控制模組120，以利用一先進製程控制(Advanced Process Control，APC)技術來調整夾模力。製程控制模組120耦接於不同的製造單元以產生資料訊息。在一實施例中，在晶圓於製程腔室中進行製程處理之前，製程控制模組120連接至度量機台(Metrology Tool)以量測晶圓資料。在另一實施例中，製程控制模組120，當晶圓已於製程腔室中完成製程處理之後，製程控制模組120連接至另一度量機台以量測晶圓資料。在本實施例中，二次量測資料可向後提供給製程控制模組120。在另一實施例中，製程控制模組120連接至感測器108以感測資料，同時晶圓已存在該製程腔室中。在本實施例中，夾模力可以線上方式提供給製程控制模組120。製程控制模組120亦可連接至調校結構106以對其進行控制。製程控制模組120更包括一控制模型，其係用以控制調校結構106。該控制模型包括一回饋機制和/或一前饋機制(Feed Forward Mechanism)，以提供各種不同的製造資料(包括晶圓資料、製程資料、機台資料和/或量測資料)，用以在不同的實施例中控制調校操作。在另一實施例中，製程控制模組120包括一或多個製程模型，用以令製造資料與該夾模力產生相關，使得夾模力可被適當調整，以取得預期之吸盤的傾角。在一實施例中，製程控制模組120包括一第一製程模型，用以使該預量測資料與夾模力兩者之間產生相關。舉例來說，該預量測資料為微影成形。該預量測資料可包括形成於一晶圓上之一光阻圖案(Photoresist Layer)的關鍵尺寸(Critical Dimension，CD)。在另一實施例中，製程控制模組120包括一第二製程模型，其用以令二次量測資料與該夾模力產生相關。舉例來說，該製程為一蝕刻製程。該二次量測資料可包括蝕刻放置在該晶圓上之一材料層的蝕刻關鍵尺寸。在另一實施例中，該製程為濺鍍沈積製程(Sputtering Deposition)。該二次量測資料包括沈積薄膜的厚度。
晶圓載物臺100係整合至該製程腔室，且可包括其它模組以提供適合的功能。舉例來說，晶圓載物臺100包括一結構以提供晶圓背面冷卻氣體(Wafer Backside Cooling Gas)。在另一實施例中，晶圓載物臺100可為另一類型之結構，具有固定晶圓的功能。舉例來說，晶圓載物臺100包括一直空吸盤(Vacuum Chuck)，其用以夾住晶圓。在另一實施例中，晶圓載物臺100包括一夾膜結構(Clamp Structure)，其用以夾住晶圓。在另一實施例中，製程控制模組120可分配至相關聯的製程機台內，或分配至半導體製造廠，並且適當的耦接至晶圓載物臺100以進行調校。在一實施例中，該製程腔室為製程機台(例如，蝕刻機台或沈積機台)的一部分。晶圓載物臺100可根據製程控制模組120控制之各種不同的製造資料(例如，預量測資料、二次量測資料和/或感測器108的感測資料)，在調校夾模力時進行傾斜操作。藉由傾斜晶圓載物臺100及其上之晶圓，晶圓可在製程腔室中以最佳之製程狀況和/或補償晶圓均勻性(Compensated Wafer Uniformity)來進行製程處理。在晶圓載物臺100位於濺鍍沈積之製程腔室的實施例中，其中晶圓載物臺100以適當傾角進行調校，由於沈積率(Deposition Rate)與非均勻性係與濺鍍目標與晶圓間的間隔相關，故晶圓載物臺100上的晶圓可以改良後之非均勻性的薄膜進行沈積。
第3圖係顯示本發明實施例之使用第1圖之晶圓載物臺100之半導體製造系統150的架構示意圖。半導體製造系統150可為半導體製造廠的一部分，且用於對一或多個半導體晶圓152執行製程。半導體晶圓(或晶圓)152包括矽晶圓。另一方面，半導體晶圓152可為矽鍺晶圓或其它適合半導體材料之晶圓。半導體晶圓152可包括一積體電路與互連結構(Interconnect Structure)的一部分。舉例來說，半導體晶圓152可包括矽中之各種不同的摻雜材料(Doped Feature)，且更包括其它物件，例如閘電極和/或金屬線。半導體製造系統150包括一第一製程機台154，其用以對晶圓執行一第一製程。在一實施例中，第一製程機台154係為一微影曝光設備(Lithography Exposure Apparatus)，用以曝光晶圓上之光阻(或抗阻)層。此外，第一製程機台154可另外包括一追蹤單元，其整合至該微影曝光設備以執行其它製程，例如，塗佈(Coating)、烘烤(Baking)與顯影(Developing)。
半導體製造系統150亦包括一第一度量機台156，其用在以在第一製程機台154完成執行製程後量測晶圓以取得晶圓資料。在一實施例中，第一度量機台156可量測光阻層的關鍵尺寸(CD)。第一度量機台156可整合至第一製程機台154，以對第一製程機台154中之晶圓進行線上或原位(In Situ)量測。
半導體製造系統150包括一第二製程機台158，其用以對晶圓執行一第二製程。在一實施例中，第二製程機台158係為一蝕刻機台，用以蝕刻晶圓上之金屬層。在另一實施例中，第二製程機台158係為一沈積機台(例如，化學氣相沈積或物理氣相沈積)，用以在晶圓上沈積一薄膜。第二製程機台158包括一製程腔室(未顯示)。第二製程機台158包括位於該製程腔室中之一晶圓載物臺。該晶圓載物臺本質上類似於第1圖所示之晶圓載物臺100。當晶圓放置在第二製程機台158之晶圓載物臺100上時，可對該晶圓進行製程處理。
半導體製造系統150亦包括一第二度量機台160，其用在以在第二製程機台158完成執行製程後量測晶圓以取得晶圓資料。在一實施例中，第二度量機台160可量測一蝕刻材料層的關鍵尺寸(CD)。舉例來說，利用抗阻層將晶圓上的材料蝕刻為一蝕刻遮罩。該蝕刻材料層可利用第二度量機台160量測其關鍵尺寸，例如蝕刻線的寬度。第二度量機台160可整合至第二製程機台158，以對第二製程機台158中之晶圓進行線上或原位(In Situ)量測。半導體製造系統150更包括另一製程機台162，其用以在第二製程機台158完成執行製程後對晶圓執行一後續製程。
半導體製造系統150更包括一製程控制模組164，其利用先進製程控制方法並藉由調校夾模力來控制控制晶圓載物臺100。製程控制模組164本質上類似於第1圖之製程控制模組120且被配置在半導體製造系統150中。在一實施例中，製程控制模組164係整合至第二製程機台158中。製程控制模組164耦接於調校結構106以控制夾模力之調校。在一實施例中，製程控制模組164耦接至第一度量機台156以取得預量測資料。在另一實施例中，製程控制模組164耦接於第二度量機台160以取得二次量測資料。製程控制模組164更耦接至晶圓載物臺感測器108。製程控制模組164更包括一控制模型，其用以利用一先進製程控制方法控制夾模力。在一實施例中，製程控制模組164包括一第一製程模型，以與第一度量機台156之該預量測資料產生相關。在另一實施例中，製程控制模組164包括一第二製程模型，以與第二度量機台160之該二次量測資料產生相關。
半導體製造系統150整合至晶圓載物臺100，其用以對晶圓載物臺100執行一製程。晶圓載物臺100可根據各種不同的製造資料(例如，第一度量機台156之預量測資料、第二度量機台160之二次量測資料和/或感測器108之感測資料)以藉由調整調校結構106來傾斜晶圓，其係由製程控制模組120來控制。藉由控制晶圓載物臺與其上之晶圓，晶圓可以較佳之製程條件和/或晶圓非均勻度而在第二製程機台158中進行製程處理。
第4圖係顯示本發明實施例之實施於第1圖之晶圓載物臺100與第3圖之半導體製造系統150之半導體製造方法200的步驟流程圖。參考第1圖～第4圖，半導體製造方法將詳述於下文。首先，在步驟202中，在第一製程機台154對一晶圓進行製程處理後，自第一度量機台156收集預量測資料。舉例來說，第一製程機台154為一微影曝光設備，而第一度量機台156為一關鍵尺寸度量機台。該晶圓包括欲進行蝕刻之一材料層，例如，多晶矽層或電介質層。該晶圓更包括形成於材料層上之光阻層，並且可做為一蝕刻遮罩。該預量測資料包括該光阻層之關鍵尺寸。
在步驟204中，自第二度量機台160收集在第二製程機台158中進行製程處理之複數個晶圓二次量測資料。該等晶圓已經經由第一製程機台154與第二製程機台158且以類似的處理流程進行製程處理。在一實施例中，第二製程機台154係為一蝕刻機台。在第二製程機台154執行之第二製程係為一蝕刻製程，用以利用該光阻層將晶圓上之金屬層蝕刻為一蝕刻遮罩。第二度量機台160係為一關鍵尺寸度量機台，用以量測蝕刻後之材料層的關鍵尺寸。該二次量測資料包括蝕刻後之材料層的關鍵尺寸。
在步驟206中，自晶圓載物臺100之感測器108收集感測資料。該感測資料係在晶圓放置在晶圓載物臺100上之後以及在執行該第二製程(例如，蝕刻或沈積)實施於第二製程機台158中之晶圓之前進行收集。
在步驟208中，根據收集到的資料(包括預量測資料、二次量測資料和/或感測資料)計算調校目標。該晶圓係藉由一組初始夾模力而固定在晶圓載物臺上。該調校目標可為調校結構106之夾模力或相對於初始夾模力之夾模力的偏差量(Offset)。該計算操作之該調校目標包括該製程控制模組之該控制模型、該第一製程模型和/或該第二製程模型。在一實施例中，該第一製程模型應用於該預量測資料，以計算夾模力。在一實施例中，自該預量測資料擷取關鍵尺寸偏差量(CD Bias)，然後該第一製程模型可與該關鍵尺寸偏差量與該夾模力產生相關。該第一製程模型可包括與該第二製程關聯之各種不同的製造資料/參數。舉例來說，該第一製程模型可根據該製造資料/參數模擬該第二製程，使得該夾模力相關於該晶圓傾斜。該蝕刻製程係相關於該晶圓傾斜。接著，該蝕刻操作之該關鍵尺寸偏差量係相關於該蝕刻製程。因此，藉由調校該夾模力，該第一製程之該關鍵尺寸偏差量可根據改良之關鍵尺寸非均勻性與減少之關鍵尺寸偏差而被適當補償。此外，下文揭示一矩陣格式之公式：
在該公式中，ΔCDsite-i 表示該晶圓之第i個位置(Site)的關鍵尺寸偏差量(例如，第i個位置之光阻層的關鍵尺寸偏差量)，Forcesite-j 表示根據第j個調校子結構所產生之第j個位置的夾模力，而ωij 表示將第j個位置之夾模力相關於第i個位置之夾模力的係數。該製程控制模組可使用該公式提供之模型來決定該調校目標，例如，在不同位置的夾模力。在另一實施例中，該調校目標可根據該預量測資料與該二次量測資料來決定。在另一實施例中，該感測資料係提供給該製程控制模組，以取得目前夾模力與該調校目標之間的差異。
在步驟210中，根據該調校目標(例如，Forcesite-j )，藉由該製程控制模組且經由調校結構106在原位置調校夾模力。根據該調校目標，經由調校結構106調校該調校目標在每一位置之夾模力。該調校操作係由該製程控制模組以及該感測器與該調校結構一同完成。
在步驟212中，將該第二製程(例如，蝕刻)應用至固定在第二製程機台158之晶圓載物臺100上之晶圓。由於晶圓載物臺100係藉由調校夾模力而適當地傾斜，最佳化應用於該晶圓之該第二製程以減少偏差以及改善晶圓非均勻性。
本發明揭露提供了半導體處理系統、晶圓載物臺之各種不同的實施例以及使用該處理系統之半導體製造方法。其它變化亦可包含在本發明之實施範圍內。在一實施例中，半導體製造方法200之不同步驟可以不同的順序來實施。舉例來說，步驟202、204與206可以不同的順序來實施。在其它實施例中，只有步驟202、204與206之子集合可實作於一特定案例中。
因此，本發明揭露提供了一種半導體製造方法。該半導體製造方法包括對一晶圓執行一第一製程，在執行完該第一製程後量測該晶圓的晶圓資料，將該晶圓固定在一製程腔室中之一靜電吸盤上，自嵌入在該靜電吸盤內之一感應器收集感測資料，根據該晶圓資料與該感測資料調整該靜電吸盤的夾模力，以及對該製程腔室中之該靜電吸盤上固定之該晶圓執行一第二製程。
在一實施例中，調整該夾模力之操作更包括根據自在該製程腔室之該靜電吸盤上且已被該第二製程完成處理之晶圓所取得之二次量測資料來調整該夾模力。該半導體製造方法更包括實作一製程模型以使該二次量測資料與該夾模力產生相關。調整該夾模力之操作更包括應用一製程模型於該晶圓資料以使該晶圓資料與該夾模力產生相關。該第二製程包括一半導體製程，其係由蝕刻(Etching)、化學氣相沈積(CVD)以及物理氣相沈積(PVD)所組成之群組選擇之。該第一製程包括微影成形(Lithography Patterning)以形成一光阻圖案(Photoresist Pattern)。該晶圓資料包括該光阻圖案之關鍵尺寸。調整該夾模力之操作包括選擇性且獨立地調整該靜電吸盤之每一夾模力，以補償在執行該第一製程期間之該晶圓的晶圓內非均勻性(within-wafer(WiW)non-uniformity)。
本發明揭露亦提供了另一種半導體製造方法。該半導體製造方法包括將一晶圓放置在一製程腔室之一晶圓載物臺，提前提供預量測資料給一製程控制模組，自整合在該晶圓載物臺之一晶圓載物臺感測器收集感測資料，根據該預量測資料與該感測資料產生一調校目標，根據該調校目標，利用該製程控制模組調整夾模力，其中利用該夾模力以使該晶圓載物臺夾住該製程腔室，以及對放置在該製程腔室之該晶圓載物臺上之該晶圓執行一製程。
在一實施例中，該晶圓載物臺為一靜電吸盤。該半導體製造方法更包括實作一第一製程模型以使該預量測資料與複數第一偏差量兩者之間與該夾模力產生相關。產生該調校目標之步驟包括根據該等第一偏差量產生該調校目標。該半導體製造方法更包括延後提供預量測資料給該製程控制模組，以及實作一第二製程模型以使該預量測資料與複數第二偏差量兩者之間與該夾模力產生相關。產生該調校目標之步驟包括根據該等第二偏差量產生該調校目標。
本發明揭露亦提供了另一種半導體製造裝置。該半導體製造裝置包括一製程腔室、一靜電吸盤、一調校結構、一感測器以及一製程控制模組。該製程腔室用以對一晶圓執行一製程。該靜電吸盤配置在該製程腔室中且用以固定該晶圓，其中該靜電吸盤包括一電極與形成於該電極上之電介質特性。該調校結構藉由該夾模力令該靜電吸盤夾住該製程腔室，其中可藉由該調校結構動態調整該夾模力。該感測器整合在該靜電吸盤上且用以感測該夾模力。該製程控制模組用以控制該調校結構以根據該晶圓之預量測資料以及該感測器之感測資料調整該夾模力。
在一實施例中，該感測器為一壓力感測器與一應力感測器之其一。該製程控制模組更包括一第一製程模型，其用以令該預量測資料與該夾模力產生相關。該製程控制模組更包括一第二製程模型，其用以令二次量測資料與該夾模力產生相關。該製程控制模組根據該二次量測資料控制該調校結構。該製程腔室用以執行蝕刻與沈積之其一。
本發明之方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可以包含於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之裝置。程式碼也可以透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．晶圓載物臺
102．．．基板
104．．．吸盤
104a．．．電極
104b．．．電介質
106．．．調校結構
108．．．感測器
120．．．製程控制模組
150．．．半導體製造系統
152．．．半導體晶圓
154．．．第一製程機台
156．．．第一度量機台
158．．．第二製程機台
160．．．第二度量機台
162．．．製程機台
164．．．製程控制模組
200．．．半導體製造方法
202..212．．．流程步驟
第1圖係顯示本發明實施例之靜電吸盤模組的剖面圖。
第2圖係顯示本發明實施例之靜電吸盤模組的上示圖。
第3圖係顯示本發明實施例之半導體製造裝置的架構示意圖。
第4圖係顯示本發明實施例之半導體製造方法的步驟流程圖。
100．．．晶圓載物臺
102．．．基板
104．．．吸盤
104a．．．電極
104b．．．電介質
106．．．調校結構
108．．．感測器
120．．．製程控制模組

Claims (20)

  1. 一種半導體製造方法，包括下列步驟：對一晶圓執行一第一製程；在執行完該第一製程後量測該晶圓的晶圓資料；將該晶圓固定(Secure)在一製程腔室(Processing Chamber)中之一靜電吸盤(Electrostatic Chuck，E-chuck)上；自嵌入在該靜電吸盤內之一感應器收集感測資料；根據該晶圓資料與該感測資料調整該靜電吸盤的夾模力(Clamping Force)；以及對該製程腔室中之該靜電吸盤上固定之該晶圓執行一第二製程。
  2. 如申請專利範圍第1項所述的半導體製造方法，其中，調整該夾模力之操作更包括根據自在該製程腔室之該靜電吸盤上且已被該第二製程完成處理之晶圓所取得之二次量測(Post Measurement)資料來調整該夾模力。
  3. 如申請專利範圍第2項所述的半導體製造方法，其更包括實作一製程模型(Process Model)以使該二次量測資料與該夾模力產生相關。
  4. 如申請專利範圍第1項所述的半導體製造方法，其中，調整該夾模力之操作更包括應用一製程模型於該晶圓資料以使該晶圓資料與該夾模力產生相關。
  5. 如申請專利範圍第1項所述的半導體製造方法，其中，該第二製程包括一半導體製程，其係由蝕刻(Etching)、化學氣相沈積(CVD)以及物理氣相沈積(PVD)所組成之群組選擇之。
  6. 如申請專利範圍第1項所述的半導體製造方法，其中，該第一製程包括微影成形(Lithography Patterning)以形成一光阻圖案(Photoresist Pattern)。
  7. 如申請專利範圍第6項所述的半導體製造方法，其中，該晶圓資料包括該光阻圖案之關鍵尺寸(Critical Dimension)。
  8. 如申請專利範圍第1項所述的半導體製造方法，其中，調整該夾模力之操作包括選擇性且獨立地調整該靜電吸盤之每一夾模力，以補償在執行該第一製程期間之該晶圓的晶圓內非均勻性(within-wafer(WiW)non-uniformity)。
  9. 一種半導體製造方法，包括下列步驟：將一晶圓放置在一製程腔室之一晶圓載物臺(Wafer Stage)；提前提供預量測資料(Pre-measurement Data)給一製程控制模組；自整合在該晶圓載物臺之一晶圓載物臺感測器收集感測資料；根據該預量測資料與該感測資料產生一調校目標(Tuning Target)；根據該調校目標，利用該製程控制模組調整夾模力，其中利用該夾模力以使該晶圓載物臺夾住該製程腔室；以及對放置在該製程腔室之該晶圓載物臺上之該晶圓執行一製程。
  10. 如申請專利範圍第9項所述的半導體製造方法，其中，該晶圓載物臺為一靜電吸盤。
  11. 如申請專利範圍第9項所述的半導體製造方法，其更包括實作一第一製程模型以使該預量測資料與複數第一偏差量(First Offset)兩者之間與該夾模力產生相關。
  12. 如申請專利範圍第11項所述的半導體製造方法，其中，產生該調校目標之步驟包括根據該等第一偏差量產生該調校目標。
  13. 如申請專利範圍第11項所述的半導體製造方法，其更包括下列步驟：延後提供預量測資料(Pre-measurement Data)給該製程控制模組；以及實作一第二製程模型以使該預量測資料與複數第二偏差量(Second Offset)兩者之間與該夾模力產生相關。
  14. 如申請專利範圍第13項所述的半導體製造方法，其中，產生該調校目標之步驟包括根據該等第二偏差量產生該調校目標。
  15. 一種半導體製造裝置，包括：一製程腔室，其用以對一晶圓執行一製程；一靜電吸盤，其配置在該製程腔室中且用以固定該晶圓，其中該靜電吸盤包括一電極與形成於該電極上之電介質特性；一調校結構，其藉由一夾模力令該靜電吸盤夾住該製程腔室，其中可藉由該調校結構動態調整該夾模力；一感測器，其整合在該靜電吸盤上且用以感測該夾模力；以及一製程控制模組，其用以控制該調校結構以根據該晶圓之預量測資料以及該感測器之感測資料調整該夾模力。
  16. 如申請專利範圍第15項所述的半導體製造裝置，其中，該感測器為一壓力感測器與一應力感測器之其一。
  17. 如申請專利範圍第15項所述的半導體製造裝置，其中，該製程控制模組更包括一第一製程模型，其用以令該預量測資料與該夾模力產生相關。
  18. 如申請專利範圍第15項所述的半導體製造裝置，其中，該製程控制模組更包括一第二製程模型，其用以令二次量測資料與該夾模力產生相關。
  19. 如申請專利範圍第18項所述的半導體製造裝置，其中，該製程控制模組根據該二次量測資料控制該調校結構。
  20. 如申請專利範圍第15項所述的半導體製造裝置，其中，該製程腔室用以執行蝕刻與沈積之其一。
TW098143289A 2009-03-26 2009-12-17 半導體製造方法與裝置 TWI409910B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/412,138 US7851233B2 (en) 2009-03-26 2009-03-26 E-chuck for automated clamped force adjustment and calibration

Publications (2)

Publication Number Publication Date
TW201036100A TW201036100A (en) 2010-10-01
TWI409910B true TWI409910B (zh) 2013-09-21

Family

ID=42772129

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098143289A TWI409910B (zh) 2009-03-26 2009-12-17 半導體製造方法與裝置

Country Status (3)

Country Link
US (2) US7851233B2 (zh)
CN (1) CN101847568B (zh)
TW (1) TWI409910B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8709528B2 (en) * 2011-12-28 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and system using multi-zone chuck
JP5739841B2 (ja) * 2012-06-13 2015-06-24 株式会社東芝 電子デバイスの生産管理装置、生産管理システム及び生産管理プログラム
JP5800289B2 (ja) * 2013-02-26 2015-10-28 村田機械株式会社 型締装置の管理システム
US10576603B2 (en) * 2014-04-22 2020-03-03 Kla-Tencor Corporation Patterned wafer geometry measurements for semiconductor process controls
CN104908281A (zh) * 2015-04-27 2015-09-16 佛山市顺德区凯迪威机械有限公司 用于两板式夹模装置的调模方法
US10438860B2 (en) 2016-04-22 2019-10-08 Applied Materials, Inc. Dynamic wafer leveling/tilting/swiveling steps for use during a chemical vapor deposition process
US10984524B2 (en) * 2017-12-21 2021-04-20 Advanced Ion Beam Technology, Inc. Calibration system with at least one camera and method thereof
US11054317B2 (en) * 2018-09-28 2021-07-06 Applied Materials, Inc. Method and apparatus for direct measurement of chucking force on an electrostatic chuck
CN113496912B (zh) * 2020-04-02 2023-10-17 长鑫存储技术有限公司 监测晶圆及监测***
US20230182248A1 (en) * 2021-12-10 2023-06-15 Kla Corporation Four-point tilt alignment wafer chuck
CN117080148B (zh) * 2023-08-21 2024-02-06 衡阳凯新特种材料科技有限公司 一种用于半导体装配的自动化静电吸盘控制***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812361A (en) * 1996-03-29 1998-09-22 Lam Research Corporation Dynamic feedback electrostatic wafer chuck
US6075375A (en) * 1997-06-11 2000-06-13 Applied Materials, Inc. Apparatus for wafer detection
TW200503143A (en) * 2003-03-12 2005-01-16 Applied Materials Inc Substrate support lift mechanism
TW200533887A (en) * 2003-12-29 2005-10-16 Asml Netherlands Bv Lithographic apparatus, method of calibration, calibration plate, device manufacturing method, and device manufactured thereby
TW200638508A (en) * 2005-04-21 2006-11-01 Applied Materials Inc Electrostatic chuck for track thermal plates
TW200731456A (en) * 2005-11-30 2007-08-16 Lam Res Corp Method of determining a target mesa configuration of an electrostatic chuck

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350479A (en) 1992-12-02 1994-09-27 Applied Materials, Inc. Electrostatic chuck for high power plasma processing
KR100431004B1 (ko) * 2002-02-08 2004-05-12 삼성전자주식회사 회전형 비연성 멤스 자이로스코프
US20080108154A1 (en) * 2006-11-03 2008-05-08 Hyoung Kyu Son Apparatus and method for measuring chuck attachment force
JP2008177464A (ja) * 2007-01-22 2008-07-31 Ulvac Japan Ltd デチャックモニター方法及び装置
JP4301299B2 (ja) * 2007-01-31 2009-07-22 日新イオン機器株式会社 基板保持装置および基板押し上げ状態判定方法
US7558045B1 (en) * 2008-03-20 2009-07-07 Novellus Systems, Inc. Electrostatic chuck assembly with capacitive sense feature, and related operating method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812361A (en) * 1996-03-29 1998-09-22 Lam Research Corporation Dynamic feedback electrostatic wafer chuck
US6075375A (en) * 1997-06-11 2000-06-13 Applied Materials, Inc. Apparatus for wafer detection
TW200503143A (en) * 2003-03-12 2005-01-16 Applied Materials Inc Substrate support lift mechanism
TW200533887A (en) * 2003-12-29 2005-10-16 Asml Netherlands Bv Lithographic apparatus, method of calibration, calibration plate, device manufacturing method, and device manufactured thereby
TW200638508A (en) * 2005-04-21 2006-11-01 Applied Materials Inc Electrostatic chuck for track thermal plates
TW200731456A (en) * 2005-11-30 2007-08-16 Lam Res Corp Method of determining a target mesa configuration of an electrostatic chuck

Also Published As

Publication number Publication date
US8685759B2 (en) 2014-04-01
CN101847568A (zh) 2010-09-29
TW201036100A (en) 2010-10-01
US20100248398A1 (en) 2010-09-30
CN101847568B (zh) 2011-12-28
US20110042006A1 (en) 2011-02-24
US7851233B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
TWI409910B (zh) 半導體製造方法與裝置
TWI672754B (zh) 用於半導體基板局部應力及疊置校正的整合式度量衡、處理系統、及方法
TWI755391B (zh) 用於電漿強化的化學氣相沉積的疊置改良的方法
TW200428505A (en) Critical dimension variation compensation across a wafer by means of local wafer temperature control
US10788759B2 (en) Prediction based chucking and lithography control optimization
CN102063063B (zh) 半导体制造方法及***
US20190287854A1 (en) Stress compensation and relief in bonded wafers
TW200814216A (en) Semiconductor processing methods and systems
US6790376B1 (en) Process control based upon weight or mass measurements, and systems for accomplishing same
TWI343474B (en) Methods and apparatus for determining the temperature of a substrate
JP5160920B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、及び製造プログラム
JP2019512163A (ja) その場モニタリング構造、及び半導体処理での使用方法
CN111816583B (zh) 掺杂多晶硅薄膜的应力监控方法及半导体器件的制造方法
US7737048B2 (en) Method for controlling thickness distribution of a film
JP2011082442A (ja) プラズマエッチング処理装置
Zhang et al. Across-wafer CD uniformity enhancement through control of multizone PEB profiles
WO2017172324A1 (en) Metrology systems for substrate stress and deformation measurement
KR100801844B1 (ko) 핫 플레이트 및 그를 이용한 임계치수의 균일도 향상방법
US8135487B2 (en) Temperature setting method and apparatus for a thermal processing plate
US11081405B2 (en) Method for measurement of semiconductor device fabrication tool implement
TW202425137A (zh) 減低疊對變形的晶圓接合製程
TW202347466A (zh) 使用熱區進行局部應力處理調諧的原位微影圖案增強
TWI222150B (en) An in-situ CD feedforward system and CD control method
KR20190041097A (ko) 웨이퍼 위치 측정 장치 및 방법
US20080264567A1 (en) Dry etching method and apparatus for performing dry etching

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees