TWI409884B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI409884B
TWI409884B TW096133676A TW96133676A TWI409884B TW I409884 B TWI409884 B TW I409884B TW 096133676 A TW096133676 A TW 096133676A TW 96133676 A TW96133676 A TW 96133676A TW I409884 B TWI409884 B TW I409884B
Authority
TW
Taiwan
Prior art keywords
wiring
semiconductor device
layer
via plug
pattern
Prior art date
Application number
TW096133676A
Other languages
English (en)
Other versions
TW200818343A (en
Inventor
Fujii Tomoharu
Oi Kiyoshi
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200818343A publication Critical patent/TW200818343A/zh
Application granted granted Critical
Publication of TWI409884B publication Critical patent/TWI409884B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置之製造方法
本申請案主張2006年9月19日在日本專利局所提出之日本專利申請案第2006－252999號的優先權。以提及方式併入該優先權申請案之全部。
本發明係有關於一種半導體裝置之製造方法，該半導體裝置包括在其中所安裝之主動元件及被動元件。
例如：具有各種型態之半導體裝置，該等半導體裝置包括在其中所安裝之像主動元件及被動元件的半導體元件。近幾年來，例如：具有一無線電通信模組(包括一射頻(RF)通信單元、一MCU(微電腦)單元、一石英振盪器等)之半導體裝置經常使用於各種情況中(見，例如：專利文件1)。
圖1係顯示一種具有一無線電通信模組之半導體裝置30的概要之圖式。參考圖1，該半導體裝置30具有一種結構，其中在一佈線基板10上安裝一無線電通信模組120。
該佈線基板10具有一種結構，其中在絕緣層11－15之疊層結構中形成一介層插塞16及佈線圖案17－20。在形成有一凸塊121之相對側(表面)上安裝該無線電通信模組120。該無線電通信模組120包括例如一藉由一接合線21A連接至一佈線圖案之主動元件21及在該主動元件21周圍所安裝之被動元件22－26。
再者，配置成以一稱為一所謂模樹脂之絕緣層27來密封該主動元件21及該等被動元件22-26。
[專利文件1]日本專利未審查公告第2006-195918號。
[專利文件2]日本專利未審查公告第2006-108451號。
[專利文件3]日本專利未審查公告第2004-71961號。
然而，由於近來一小尺寸/高效能半導體裝置之需求，而產生允許該半導體裝置具有進一步小尺寸/高密度之需要。
考量該半導體裝置之尺寸的縮小、所要安裝之元件的密度之增加或元件之附加之類，可想到採用一種進一步形成一像一佈線層之層做為半導體元件之上覆層的方法。然而，例如：從構成該無線電通信模組120之電子組件中，特別地，自該安裝表面(該佈線基板10之表面)在高度上該等被動元件22-26之某些被動元件具有比該主動元件21大。此很難形成一種經由一介層插塞連接至該半導體裝置之模組的結構。
例如：在一無線電通信模組中，除一為該主要部分之主動元件之外，還需要一用於阻抗轉換之稱為平衡/非平衡阻抗轉換器(balun)的元件及一像一電容器之被動元件。因此，用以密封該無線電通信模組(包括該等被動元件)之絕緣層27變厚了。
基於此理由，當形成一穿過該絕緣層27之介層插塞時，該介層插塞需要形成有一高縱橫比(aspect ratio)。因而，不利地，該介層插塞很難以一般電鍍法來形成。因 此，變成很難形成一種經由一介層插塞連接以做為該上覆層之結構。此對以一多層方式形成該半導體裝置係不利的。
本發明之示範性具體例提供一種用以製造一半導體裝置之新且有用的方法。
本發明之示範性具體例提供一種用以製造一半導體裝置之方法，藉此縮小該半導體裝置之尺寸，該半導體裝置包括在其中所安裝之電子組件。
依據本發明之一個或多個具體例，一種用以製造一半導體裝置之方法包括：形成一直立於一導電層上之介層插塞且嵌入該介層插塞於一絕緣層中以形成一佈線結構的步驟；以及接合該佈線結構至一包括一在其上安裝有電子組件之佈線基板的步驟。
依據本發明之一個或多個具體例，變成可縮小一半導體裝置之尺寸，該半導體裝置包括一在其中所安裝之電子組件。
再者，亦可接受該電子組件包括用以構成一無線電通信模組之一主動元件及一被動元件。
又另外，亦可接受該導電層構成一用以遮蔽該無線電通信模組之屏蔽。
再者，亦可接受該用以製造一半導體裝置之方法進一步包括圖案化該導電層以及形成一連接至該無線電通信模組之天線的步驟。
又另外，亦可接受該用以製造一半導體裝置之方法進一步包括圖案化該導電層以及形成一連接至該無線電通信模組之導電圖案的步驟。
再者，亦可接受該用以製造一半導體裝置之方法進一步包括安裝一連接至該導電圖案之電子組件的步驟。
此外，亦可接受在形成該佈線結構之步驟中使一導電待蝕刻層經歷圖案蝕刻以形成該導電層及該介層插塞。
亦可接受在形成該佈線結構之步驟中使一凸狀導電構件接合至該導電層以形成該介層插塞。
再者，依據本發明之一個或多個具體例，一種用以製造一半導體裝置之方法包括：形成一直立於一導電層上之介層插塞以形成一介層插塞結構的步驟；以及接合該介層插塞結構至一包括一在其上安裝有電子組件之佈線基板同時***一絕緣層於該介層插塞結構與該佈線基板間的步驟。
依據本發明之一個或多個具體例，變成可提供一種用以製造一半導體裝置之方法，藉此縮小該半導體裝置之尺寸，該半導體裝置包括一在其中所安裝之電子組件。
從下面詳細描述、所附圖式及請求項可以明顯易知其它特徵及優點。
一用以依據本發明之示範性具體例製造一半導體裝置之方法包括：形成一直立於一導電層上之介層插塞且嵌入該介層插塞於一絕緣層中以形成一佈線結構之步驟；以及接合該佈線結構至一包括在上面安裝有一電子組件(例如：一主動元件及一被動元件，其中自該安裝表面在高度上該被動元件具有比該主動元件大)的佈線基板之步驟。
因此，依據本發明之示範性具體例，變成易於形成經由該介層插塞連接之各種結構來做為一包括自該安裝表面在高度上有大的元件之模組的上覆層。基於此理由，例如：變成可形成一像一圖案佈線之結構做為該無線電通信模組之上覆層，其中該無線電通信模組包括自該安裝表面在高度上有大的元件(例如：一平衡/非平衡阻抗轉換器及一電容器)。此能使一半導體裝置之尺寸縮小及其密度增加。
將參考所附圖式以描述用以製造該半導體裝置之方法的示範性實施例。
[實施例1]
圖2係綱要性地顯示一藉由一用以依據本發明之實施例1製造一半導體裝置之方法所製造之半導體裝置400的圖式。參考圖2，此圖式中所示之半導體裝置400的概要具有一種結構，其中在一佈線基板100上安裝一主動元件201及被動元件202－206做為電子組件。
該佈線基板100具有一種結構，其中在一由一核心基板101所構成之絕緣層101的表面側(安裝有該等元件之側)上連續地堆疊絕緣層102及103，以及在該絕緣層101的背側上連續地堆疊絕緣層104及105。在該核心基板101之背側上亦形成一凸塊111。該等絕緣層102及104係配置成例如由一增層樹脂(諸如環氧或聚亞醯胺)所構成，以及該等絕緣層103及105係配置成由一防焊層所構成。
在該等絕緣層102、103、104及105中，分別形成圖案佈線107、108、109及110。另外，該等圖案佈線藉由一穿過該絕緣層(核心基板)101之介層插塞106彼此連接。因而，建構一在該絕緣層101之表面側與背側間之連接。
在該佈線基板100之表面側(形成該絕緣層103之側)上，安裝用以構成一無線電通信模組200之主動元件201及被動元件202－206。該主動元件201藉由例如一接合線201A連接至在該佈線基板100上所形成之圖案佈線108(未顯示該連接部)。再者，該等被動元件202－206亦連接至該圖案佈線108(未顯示該連接部)。
在此實施例之情況中，特徵在於：在上述結構中，一佈線結構300接合及連接至該佈線基板100之表面側(安裝該等元件之側)。該佈線結構300具有一種結構，該結構具有一絕緣層304、一穿過該絕緣層304之介層插塞301、一連接至該介層插塞301之圖案佈線(電極墊)302及一在該圖案佈線302上所形成之連接層303。
該介層插塞301之相對於連接圖案佈線302之側的一側係連接至該佈線基板100之圖案佈線108(未顯示該連接部)。此導致一種結構，其中該圖案佈線108及該圖案佈線302經由該介層插塞301電性連接。再者，該絕緣層304密封該無線電通信模組200(該主動元件201及該等被動元件202－206)。
特徵在於：在上述結構中，該包括介層插塞301之佈線結構300藉由接合方式以接合至該佈線基板100。另外，當形成該佈線結構300時，該介層插塞301係配置成直立於該導電層(佈線圖案)上，而不是像在該相關技藝中依賴介層填充電鍍(填充該介層孔之電鍍)。在形成該介層插塞之形狀後，將該介層插塞嵌入該絕緣層中。
基於此理由，使用此實施例之製造方法，變成可輕易地形成一具有高縱橫比之介層插塞以連接至該佈線基板100(無線電通信模組200)。
因此，例如：甚至當安裝一包括自該安裝表面(該絕緣層103或該圖案佈線108)在高度上具有大於該主動元件之被動元件之模組時，變成可形成一種連接至一佈線基板(諸如一圖案佈線)之結構以做為該模組之上覆層。此完成能使一半導體裝置之尺寸縮小及其密度增加之效果。
然後，將參考圖3A－3G一步一步地描述該用以製造半導體裝置400之方法。然而，先前所述之元件給予相同元件符號及記號，因而省略其描述。
首先，在圖3A所示之步驟中，接合一由一樹脂膜所構成之固定層305至一由一導電材料(諸如銅)所製成之待蝕刻層301A。
然後，在圖3B所示之步驟中，使用一指定罩幕圖案(未顯示)做為一罩幕，藉由蝕刻(例如：濕蝕刻)使該待蝕刻層301A經歷圖案蝕刻，以形成一直立於一導電層302A上之介層插塞301。當形成該罩幕圖案時，藉由一薄膜之接合或塗佈形成一光阻層，以及接著為了該形成曝光/顯影該光阻層。
然後，在圖3C所示之步驟中，在該導電層302A上形成一由例如一增層樹脂(例如：一環氧樹脂或一聚亞醯胺樹脂)所構成之絕緣層304，以便覆蓋該介層插塞301之周圍。該絕緣層304可藉由例如接合一薄膜樹脂或塗佈一液態樹脂來形成。再者，將熱/壓力施加至該絕緣層304，藉此硬化該絕緣層304。
接著，在圖3D所示之步驟中，移除(剝離)該固定層305。如需要的話，研磨該絕緣層304及該介層插塞301，以便該絕緣層304及該介層插塞301之頂端實質上在相同平面上。
然後，在圖3E所示之步驟中，使用一指定罩幕圖案(未顯示)做為一罩幕，藉由蝕刻(例如：濕蝕刻)使該導電層302A經歷圖案蝕刻。因此，形成每一連接至其對應介層插塞301之圖案佈線(電極墊)302。當形成該罩幕圖案時，藉由一薄膜之接合或塗佈來形成一光阻層，以及接著為了該形成曝光/顯影該光阻層。
接著，在圖3F所示之步驟中，藉由例如一電鍍法在該圖案佈線302上連續地形成一鎳層及一金屬。結果，形成一由該鎳層及該金屬之疊合所構成之連接層303。因此，可形成該佈線結構300，其中該佈線結構300具有該絕緣層304、該等穿過絕緣層304之介層插塞301、該連接至介層插塞301之圖案佈線302及該在圖案佈線302上所形成之連接層303。
然後，在圖3G所示之步驟中，將該佈線結構300接合至該佈線基板100，該佈線基板100包括先前關於圖2所述之在其上所安裝之無線電通信模組(該主動元件201及該等被動元件202－206)。在此情況中，對該佈線結構300施加熱/壓力，以便靠著該佈線基板100壓著該佈線結構300，以及藉此將該佈線結構300接合至該佈線基板100。
例如：最好使用可藉由熱改變特性(硬度)之樹脂材料(諸如熱固性樹脂或熱塑性樹脂)做為用以形成佈線結構300之絕緣層304的材料。
例如：在使用一熱固性樹脂做為用以形成該絕緣層304之材料的情況中，當形成圖3F所示之佈線結構300時，可以在一半硬化狀態(未完全硬化之狀態)中提供該絕緣層304，然而在圖3C之絕緣層的形成後立即進行硬化至某一程度。之後，在此步驟(圖3G)中，可以採用下面程序。該佈線結構300被堆疊在該佈線基板100上，以及被施加熱/壓力，藉此實質上完全硬化該絕緣層304(進一步允許從該半硬化狀態進行硬化)。
當使用一熱塑性樹脂做為用以形成該絕緣層304之材料時，可以採用下面程序。形成圖3F所示之佈線結構300。然後，在此步驟(圖3G)中，該佈線結構300被堆疊在該佈線基板100上及被施加熱/壓力。因而，軟化該絕緣層304，以便將該等電子組件(該主動元件201及該等被動元件202－206)嵌入該絕緣層304中。
再者，實施該接合，以便將每一要接合之介層插塞301的頂端接合至在該佈線基板100中所形成之圖案佈線108。當藉由電鍍之類在每一介層插塞301之頂端形成一由一金層所構成之接合層1306時，與該圖案佈線108之接合變得容易。因此，這是比較好的。同樣地，最好在該圖案佈線108之對應於該等介層插塞301的部分上藉由電鍍之類形成一由一金層所構成之接合層。藉由熱壓來接合在該等介層插塞及該圖案佈線上所分別形成之由一金層所構成之該等接合層。
用以形成該接合層之材料並非侷限於金。例如：可以使用不同於金之像銅的其它金屬(合金)。例如：甚至使用一金層及一銅層，可藉由熱壓來實施接合。在另一情況中，該接合層亦可以配置成具有一由不同金屬(合金)所構成之疊層結構。
在此方式中，可製造圖2所示之半導體裝置400。關於該用以製造半導體裝置之方法，特徵係如下。形成該等直立於導電層302A上之介層插塞301。將該等介層插塞301嵌入該絕緣層304中，以形成該佈線結構300。然後，將該佈線結構300接合至該佈線基板100(模組200上方)。
基於此理由，相較於在一絕緣層中形成介層孔及在該等介層孔中以一印刷法(printing method)嵌入一導電膠以形成介層插塞之方法(例如像JP2006－108451所述之相關技藝方法)，可更容易地形成具有大的縱橫比之介層插塞。
例如：如此實施例中所示，該無線電通信模組係配置成除該主動元件之外還包括自該安裝表面在高度上具有比該主動元件大之被動元件。基於此理由，當形成一圖案佈線以做為該無線電通信模組之上覆層時，一電鍍液之擴散不利地對依據一介層填充電鍍法之方法造成問題，導致困難度。
另一方面，使用依據此實施例之製造方法，變成可輕易地形成一連接至一包括在上面安裝有一模組的佈線基板之圖案佈線的結構以做為該模組之上覆層，其中該模組(例如：一無線電通信模組)包括自該安裝表面在高度上有大約元件。
再外，依據本發明之用以製造一半體裝置的方法並非侷限於上述方法。可以實施各種修改/變更。例如：並非侷限於藉由蝕刻實施該形成之方法，藉由例如在該導電層上接合凸狀導電構件(接腳)以形成該等介層插塞。下面將在實施例2中描述此一製造方法之實施例。
[實施例2]
將參考圖4A－4G一步一步地描述一用以依據實施例2製造一半導體裝置的方法。然而，先前所述之元件給予相同元件符號及記號，因而可以省略其描述。
首先，在圖4A所示之步驟中，在該由一樹脂膜之類所構成之固定層305上的一由一像銅之導電材料所製成之導電層301B上形成一罩幕圖案306。當形成該罩幕圖案306時，藉由一薄膜之接合或塗佈形成一光阻層，以及然後為了該形成曝光及顯影該光阻層。
接著，在圖4B所示之步驟中，蝕刻該導電層301B之對應於該罩幕圖案306之開口的部分，以形成每一凹部301C。
然後，在圖4C所示之步驟中，例如：藉由例如一印刷法在該凹部301C中形成一由例如焊料所製成之連接膠307。
接著，在圖4D所示之步驟中，藉由該連接膠307來接合凸狀導電構件309A(諸如接腳)，以便使該等凸狀導電構件309A直立於該導電層301B上。在此步驟中，藉由使用一包括其中所形成之孔部308A的夾具(jig)308，接合該等導電構件309A，其中在每一孔部308A中***該等導電構件309A。以靠著該連接膠307(導電層301B)壓著每一導電構件309A之一端的方式，將在每一孔部308A中所***之每一導電構件309A接合至該導電層301B。藉由一板狀加壓工具310靠著該連接膠307壓著該導電構件309A之另一端。另外，如果需要的話，最好實施加熱至使該連接膠307熔化之程度。
然後，在圖4E所示之步驟中，移除該夾具308，以及另外，移除(剝離)該罩幕圖案306。因而，形成在該導電層301B上直立之凸狀導電構件(介層插塞)309。
接著，在圖4F所示之步驟中，在該導電層301B上形成一例如由一增層樹脂(例如：一環氧樹脂或一聚亞醯胺樹脂)所形成之絕緣層304，以覆蓋該介層插塞309之周圍。可藉由例如接合一薄膜樹脂或塗佈一液態樹脂以形成該絕緣層304。另外，對該絕緣層304施加熱/壓力，藉此硬化該絕緣層304。
然後，在圖4G所示之步驟中，移除(剝離)該固定層305。接著，使用一指定罩幕圖案(未顯示)做為一罩幕來蝕刻(例如：濕式蝕刻)，以使該導電層301B經歷圖案蝕刻。因而，形成每一連接至其對應介層插塞309之圖案佈線(電極墊)301D。因此，可形成一具有該絕緣層304、該穿過絕緣層304之介層插塞(導電構件)309及該連接至每一介層插塞309之圖案佈線(導電層)301D的佈線結構300A。附帶地，亦可以採用下面程序。如同實施例1，例如：使用一電鍍法在該圖案佈線(導電層)301D上連續地形成一鎳層及一金屬，以便形成一包括該鎳層及該金層之疊層的連接層。
接著，在圖4H所示之步驟中，將該佈線結構300A接合至該佈線基板100，該佈線基板100包括先前關於圖2所述之在其上所安裝之無線電通信模組(該主動元件201及該等被動元件202－206)。在此情況中，對該佈線結構300A施加熱/壓力，以便靠著該佈線基板100壓著該佈線結構300A，以及藉此將該佈線結構300A接合至該佈線基板100。
實施該接合，以便將每一介層插塞309之所要接合的頂端接合至在該佈線基板100中所形成之圖案佈線108。當藉由像實施例1中之電鍍之類在每一介層插塞309之頂端形成一由一金層所形成之接合層時，與該圖案佈線108之接合變得容易。因而，此係比較好的。同樣地，最好在該圖案佈線108之對應於每一介層插塞309的部分上藉由電鍍之類形成一由一金層所構成之接合層。因此，可製造一在此圖式中所示之半導體裝置400A。
關於依據實施例之製造方法，除完成同於依據實施例1之製造方法的效果之外，還可比實施例1更易形成細介層插塞。亦即，在此實施例中，不需使用介層插塞形成用之蝕刻劑(或乾式蝕刻用之蝕刻氣體)。再者，形成一罩幕圖案之步驟亦是不必要的。基於此理由，該用於製造一半導體裝置之方法變得簡單，此完成抑制製造成本之效果。
當彼此比較此實施例與JP2004－71961所揭露之發明時，在此實施例中，介層插塞之小型化或窄間距之介層插塞的形成係容易的。
依據JP2004－71961所揭露之發明，藉由在一包括其上安裝有元件的基板上接合金屬線以形成介層插塞。另一方面，在此實施例之情況中，與一包括其上安裝有元件的基板以分開方式形成一佈線結構。然後，將該佈線結構接合至該佈線基板。介層插塞之形成係根據將凸狀導電構件接合至一導電層之方法。
在此實施例中，由於像在一包括其上安裝有元件的基板上形成介層插塞之情況中之元件的配置，對插塞形成之空間沒有實際限制。因此，可以窄間距形成介層插塞。再者，相較於一種藉由打線接合之方法，接合該等導電構件之方法對介層插塞之小型化更有利。
[實施例3]
圖5顯示依據實施例3之一半導體裝置(用以製造一半導體裝置之方法)。然而，先前所述之元件給予相同元件符號及記號，因而省略其描述。再者，可使用依據實施例1之方法製造未特別描述之元件。
參考圖5，配置一在此圖式中所示之半導體裝置400B，以便在實施例1所述之圖2所示的半導體裝置400中的圖案佈線(電極墊)302上安裝電子組件401及402。依據此實施例之半導體裝置400B具有一種結構，其中進一步安裝該等電子組件401及402以做為該無線電通信模組200之上覆層。
例如：可使用一連接至一無線電通信模組之MEMS(微機電系統)元件做為該電子組件401。該MEMS元件之實施例包括各種感測器(例如：一溫度感測器及一加速度感測器)。再者，可以安裝一用於該MEMS或週邊電路之一驅動IC之被動元件(電子組件402)。
在另一情況中，在上述配置中，可以配置成交換該等電子組件401及402與該無線電通信模組200。亦即，該等電子組件401及402可以被安裝在該佈線基板100上，以及該無線電通信模組200可以被安裝以做為該等電子組件401及402之上覆蓋。
[實施例4]
再者，圖6顯示依據實施例4之一半導體裝置(用以製造一半導體裝置之方法)。然而，先前所述之元件給予相同元件符號及記號，因而省略其描述。另外，可使用依據實施例1之方法製造未特別描述之元件。
參考圖6，在此圖式所示之一半導體裝置400C中，一對應於實施例1之半導體裝置400的圖案佈線302之導電層302C構成一用以遮蔽該無線電通信模組200之屏蔽。亦即，一對應於實施例1之佈線結構300的佈線結構300C係配置成包括一屏蔽(該導電層302C)。
為了配置依據此實施例之半導體裝置，基本上只實施下面程序。在圖3E所示之蝕刻該導電層302A的步驟中，實施蝕刻，以便該導電層具有一構成一屏蔽之形狀。在另一情況中，不實施蝕刻，以及允許該導電層配置像現在這樣之一屏蔽。
依據此實施例之半導體裝置400C變成一具有少故障及高可靠性之半導體裝置，因為去除雜訊之影響。
[實施例5]
另外，圖7顯示依據實施例5之一半導體裝置(用以製造一半導體裝置之方法)。然而，先前所述之元件給予相同元件符號及記號，因而省略其描述。再者，可使用依據實施例1之方法製造未特別描述之元件。
參考圖7，在此圖式所示之半導體裝置400D中，對應於實施例1之半導體裝置400的圖案佈線302之導電層302D配置一連接至該無線電通信模組200之天線。亦即，一對應於實施例1之佈線結構300的佈線結構300D係配置成包括一天線(該導電層302D)。
為了配置依據此實施例之半導體裝置，基本上只實施下面程序。在圖3E所示之蝕刻該導電層302A的步驟中，實施蝕刻，以便該導電層具有一配置一天線之形狀。
直到目前，已詳細描述本發明之較佳具體例。然而，本發明並非侷限於此等特定具體例，以及在所附請求項所述之主旨的範圍內可允許實施各種修改/變更。
例如：該形成做為無線電通信模組的上覆層之佈線結構並非侷限於一1－層結構，以及它可以以多層(例如：2－層或3－層)來形成。再者，該(在該佈線基板100上)形成做為下伏層之模組並非侷限於該無線電通信模組，以及各種其它模組亦是可接受的。
在另一情況中，可以以下面方式形成該嵌入有介層插塞之絕緣層。在接合該等介層插塞至該佈線基板之步驟中，將一薄膜絕緣層***該等介層插塞與該佈線基板之間，以及然後使該薄膜絕緣層硬化(見圖8A－8E)。亦即，在圖3B中之固定層305上的導電層302A上形成該介層插塞301(稱為介層插塞結構)後，在將該絕緣層304***該介層插塞結構與該佈線基板100之間的狀態中將該介層插塞結構(305、301及302A)與該絕緣層304及該佈線基板100(包括在其上所安裝之無線電通信模組200)一起設置在一下夾具500B中(圖8A)。在圖8B中，藉由一上夾具500A對該介層插塞結構施加熱/壓力，以便靠著該佈線基板100壓著該介層插塞結構，以及藉此將該介層插塞結構經由該絕緣層304接合至該佈線基板100。在硬化該絕緣層304後，移除該上及下夾具500A及500B(圖8C)，以及移除(剝離)該固定層305(圖8D)。藉由使用一指定罩幕圖案(未顯示)做為一罩幕(如需要的話)來蝕刻(例如：濕式蝕刻)以使該導電層302A經歷圖案蝕刻，進而製造一半導體裝置400E(圖8E)。
依據本發明，變成可提供一種用以製造一半導體裝置之方法，藉此縮小該半導體裝置之尺寸，其中該半導體裝置包括在其中所安裝之電子組件。
10．．．佈線基板
11．．．絕緣層
12．．．絕緣層
13．．．絕緣層
14．．．絕緣層
15．．．絕緣層
16．．．介層插塞
17．．．佈線圖案
18．．．佈線圖案
19．．．佈線圖案
20．．．佈線圖案
21．．．主動元件
21A．．．接合線
22．．．被動元件
23．．．被動元件
24．．．被動元件
25．．．被動元件
26．．．被動元件
27．．．絕緣層
30．．．半導體裝置
100．．．佈線基板
101．．．絕緣層(核心基板)
102．．．絕緣層
103．．．絕緣層
104．．．絕緣層
105．．．絕緣層
106．．．介層插塞
107．．．圖案佈線
108．．．圖案佈線
109．．．圖案佈線
110．．．圖案佈線
111．．．凸塊
120．．．無線電通信模組
121．．．凸塊
200．．．無線電通信模組
201．．．主動元件
201A．．．接合線
202．．．被動元件
203．．．被動元件
204．．．被動元件
205．．．被動元件
206．．．被動元件
300．．．佈線結構
300A．．．佈線結構
300C．．．佈線結構
300D．．．佈線結構
301．．．介層插塞
301A．．．待蝕刻層
301B．．．導電層
301C．．．凹部
301D．．．圖案佈線
302．．．圖案佈線
302A．．．導電層
302C．．．導電層
302D．．．導電層
303．．．連接層
304．．．絕緣層
305．．．固定層
306．．．罩幕圖案
307．．．連接膠
308．．．夾具
308A．．．孔部
309．．．凸狀導電構件(介層插塞)
309A．．．凸狀導電構件
310．．．板狀加壓工具
400．．．半導體裝置
400A．．．半導體裝置
400B．．．半導體裝置
400C．．．半導體裝置
400D．．．半導體裝置
400E．．．半導體裝置
401．．．電子組件
402．．．電子組件
500A．．．上夾具
500B．．．下夾具
1306．．．接合層
圖1係顯示一相關技藝半導體裝置之圖式；圖2係顯示依據實施例1之一半導體裝置的圖式；圖3A係一顯示一用以製造依據實施例1之半導體裝置的方法之圖式(第一)；圖3B係一顯示該用以製造依據實施例1之半導體裝置的方法之圖式(第二)；圖3C係一顯示該用以製造依據實施例1之半導體裝置的方法之圖式(第三)；圖3D係一顯示該用以製造依據實施例1之半導體裝置的方法之圖式(第四)；圖3E係一顯示該用以製造依據實施例1之半導體裝置的方法之圖式(第五)；圖3F係一顯示該用以製造依據實施例1之半導體裝置的方法之圖式(第六)；圖3G係一顯示該用以製造依據實施例1之半導體裝置的方法之圖式(第七)；圖4A係一顯示一用以製造依據實施例2之一半導體裝置的方法之圖式(第一)；圖4B係一顯示該用以製造依據實施例2之半導體裝置的方法之圖式(第二)；圖4C係一顯示該用以製造依據實施例2之半導體裝置的方法之圖式(第三)；圖4D係一顯示該用以製造依據實施例2之半導體裝置的方法之圖式(第四)；圖4E係一顯示該用以製造依據實施例2之半導體裝置的方法之圖式(第五)；圖4F係一顯示該用以製造依據實施例2之半導體裝置的方法之圖式(第六)；圖4G係一顯示該用以製造依據實施例2之半導體裝置的方法之圖式(第七)；圖4H係一顯示該用以製造依據實施例2之半導體裝置的方法之圖式(第八)；圖5係一顯示一用以製造依據實施例3之一半導體裝置的方法之圖式；圖6係一顯示一用以製造依據實施例4之一半導體裝置的方法之圖式；圖7係一顯示一用以製造依據實施例5之一半導體裝置的方法之圖式；以及圖8A至8E係顯示一用以製造依據實施例1之一修改實施例的一半導體裝置之方法的圖式。
100．．．佈線基板
101．．．絕緣層(核心基板)
102．．．絕緣層
103．．．絕緣層
104．．．絕緣層
105．．．絕緣層
106．．．介層插塞
107．．．圖案佈線
108．．．圖案佈線
109．．．圖案佈線
110．．．圖案佈線
111．．．凸塊
200．．．無線電通信模組
201．．．主動元件
201A．．．接合線
202．．．被動元件
203．．．被動元件
204．．．被動元件
205．．．被動元件
206．．．被動元件
300．．．佈線結構
301．．．介層插塞
302．．．圖案佈線
303．．．連接層
304．．．絕緣層
1306．．．接合層

Claims (8)

  1. 一種半導體裝置之製造方法，包括：形成複數個直立於一導電層上之介層插塞，且將該等介層插塞嵌入於一絕緣層中以形成一佈線結構的步驟；於該等介層插塞之一頂端上形成一接合層的步驟；於一佈線基板之一圖案佈線之一部分上形成一接合層，使其連接至該等介層插塞之該頂端的步驟；以及接合該佈線結構至該佈線基板之其上安裝有一電子組件之表面的步驟，其中在該電子組件的一側設置一全體佈線基板，及施加熱/壓力至該佈線結構，使其壓抵該佈線基板，以連接該佈線結構之該等介層插塞之該頂端至該佈線基板之該圖案佈線，其中，將該電子組件之與該佈線基板接觸之表面以外的表面嵌入於嵌入有該佈線結構之該等介層插塞的該絕緣層，其中該電子組件包括構成一無線電通信模組之一主動元件及一被動元件。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該導電層構成一用以遮蔽該無線電通信模組之屏蔽。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，進一步包括：圖案化該導電層，以及形成一連接至該無線電通信模組之天線的步驟。
  4. 如申請專利範圍第1項之半導體裝置之製造方法，進一步包括： 圖案化該導電層，以及形成一連接至該無線電通信模組之導電圖案的步驟。
  5. 如申請專利範圍第4項之半導體裝置之製造方法，進一步包括：安裝一連接至該導電圖案之電子組件的步驟。
  6. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在形成該佈線結構的步驟中，使一導電待蝕刻層經歷圖案蝕刻以形成該導電層及該等介層插塞。
  7. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在形成該佈線結構之步驟中，使一凸狀導電構件接合至該導電層以形成該等介層插塞。
  8. 一種半導體裝置之製造方法，包括：形成複數個直立於一導電層上之介層插塞，以形成一介層插塞結構的步驟；於該介層插塞結構之該等介層插塞之一頂端上形成一接合層的步驟；於一佈線基板之一圖案佈線之一部分上形成一接合層，使其連接至該介層插塞結構之該等介層插塞之該頂端的步驟；以及接合該介層插塞結構至該佈線基板之其上安裝有一電子組件之表面，同時於該介層插塞結構與該佈線基板間***一絕緣層之步驟，其中在該電子組件的一側設置一全體佈線基板，及施加熱/壓力至該介層插塞結構，使其壓抵該佈線基板，以連接該介層插塞結構之每一介層插塞之該 頂端至該佈線基板之該圖案佈線，其中，將該介層插塞結構之該等介層插塞與該電子組件之與該佈線基板接觸之表面以外之表面嵌入於該絕緣層中，其中該電子組件包括構成一無線電通信模組之一主動元件及一被動元件。
TW096133676A 2006-09-19 2007-09-10 半導體裝置之製造方法 TWI409884B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006252999A JP5009576B2 (ja) 2006-09-19 2006-09-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200818343A TW200818343A (en) 2008-04-16
TWI409884B true TWI409884B (zh) 2013-09-21

Family

ID=39225502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096133676A TWI409884B (zh) 2006-09-19 2007-09-10 半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US7678612B2 (zh)
JP (1) JP5009576B2 (zh)
KR (1) KR20080026028A (zh)
TW (1) TWI409884B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665581B (zh) * 2017-04-25 2019-07-11 新唐科技股份有限公司 具有攻擊偵測功能的電子設備、其設計方法及其製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008065896A1 (fr) * 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
US8916421B2 (en) * 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US9142502B2 (en) * 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
JP5831057B2 (ja) * 2011-09-07 2015-12-09 株式会社村田製作所 モジュールの製造方法
US8597983B2 (en) 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation
KR102059814B1 (ko) 2018-07-12 2019-12-27 삼성전기주식회사 안테나 모듈
KR102089285B1 (ko) 2018-07-17 2020-03-16 삼성전자주식회사 안테나 모듈
KR102066904B1 (ko) 2018-09-18 2020-01-16 삼성전자주식회사 안테나 모듈
US20220354616A1 (en) * 2019-09-30 2022-11-10 Dentalez, Inc. Dental handpiece with embedded wireless communication device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064440B2 (en) * 2004-01-27 2006-06-20 Casio Computer Co., Ltd. Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404643B1 (en) * 1998-10-15 2002-06-11 Amerasia International Technology, Inc. Article having an embedded electronic device, and method of making same
US6262692B1 (en) * 1999-01-13 2001-07-17 Brady Worldwide, Inc. Laminate RFID label and method of manufacture
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
JP4072816B2 (ja) * 2002-08-08 2008-04-09 太陽誘電株式会社 複合モジュール及びその製造方法
EP1563570A1 (en) * 2002-11-07 2005-08-17 Fractus, S.A. Integrated circuit package including miniature antenna
JP2004311788A (ja) * 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
JP2004356526A (ja) * 2003-05-30 2004-12-16 Mitsumi Electric Co Ltd 電子モジュール
JP2006108451A (ja) 2004-10-06 2006-04-20 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールとその製造方法
WO2006046713A1 (ja) * 2004-10-28 2006-05-04 Kyocera Corporation 電子部品モジュール及び無線通信機器
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP4718192B2 (ja) 2005-01-17 2011-07-06 新光電気工業株式会社 リーダ／ライタ
US7519328B2 (en) * 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064440B2 (en) * 2004-01-27 2006-06-20 Casio Computer Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665581B (zh) * 2017-04-25 2019-07-11 新唐科技股份有限公司 具有攻擊偵測功能的電子設備、其設計方法及其製造方法

Also Published As

Publication number Publication date
US7678612B2 (en) 2010-03-16
KR20080026028A (ko) 2008-03-24
JP5009576B2 (ja) 2012-08-22
JP2008078207A (ja) 2008-04-03
US20080076249A1 (en) 2008-03-27
TW200818343A (en) 2008-04-16

Similar Documents

Publication Publication Date Title
TWI409884B (zh) 半導體裝置之製造方法
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6977441B2 (en) Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2014060431A (ja) ピン・インタフェースを有する多層配線エレメント
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
KR20080038124A (ko) 회로 보드 구조체 및 회로 보드 구조체 제조 방법
JPH1056099A (ja) 多層回路基板およびその製造方法
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
JP3653452B2 (ja) 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP4447143B2 (ja) 半導体装置及びその製造方法
TWI271525B (en) Probe head with vertical probes, method for manufacturing the probe head, and probe card using the probe head
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP3039355B2 (ja) フィルム回路の製造方法
CN114695145A (zh) 板级***级封装方法及封装结构
US8546186B2 (en) Planar interconnect structure for hybrid circuits
JP2002076166A (ja) 樹脂封止型半導体装置及びその製造方法
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP2003142634A (ja) 半導体装置、その製造方法及び電子機器
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
US11004759B2 (en) Electronic component and method for manufacturing the same