TWI405162B - 閘極驅動電路 - Google Patents

閘極驅動電路 Download PDF

Info

Publication number
TWI405162B
TWI405162B TW098145321A TW98145321A TWI405162B TW I405162 B TWI405162 B TW I405162B TW 098145321 A TW098145321 A TW 098145321A TW 98145321 A TW98145321 A TW 98145321A TW I405162 B TWI405162 B TW I405162B
Authority
TW
Taiwan
Prior art keywords
gate
circuit
voltage
signal
transistor
Prior art date
Application number
TW098145321A
Other languages
English (en)
Other versions
TW201123128A (en
Inventor
Wen Chiang Huang
Chih Sung Wang
Yu Hsi Ho
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW098145321A priority Critical patent/TWI405162B/zh
Priority to US12/774,134 priority patent/US8149025B2/en
Publication of TW201123128A publication Critical patent/TW201123128A/zh
Application granted granted Critical
Publication of TWI405162B publication Critical patent/TWI405162B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

閘極驅動電路
本發明是有關於顯示技術領域，且特別是有關於一種閘極驅動電路，適於應用於主動式矩陣顯示器。
參見圖1，其繪示為習知主動式矩陣顯示器之結構框圖。如圖1所示，主動式矩陣顯示器100包括顯示基板110、印刷電路板130、電性耦接於顯示面板110與印刷電路板130之間的多個源極驅動積體電路(未標示)、以及包括多個級聯耦接的閘極驅動積體電路Y1及Y2之閘極驅動電路。其中，顯示基板110上形成有薄膜電晶體陣列(未繪示)，閘極驅動電路中的閘極驅動積體電路Y1及Y2電性耦接至顯示基板110之薄膜電晶體陣列以作為各個薄膜電晶體的開關；印刷電路板130上設置有脈寬調變電路132，其接收控制訊號CS之控制對閘極電源電壓VGH進行調制例如削角調制而得調制電壓訊號VGG，之後調制電壓訊號VGG輸入至閘極驅動電路中之閘極驅動積體電路Y1及Y2。在此，閘極電源電壓VGH經由脈寬調變電路132調制後，可使得後續由閘極驅動電路依序輸出的閘極訊號其控制前端薄膜電晶體時的波形與控制尾端薄膜電晶體時的波形比較一致，進而能夠獲得較均勻的顯示效果。
然而，於閘極電源電壓VGH削角調制為調制電壓訊號VGG之過程中，由於級聯耦接的閘極驅動積體電路Y1及Y2係以同一脈寬調變電路132提供之調制電壓訊號VGG作為電源電壓，且調制電壓訊號VGG之電位係呈週期性變化的，當調制電壓訊號VGG的電位從閘極電源電壓VGH削角至較低位準後再拉回至閘極電源電壓VGH時，脈寬調變電路132內形成的一放電電流會急劇增大而出現大的峰值電流(high peak current)，造成較大的功率損失甚至會導致電路燒毀。
本發明的目的就是在提供一種閘極驅動電路，以有效抑制大的峰值電流出現，避免多餘的功率損失及/或避免電路燒毀。
本發明實施例提出的一種閘極驅動電路，適於接收外部閘極電源電壓以及外部控制訊號、依序產生多個內部移位資料訊號組以及藉此依序輸出多個閘極訊號，每一內部移位資料訊號組包括多個依序產生的內部移位資料訊號；本實施例之閘極驅動電路包括多個閘極訊號產生模組，且每一閘極訊號產生模組包括電壓調制電路及閘極輸出緩衝電路。其中，電壓調制電路利用內部移位資料訊號組中之相應者與外部控制訊號對輸入至電壓調制電路的外部閘極電源電壓進行調制而得調制電壓訊號；閘極輸出緩衝電路包括多個並聯耦接的輸出級，這些輸出級依序被致能以將調制電壓訊號輸出而得上述之閘極訊號中之部分者。
在本發明的一實施例中，上述之多個閘極訊號產生模組設置於單個閘極驅動積體電路內，以致於上述之閘極驅動電路包括單個閘極驅動積體電路；又或者，上述之多個閘極訊號產生模組設置於至少兩個閘極驅動積體電路內，以致於上述之閘極驅動電路包括至少兩個閘極驅動積體電路。
在本發明的一實施例中，上述之電壓調制電路包括第一電晶體、第二電晶體及控制單元；第一電晶體之第一源/汲極因電性耦接關係而接收外部閘極電源電壓；第二電晶體之第一源/汲極電性耦接至預設電位，第二電晶體之第二源/汲極電性耦接至第一電晶體之第二源/汲極且作為調制電壓訊號之輸出端，第二電晶體之閘極與第一電晶體之閘極相電性耦接；控制單元依據這些內部移位資料訊號組中之相應者與外部控制訊號控制第一與第二電晶體之閘極電壓以決定第一與第二電晶體之導通/截止狀態，第一電晶體與第二電晶體之導通/截止狀態相反。
在本發明的一實施例中，上述之閘極輸出緩衝器之輸出級係藉由內部移位資料訊號組中之相應者而依序被致能。
本發明實施例提出的另一種閘極驅動電路，應用於包括印刷電路板之主動式矩陣顯示器，印刷電路板用以提供閘極電源電壓、控制訊號以及預設電位；本實施例中之閘極驅動電路包括：閘極電源電壓輸入線、控制訊號輸入線、預設電位輸入線、多個內部移位資料輸出通道組以及多個閘極訊號產生模組。其中，閘極電源電壓輸入線因電性耦接關係而接收閘極電源電壓，控制訊號輸入線因電性耦接關係而接收控制訊號，預設電位輸入線電性耦接至預設電位。每一閘極訊號產生模組包括電壓調制電路及閘極輸出緩衝電路；電壓調制電路電性耦接於閘極電源電壓輸入線與預設電位輸入線之間且包括輸出端及多個輸入端，這些輸入端電性耦接至內部移位資料輸出通道組中之相應者與控制訊號輸入線；閘極輸出緩衝電路電性耦接至電壓調制電路之輸出端以接收電壓調制電路對閘極電源電壓進行調制後而得的調制電壓訊號，其進一步用以依據調制電壓訊號依序輸出多個閘極訊號。
在本發明的一實施例中，上述之多個閘極訊號產生模組設置於單個閘極驅動積體電路內，以致於閘極驅動電路包括單個閘極驅動積體電路；又或者，上述之多個閘極訊號產生模組設置於至少兩個閘極驅動積體電路內，以致於閘極驅動電路包括至少兩個閘極驅動積體電路。
在本發明的一實施例中，上述之電壓調制電路包括第一導電類型電晶體、第二導電類型電晶體及控制單元；其中，第一導電類型電晶體之第一源/汲極電性耦接至閘極電源電壓輸入線；第二導電類型電晶體之第一源/汲極電性耦接至預設電位輸入線，第二導電類型電晶體之第二源/汲極電性耦接至第一導電類型電晶體之第二源/汲極且作為電壓調制電路之輸出端，第二導電類型電晶體之閘極與第一導電類型電晶體之閘極相電性耦接；控制單元與上述之多個內部移位資料輸出通道組中之相應者及控制訊號輸入線相電性耦接，用以控制第一與第二導電類型電晶體之導通/截止狀態。
在本發明的一實施例中，上述之閘極輸出緩衝電路包括多個並聯耦接的輸出級，這些輸出級分別電性耦接至上述之多個內部移位資料輸出通道中之相應者的多個內部移位資料輸出通道且依序被致能而輸出上述之多個閘極訊號。
在本發明的一實施例中，上述之預設電位輸入線透過設置於印刷電路板上之電阻與預設電位相電性耦接。
本發明實施例藉由將閘極驅動電路區分為多個閘極訊號產生模組並使這些閘極訊號產生模組皆具有獨立的電壓調制電路(例如用於削角調制)，以致於各個閘極訊號產生模組係採用不同之電壓調制電路提供的調制電壓訊號作為其電源電壓，因此可有效抑制大的峰值電流出現，避免多餘的功率損失及/或避免電路燒毀。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
參見圖2，本發明實施例提出的一種閘極驅動電路20與印刷電路板230相電性耦接。其中，印刷電路板230用以向閘極驅動電路20提供閘極電源電壓VGH、控制訊號CS以及預設電位例如接地電位GND。閘極驅動電路20包括閘極電源電壓輸入線201、控制訊號輸入線203、預設電位輸入線205、多個閘極訊號產生模組21、以及移位暫存器電路23；閘極電源電壓輸入線201因電性耦接關係而接收閘極電源電壓VGH，控制訊號輸入線203因電性耦接關係而接收控制訊號CS，預設電位輸入線205透過設置於印刷電路板230上的電阻RE 電性耦接至接地電位GND。
承上述，每一閘極訊號產生模組21包括電壓調制電路212及閘極輸出緩衝電路214。電壓調制電路212電性耦接於閘極電源電壓輸入線201與預設電位輸入線205之間，電壓調制電路212之多個輸入端電性耦接至控制訊號輸入線203以及移位暫存器電路23之多個內部移位資料輸出通道組1~N中的相應者。閘極輸出緩衝電路214電性耦接至電壓調制電路212之輸出端以接收電壓調制電路212對閘極電源電壓VGH進行調制後而得的調制電壓訊號VGG，在此，閘極輸出緩衝電路214係用以依據調制電壓訊號VGG依序輸出多個閘極訊號。本實施例中，閘極輸出緩衝電路214還電性耦接至移位暫存器電路23之多個內部移位資料輸出通道組1~N中之相應者。
參見圖3，本實施例中的移位暫存器電路23之內部移位資料輸出通道組1~N分別包括多個內部移位資料輸出通道以依序產生多個內部移位資料訊號，因而內部移位資料輸出通道組1~N則可依序產生N個內部移位資料訊號組，而每一內部移位資料訊號組包括多個依序產生的內部移位資料訊號。
參見圖4，其繪示出相關於本發明實施例之閘極訊號產生模組21的具體電路結構圖。如圖4所示，電壓調制電路212包括P型電晶體MPy、N型電晶體MNy以及控制單元2120。P型電晶體MPy之源極電性耦接至閘極電源電壓輸入線201以接收閘極電源電壓VGH，P型電晶體MPy之汲極作為調制電壓訊號VGG的輸出端。N型電晶體MNy的閘極與P型電晶體MPy的閘極相電性耦接，N型電晶體MNy之源極電性耦接至預設電位輸入線205，N型電晶體MNy之汲極電性耦接至P型電晶體MPy之汲極。控制單元2120包括反相器、或閘以及反及閘；其中，反相器用以對控制訊號CS執行反相操作而得反相後的控制訊號；或閘電性耦接至移位暫存器電路23之內部移位資料輸出通道組1~N中的內部移位資料輸出通道組Y之內部移位資料輸出通道Y1~Ym，用以對內部移位資料輸出通道Y1~Ym提供的內部移位資料訊號組執行邏輯或(OR)操作；反及閘用以對反相後的控制訊號與邏輯或操作之結果進行邏輯與非(NAND)操作來控制P型電晶體MPy與N型電晶體MNy之導通/截止狀態。在此，P型電晶體MPy與N型電晶體MNy之導通/截止狀態相反。
閘極輸出緩衝電路214包括多個並聯耦接的輸出級，這些輸出級分別電性耦接內部移位資料輸出通道Y1~Ym以接收由內部移位資料輸出通道Y1~Ym產生的內部移位資料訊號組之控制而被依序致能，從而輸出多個閘極訊號。進一步地，每一輸出級包括串聯相接且電性連接於調制電壓訊號VGG與電源電壓VEE之間的P型電晶體與N型電晶體、以及電性連接至P型電晶體與N型電晶體之汲極的RC串聯電路；其中，P型電晶體之閘極與N型電晶體之閘極電性相接並接受內部移位資料訊號之控制。在此，RC串聯電路係代表與此輸出級相電性耦接之閘極線的等效負載，而實際電路圖可參考圖5；如圖5所示，P型電晶體與N型電晶體的汲極之輸出係作為閘極線之輸出。
參見圖6，其繪示出相關於閘極訊號產生模組21之多個訊號的時序圖。結合圖4及圖6可以得知，在內部移位資料輸出通道Y1~Ym依序產生內部移位資料訊號期間，當控制訊號CS為高位準時，P型電晶體MPy導通且N型電晶體MNy截止，此時調制電壓訊號VGG的電位等於閘極電源電壓VGH，當控制訊號CS由高位準變為低位準時，P型電晶體MPy截止而N型電晶體MNy導通，此時調制電壓訊號VGG的電位將經由N型電晶體MNy與電阻RE 對接地電位GND放電而降低，並形成電流i(VGH)(如圖6中實線所示)。之後，調制電壓訊號VGG的電位再拉回至閘極電源電壓VGH時，電流i(VGH)會急劇增大而出現一個峰值電流。然，電流i(VGH)之峰值相對相關於先前技術且由圖6中虛線繪製之大的峰值電流而言，已經大幅度減小了，進而使得本發明之目的得以達成。
在此需要說明的是，本發明實施例之閘極驅動電路20中的各個閘極訊號產生模組21之閘極輸出緩衝電路214的各個輸出級並不限於由內部移位資料訊號來致能，其也可採用其他時脈訊號來致能。另外，本發明實施例之閘極驅動電路20中的各個閘極訊號產生模組21可設置於單個閘極驅動積體電路內，也可設置於至少兩個閘極驅動積體電路內；換而言之，本發明實施例之閘極驅動電路20包括單個閘極驅動積體電路或至少兩個閘極驅動積體電路。
綜上所述，本發明實施例藉由將閘極驅動電路區分為多個閘極訊號產生模組並使這些閘極訊號產生模組皆具有獨立的電壓調制電路，以致於各個閘極訊號產生模組係採用不同之電壓調制電路提供的調制電壓訊號作為其電源電壓，因此相較於先前技術中之閘極驅動電路僅採用單一電壓調制電路(例如脈衝調變電路)之電路設計而言，可有效抑制大的峰值電流出現，避免多餘的功率損失及/或避免電路燒毀。
此外，任何熟習此技藝者還可對本發明上述實施例提出的閘極驅動電路結構作適當變更，例如適當變更控制單元之電路設計，變更移位暫存器電路的數量，及/或將各個電晶體的源極與汲極之電連接關係互換等等。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．主動式矩陣顯示器
110．．．顯示基板
130．．．印刷電路板
132．．．脈寬調變電路
Y1、Y2．．．閘極驅動積體電路
VGH．．．閘極電源電壓
CS．．．控制訊號
VGG．．．調制電壓訊號
RE ．．．電阻
i(VGH)．．．電流
VEE．．．電源電壓
20．．．閘極驅動電路
201．．．閘極電源電壓輸入線
203．．．控制訊號輸入線
205．．．預設電位輸入線
GND．．．接地電位
230．．．印刷電路板
21．．．閘極訊號產生模組
212．．．電壓調制電路
214．．．閘極輸出緩衝電路
23．．．移位暫存器電路
2120．．．控制單元
P型電晶體．．．MPy
N型電晶體．．．MNy
Y1~Ym．．．內部移位資料輸出通道
圖1繪示出習知主動式矩陣顯示器的結構框圖。
圖2繪示出相關於本發明實施例的閘極驅動電路之電路框圖。
圖3繪示出圖2所示閘極驅動電路中之移位暫存器電路產生的多個內部移位資料訊號組之時序圖。
圖4繪示出圖2所示閘極驅動電路中之閘極訊號產生模組之具體電路結構。
圖5繪示出圖4所示輸出級與閘極線之連接關係。
圖6繪示出相關於圖4所示閘極訊號產生模組之多個訊號的時序圖。
VGH．．．閘極電源電壓
CS．．．控制訊號
VGG．．．調制電壓訊號
RE ．．．電阻
20．．．閘極驅動電路
201．．．閘極電源電壓輸入線
203．．．控制訊號輸入線
205．．．預設電位輸入線
GND．．．接地電位
230．．．印刷電路板
21．．．閘極訊號產生模組
212．．．電壓調制電路
214．．．閘極輸出緩衝電路
23．．．移位暫存器電路

Claims (9)

  1. 一種閘極驅動電路，適於接收一外部閘極電源電壓以及一外部控制訊號、依序產生多個內部移位資料訊號組以及藉此依序輸出多個閘極訊號，每一該些內部移位資料訊號組包括多個依序產生的內部移位資料訊號；該閘極驅動電路包括多個閘極訊號產生模組，且每一該些閘極訊號產生模組包括：一電壓調制電路，利用該些內部移位資料訊號組中之一相應者與該外部控制訊號對輸入至該電壓調制電路的該外部閘極電源電壓進行調制而得一調制電壓訊號；以及一閘極輸出緩衝電路，包括多個並聯耦接的輸出級，該些輸出級依序被致能以將該調制電壓訊號輸出而得該些閘極訊號中之部分者；其中該電壓調制電路包括：一第一電晶體，該第一電晶體之第一源/汲極因電性耦接關係而接收該外部閘極電源電壓；一第二電晶體，該第二電晶體之第一源/汲極電性耦接至一預設電位，該第二電晶體之第二源/汲極電性耦接至該第一電晶體之第二源/汲極且作為該調制電壓訊號之輸出端，該第二電晶體之閘極與該第一電晶體之閘極相電性耦接；以及一控制單元，依據該些內部移位資料訊號組中之該相應者與該外部控制訊號控制該第一與第二電晶體之閘極電壓以決定該第一與第二電晶體之導通/截止狀態；其中，該第一電晶體與該第二電晶體之導通/截止狀態相反。
  2. 如申請專利範圍第1項所述之閘極驅動電路，其中該些閘極訊號產生模組設置於單個閘極驅動極體電路內，以致於該閘極驅動電路包括單個閘極驅動極體電路。
  3. 如申請專利範圍第1項所述之閘極驅動電路，其中該些閘極訊號產生模組係設置於至少兩個閘極驅動積體電路內，以致於該閘極驅動電路包括至少兩個閘極驅動積體電路。
  4. 如申請專利範圍第1項所述之閘極驅動電路，其中該閘極輸出緩衝電路之該些輸出級係藉由該些內部移位資料訊號組中之該相應者而依序被致能。
  5. 一種閘極驅動電路，應用於包括一印刷電路板之液晶顯示器，該印刷電路板用以提供一閘極電源電壓、一控制訊號以及一預設電位；該閘極驅動電路包括：一閘極電源電壓輸入線，因電性耦接關係而接收該閘極電源電壓；一控制訊號輸入線，因電性耦接關係而接收該控制訊號；一預設電位輸入線，電性耦接至該預設電位；多個內部移位資料輸出通道組；以及多個閘極訊號產生模組，每一該些閘極訊號產生模組包括：一電壓調制電路，電性耦接於該閘極電源電壓輸入線與該預設電位輸入線之間且包括多個輸入端及一輸出端，該些輸入端電性耦接至該些內部移位資料輸出通道組中之一相應者與該控制訊號輸入線；以及一閘極輸出緩衝電路，電性耦接至該電壓調制電路之該輸出端以接收該電壓調制電路對該閘極電源電壓進行調制後而得的一調制電壓訊號，該閘極輸出緩衝電路用以依據該調制電壓訊號依序輸出多個閘極訊號；其中該電壓調制電路包括：一第一導電類型電晶體，該第一導電類型電晶體之第 一源/汲極電性耦接至該閘級電源電壓輸入線；一第二導電類型電晶體，該第二導電類型電晶體之第一源/汲極電性耦接至該預設電位輸入線，該第二導電類型電晶體之第二源/汲極電性耦接至第一導電類型電晶體之第二源/汲極且作為該電壓調制電路之該輸出端，該第二導電類型電晶體之閘極與該第一導電類型電晶體之閘極相電性耦接；以及一控制單元，與該些內部移位資料輸出通道組中之該相應者及該控制訊號輸入線相電性耦接，用以控制該第一與第二導電類型電晶體之導通/截止狀態。
  6. 如申請專利範圍第5項所述之閘極驅動電路，其中該些閘極訊號產生模組設置於單個閘極驅動積體電路內，以致於該閘極驅動電路包括單個閘極驅動積體電路。
  7. 如申請專利範圍第5項所述之閘極驅動電路，其中該些閘極訊號產生模組係設置於至少兩個閘極驅動積體電路內，以致於該閘極驅動電路包括至少兩個閘極驅動積體電路。
  8. 如申請專利範圍第5項所述之閘極驅動電路，其中該閘極輸出緩衝電路包括多個並聯耦接的輸出級，該些輸出級分別電性耦接至該些內部移位資料輸出通道組中之該相應者的多個內部移位資料輸出通道且依序被致能而輸出該些閘極訊號。
  9. 如申請專利範圍第5項所述之閘極驅動電路，其中該預設電位輸入線透過設置於該印刷電路板上之一電阻與該預設電位相電性耦接。
TW098145321A 2009-12-28 2009-12-28 閘極驅動電路 TWI405162B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098145321A TWI405162B (zh) 2009-12-28 2009-12-28 閘極驅動電路
US12/774,134 US8149025B2 (en) 2009-12-28 2010-05-05 Gate driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098145321A TWI405162B (zh) 2009-12-28 2009-12-28 閘極驅動電路

Publications (2)

Publication Number Publication Date
TW201123128A TW201123128A (en) 2011-07-01
TWI405162B true TWI405162B (zh) 2013-08-11

Family

ID=45046559

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145321A TWI405162B (zh) 2009-12-28 2009-12-28 閘極驅動電路

Country Status (2)

Country Link
US (1) US8149025B2 (zh)
TW (1) TWI405162B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM340549U (en) * 2008-04-01 2008-09-11 Richtek Technology Corp Apparatus for decreasing internal power loss in integrated circuit package
TWI437532B (zh) * 2011-07-01 2014-05-11 Novatek Microelectronics Corp 閘極驅動器及相關之顯示裝置
KR102142298B1 (ko) * 2013-10-31 2020-08-07 주식회사 실리콘웍스 게이트 드라이버 집적회로와 그의 구동 방법, 그리고 평판 디스플레이 장치의 제어 회로
US9484134B2 (en) * 2014-03-26 2016-11-01 Mediatek Inc. Feedthrough signal transmission circuit and method utilizing permanently on buffer and switchable normal buffer
EP3136773B1 (en) * 2014-05-12 2019-07-31 Huawei Technologies Co., Ltd. Method for establishing correspondence between sector of base station and antenna, base station, and antenna
CN104505048A (zh) * 2014-12-31 2015-04-08 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
TWI584588B (zh) * 2015-06-25 2017-05-21 聯發科技股份有限公司 饋通信號傳輸裝置與方法以及相關饋通信號傳輸電路
TWI559288B (zh) * 2015-09-25 2016-11-21 天鈺科技股份有限公司 閘極驅動電路、顯示裝置及閘極脈衝調變方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060238474A1 (en) * 2002-04-10 2006-10-26 Toshio Miyazawa Display device
US20080303765A1 (en) * 2007-06-05 2008-12-11 Funai Electric Co., Ltd. Liquid crystal display device and driving method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3049061B1 (ja) * 1999-02-26 2000-06-05 キヤノン株式会社 画像表示装置及び画像表示方法
FR2848359A1 (fr) * 2002-12-04 2004-06-11 St Microelectronics Sa Generateur d'impulsions modulees en largeur
TWI302283B (en) 2005-08-01 2008-10-21 Chi Mei Optoelectronics Corp Panel display apparatus and power supply circuit and power supply method therefor
JP4837519B2 (ja) 2006-10-16 2011-12-14 株式会社 日立ディスプレイズ 表示装置の駆動回路
US8289258B2 (en) * 2007-03-16 2012-10-16 Lg Display Co., Ltd. Liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060238474A1 (en) * 2002-04-10 2006-10-26 Toshio Miyazawa Display device
US20080303765A1 (en) * 2007-06-05 2008-12-11 Funai Electric Co., Ltd. Liquid crystal display device and driving method thereof

Also Published As

Publication number Publication date
TW201123128A (en) 2011-07-01
US8149025B2 (en) 2012-04-03
US20110273226A1 (en) 2011-11-10

Similar Documents

Publication Publication Date Title
TWI405162B (zh) 閘極驅動電路
CN109166600B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US9449711B2 (en) Shift register circuit and shading waveform generating method
TWI453722B (zh) 液晶顯示器之掃描線驅動裝置
WO2018129932A1 (zh) 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置
JP4943630B2 (ja) 表示装置の駆動装置
US10210944B2 (en) Inverter and method for driving the inverter, gate on array unit and gate on array circuit
US20110234565A1 (en) Shift register circuit, display device, and method for driving shift register circuit
CN103208262A (zh) 栅极驱动电路以及具有栅极驱动电路的显示装置
TW201545323A (zh) 顯示裝置
CN205028636U (zh) 移位寄存器单元、栅极驱动装置和显示装置
US9208740B2 (en) Gate driver and display device using the same
TWI417863B (zh) 具有低耗電流的液晶顯示器驅動電路
US10192474B2 (en) Controllable voltage source, shift register and unit thereof, and display
CN104318883A (zh) 移位寄存器及其单元、显示器和阈值电压补偿电路
US11081042B2 (en) Gate driving unit, driving method thereof, gate driving circuit and display device
WO2022062415A1 (zh) 电荷共享电路、方法、显示驱动模组和显示装置
TWI521495B (zh) 顯示面板、閘極驅動器與控制方法
KR102063642B1 (ko) 표시 패널 및 이를 구비한 표시 장치
CN113763859B (zh) 移位寄存器及其驱动方法、栅极驱动电路、面板及装置
TWI469116B (zh) 負載驅動裝置及其驅動方法
CN114974067A (zh) 驱动电路及其驱动方法、显示面板
CN101114525B (zh) 移位寄存器阵列
CN108230998B (zh) 发射控制驱动电路、发射控制驱动器及有机发光显示装置
CN101739937B (zh) 栅极驱动电路