TWI404186B - 半導體組件用之電連接導體、半導體組件以及電連接導體之製造方法 - Google Patents

半導體組件用之電連接導體、半導體組件以及電連接導體之製造方法 Download PDF

Info

Publication number
TWI404186B
TWI404186B TW098134743A TW98134743A TWI404186B TW I404186 B TWI404186 B TW I404186B TW 098134743 A TW098134743 A TW 098134743A TW 98134743 A TW98134743 A TW 98134743A TW I404186 B TWI404186 B TW I404186B
Authority
TW
Taiwan
Prior art keywords
conductor
conductor layer
electrical connection
layer
semiconductor component
Prior art date
Application number
TW098134743A
Other languages
English (en)
Other versions
TW201025537A (en
Inventor
Michael Zitzlsperger
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201025537A publication Critical patent/TW201025537A/zh
Application granted granted Critical
Publication of TWI404186B publication Critical patent/TWI404186B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Description

半導體組件用之電連接導體、半導體組件以及電連接導體之製造方法
本發明涉及一種半導體組件用之電連接導體、以及電連接導體之製造方法。此外，本發明提供一種具有電連接導體之半導體組件。
本專利申請案主張德國專利申請案10 2008 051 928.6之優先權，其已揭示的整個內容在此一併作為參考。
製造半導體組件時，通常使用所謂導線架。導線架具有用於電子組件(例如，半導體組件)之電連接導體。電連接導體例如藉由導線架之框而連接且固定在該框中。導線架通常至少由沖製之銅片所構成。吾人通常將導線架稱為金屬板，其中藉由空白區而形成電連接導體。
在製造習知的半導體組件時，通常使至少一個半導體晶片在機械上與電性上與預設之電連接導體相連接。然後，使晶片和每一電連接導體之一部份都以一種包封物質來包封。電連接導體例如在互相面對的側面上由該包封物質突出來。
本發明的目的是提供一種半導體組件用之電連接導體，其可較傳統的電連接導體有更多個方面的應用。此外，本發明提供一特別有利的具有電連接導體之半導體組件以及電連接導體之製造方法。
本發明提供一種半導體組件(特別是光電半導體組件)用之電連接導體，具有第一導體層和第二導體層，其經由互相面對的主面而互相連接。第一導體層、第二導體層或此二者具有至少一薄化的區域，其中此區域的層厚度小於該二個導體層的最大層厚度。
電連接導體及其每一導體層是特殊的自我承載元件或無承載性的元件，即，其特別是處於一種狀態中，此狀態中該電連接導體未具備其它材料、外形穩定且可在保持其外形的情況下移動及輸送。可導電的塗層例如薄的金屬塗層或透明的導電氧化物之薄層施加在材料面上，這些塗層不屬於”第一導體層”或”第二導體層”。這在一種處於”不是施加在另一材料上而是未具有其它材料”的形式中的塗層由於缺乏外形穩定性而不適於一般的處理時特別適當。
依據一適當的實施形式，第一導體層和第二導體層所具有的最大厚度至少是50微米，較佳是至少80微米或至少90微米。即，導體層在至少一位置處必須具有一至少與上述厚度之一種一樣大的厚度，其中此厚度是指垂直於導體層之主延伸面之厚度。
依據至少一實施形式，第一導體層、第二導體層以及此二者是一種金屬板或具有一個金屬板。
該些導體層分別具有一種面形式，其具有互相面對的主面，各主面經由側面而互相連接，各側面分別都小於主面。
在一種措施中形成電連接導體，其至少具有第一導體層和第二導體層形式之二個部份，且此措施中使至少一導體層設有一薄化的區域，則藉此措施可形成一具有多個其它特性的電連接導體，這些特性超過傳統的特性，例如包括導電性以及可作為半導體晶片用之載體之特性。
術語”薄化的區域”未指出用來形成此種區域之特定的製造方法。明確而言，由固定厚度之導體層開始，薄化的區域例如藉由蝕刻或模壓使材料剝除而形成。然而，這不是必要的。例如，導體層主要是以較薄或較厚的區域來形成。”薄化的區域”通常定義成：該區域中導體層的層厚度小於最大的層厚度，這與製造方法無關。”薄化的區域”可適當的具有一種厚度，其較該導體層之最大厚度至少小10%、25%或35%。例如，”薄化的區域”所具有的厚度可較該導體層之最大厚度小40%或50%。
依據電連接導體之至少一實施形式，在電連接導體之第一側上形成一具有矽樹脂之包封物質。換言之，該包封物質形成二個導體層用之外殼物質。
矽樹脂之優點在於：在短波長之電磁輻射入射時，老化速率較其它包封物質(例如，光樹脂)小很多。此外，矽樹脂所具有的耐溫性例如較環氧化物者高很多。環氧化物典型上可加熱至最多大約150℃而未受損，但矽樹脂可加熱至200℃。
該包封物質較佳是使用矽樹脂，其硬度在折射率1.41至1.57時是在Shore A=20至D=90之範圍中。
因此，該包封物質可由此處所述之一種或多種矽樹脂所構成，其中另外可在矽樹脂中施加對輻射具有反射性或吸收性的填料，例如，TiO2 或炭黑。
又，該包封物質亦可使用混合材料，例如，矽樹脂和環氧化物之混合物或矽樹脂與其它有機材料(例如，含有乙烯基或丙烯基之材料)之混合物。
上述形式之混合材料之輻射穩定性和熱穩定性較純環氧化物還佳且另外具有良好的機械特性(例如，堅韌性)。
依據電連接導體之至少一實施形式，電連接導體在一橫向中與該包封物質重疊之區域中的與第一側相面對的第二側上至少一部份未具有該包封物質及電性絕緣材料。該電連接導體較佳是可表面安裝者。有利的是可在該電連接導體之裸露的部份(即，第二側)上達成一種外部電性接觸。
依據電連接導體之至少一實施形式，第一導體層是第一導線架之一部份且第二導體層是第二導線架之一部份。第二導線架在一唯一之組合式導線架中互相連接。如本文開頭所述，導線架是一種金屬板，其中半導體組件用的多個電連接導體互相連接，各電連接導體在金屬板中藉由板中對應的空白區而形成。術語”導線架”已為人所知，特別是已為光電領域的專家所知悉。
術語”導體層”未必隱含單件式的層。反之，導體層亦可具有多個互相隔開且相鄰配置之多個部份層。
依據電連接導體之至少一實施形式，第一和第二導體層分別具有至少一薄化的區域，其中該層之厚度小於最大的層厚度。因此，該電連接導體中就形成其它的功能或特殊形式和結構而言仍有更大的可變化性。
在此種形式的佈置中，第一導體層之薄化的區域在橫向中是與第二導體層之薄化的區域相重疊。本申請案中所謂橫向是指一種與對應的導體層或電連接導體之主延伸面平行而延伸的方向。
依據至少另一實施形式，第一導體層具有至少一缺口。此缺口例如可以是導體層中之洞或空白區，其經由該導體層之整個厚度而延伸。該空白區可在至少一側上敞開，即，該空白區未必在全部的側面上橫向地由導體層之材料所包圍。在第一導體層具有多個互相隔開之部份層時，空白區是一種介於多個部份層之間的間隙。
依據該實施形式之至少一佈置方式，第一導體層具有一與該缺口相鄰的薄化的區域。
依據該實施形式之至少一佈置方式，第二導體層具有一薄化的區域，其在橫向中是與第一導體層之缺口相重疊。此缺口和該薄化的區域可完全重疊。然而，其亦可只一部份互相重疊，即，該缺口可一部份在橫向中對該薄化的區域形成偏移。
依據另一佈置方式，該缺口在第一導體層之俯視圖中的開口面積小於第二導體層之與該缺口重疊之薄化的區域在該俯視圖中的面積。俯視圖是指在與導體層或電連接導體之一之主延伸面相垂直之觀看角度下所看到的圖式。或是，該缺口之開口面積在俯視圖中大於第二導體層之與該缺口相重疊的區域在該俯視圖中觀看時的面積。
依據至少一實施形式，第一導體層具有一個部份，該部份在橫向中與第二導體層之一部份重疊，其中該第一導體層之該部份與該第二導體層之橫向中重疊之該一部份都不具有該電連接導體之材料。在上述二個部份之間特別是存在一間隙。
在一佈置中，第一導體層之一部份與該缺口相鄰接。
依據該電連接導體之至少另一佈置方式，在一邊緣上存在第一導體層的一部份，其與第二導體層之一部份重疊，其中在第一導體層之該部份和第二導體層之該部份之間是一種區域，其未具有該電連接導體之材料。在上述二個部份之間特別是存在一間隙。
電連接導體之至少另一實施形式之設計方式是，第一和第二導體層藉由一連接媒體而互相連接。此連接媒體在一佈置中是良好的導電材料及/或導熱材料。該連接媒體可以是一種焊劑或可導電之黏合物。
依據電連接導體之至少另一實施形式，在第二導體層之一部份上設有晶片安裝區。第一導體層在晶片安裝區之此側上配置在第二導體層之後。該晶片安裝區特別是設置在該電連接導體之凹口中。
在電連接導體之至少另一實施形式中，存在至少一內壁，其主延伸面傾斜於該電連接導體之主延伸面而延伸且在與該電連接導體之主延伸面比較下朝向該晶片安裝區而傾斜。這樣所形成的內壁在光電組件中作為半導體晶片所發出或所接收之電磁輻射用的反射器。
提供一種半導體組件，其在至少一實施形式中具有電連接導體。此電連接導體在第一側上設有半導體晶片和包封物質，其中該包封物質圍繞該半導體晶片且形成在該電連接導體上。換言之，該包封物質以單件方式而形成且包封著該晶片以及依位置而包封著該電連接導體。
依據一實施形式，該半導體組件是光電半導體組件。半導體晶片特別適合用來發出及/或接收電磁輻射。
依據半導體組件之至少另一實施形式，電連接導體在一與第一側相面對的第二側上在橫向中與該包封物質重疊之區域中至少一部份未具有該包封物質和其它的絕緣材料。即，電連接導體在該區域中之第二側上至少一部份未具有該包封物質，該區域中在相面對的第一側上存在該包封物質。第二側上該電連接導體之裸露之部份特別是作為該半導體組件之外部電性連接處。
一些不屬上述的實施形式中，該電連接導體在該包封物質中完全由該包封物質所圍繞且該電連接導體之另一部份由該包封物質中突出而在該包封物質的背面上成弧形。
依據半導體組件之另一佈置方式，該電連接導體在第二側上之一在橫向中與半導體晶片重疊之區域未具有該包封物質且亦未具有其它的電性絕緣材料。
半導體晶片特別是一種發光二極體晶片，其中此發光二極體晶片不限於發出可見光的晶片而是指一般之可發出電磁輻射之所有半導體晶片。此半導體晶片特別是具有一種磊晶半導體層序列，其包括活性層，此活性層中產生電磁輻射。
依據另一實施形式，該包封物質的大部份或全部都可使輻射透過，其可透過輻射的部份對該半導體晶片所發出之光譜中的電磁輻射所具有的透射率至少是50%，較佳是70%。
依據該半導體組件之另一實施形式，其所具有的第二電連接導體同樣具有第一和第二導體層，此二個導體層經由相面對的主面而互相連接。該第二電連接導體是依據上述至少一實施形式而形成。
依據該半導體組件之另一實施形式，該電連接導體完全地或至少80%(較佳是90%)在橫向中與該包封物質重疊。依據另一實施形式，該包封物質亦可用於該第二電連接導體。
本發明亦提供一種半導體組件用之電連接導體之製造方法。此方法中製備一第一導體層和一第二導體層。各導體層分別具有互相遠離之主面。第一和第二導體層經由其主面而互相連接，使各主面互相面對。第一和第二導體層之連接特別是在各導體層已製備之後才進行。此外，第一導體層中、第二導體層中或第一和第二導體層中形成至少一薄化的區域，其中各導體層的層厚度小於其本身最大的層厚度。
薄化的區域之形成可在第一和第二導體層相連接之後才進行。薄化的區域的形成特別是亦可在相對應的導體層之製備期間才進行。該導體層立即以一薄化的區域來形成。然而，該薄化的區域特別是亦可藉由材料剝蝕或材料變形來形成。
本發明之電連接導體、半導體組件及其製造方法之其它優點、較佳的實施形式以下將參照圖式中的實施例來說明。
各圖式和實施例中相同或作用相同的各組件分別設有相同的參考符號。所示的各元件和各元件之間的比例未必依比例繪出。反之，為了清楚之故各圖式的一些細節已予放大地顯示出。
第1圖顯示第一導體層11和第二導體層12。第一和第二導體層具有多個薄化的區域，其將在第2圖中詳述。第一導體層11另外具有多個缺口。該些缺口例如能以孔洞來形成。然而，該些缺口亦可以是空白區，其在至少一側上敞開或將該第一導體層11之在第1圖中不同的可見部份互相隔開。換言之，第一導體層11亦具有多個互相分開的部份。
第一和第二導體層都具有導電材料。各導體層特別是亦可完全由導電材料所構成。或是，各導體層只有一部份由導電材料所構成。然而，各導體層的大部份(例如，大於50%，大於75%或大於80%)較佳是由導電材料所構成。
導體層11、12具有金屬材料或由其所構成。該二個導體層例如大部份可由銅構成。或是，各導體層例如可以至少另一金屬(例如，金、銀或錫)來塗佈。
該二個導體層11、12或其中一導體層之最大厚度13例如是0.1mm、0.15mm或0.2mm。特別是亦可使用具有不同的最大厚度23之導體層。例如，第一導體層11具有0.15mm之最大厚度，第二導體層12具有0.4mm之最大厚度，或反之亦可。
為了製成該電連接導體10，則第一和第二導體層11、12須藉由一連接材料3而互相連接，請參閱第2圖。該連接材料3例如是焊錫或可導電之黏合物。基本上亦可使用電性絕緣之連接材料。
在第一導體層11和第二導體層12藉由該連接材料3而互相連接之後，亦可首先產生第一導體層11之至少一些薄化的區域和一些缺口4。
如第2圖所示，電連接導體10可藉由使用至少二個導體層11、12而以技術上簡單的方式設有多個三維之結構，其能以不同的方式而耗費不高或耗費不是很高地來製成。
第2圖所示之電連接導體10中，第一導體層11在第一邊緣上具有一薄化的區域111，其在橫向中是與第二導體層12之薄化的區域121相重疊。在第一導體層之薄化的區域111和第二導體層之薄化的區域121之間是一種未具有電連接導體之材料之區域。第2圖中，多個薄化的區域之間之整個區域在邊緣111、121上未具有該電連接導體之材料。然而，該區域之一部份亦可具有該電連接導體之材料，該連接材料3例如可伸入至該區域中。
電連接導體之一邊緣上之間隙在待製成的組件中例如可作為包封物質用之固定元件，使該包封物質和電連接導體之去積層(delamination)之危險性大大地下降。當第一導體層11和第二導體層12之各部份之間的各間隙之至少一部份是以包封物質來填入時，則第2圖所示之電連接導體之其它結構亦可作為包封物質用之固定元件。
第一導體層11之第2圖所示之薄化的區域112、113是與缺口4相鄰接。此外，各區域112、113分別在橫向中由第二導體層12之薄化的區域122之一部份突出，其間分別形成間隙。又，在電連接導體10中亦形成一凹口。此凹口之橫切面在俯視圖中已放大，其是由第一導體層11之外側延伸至第二導體層12。
此種凹口例如可用作該電連接導體10之純固定元件。又，此種凹口之底部亦可用作半導體晶片之安裝面，該半導體晶片配置在該凹口中。
第2圖中該電連接導體10之中央形成另一凹口。第一導體層之薄化的區域114、115在此凹口中鄰接於一缺口4且在橫向中突出於第二導體層12之薄化的區域123。第一導體層11之薄化的區域114、115和第二導體層12之薄化的區域123之間是一種間隙。與先前之凹口不同之處在於，此凹口具有另一種形式的橫切面。由第一導體層11之外側開始，該凹口之橫切面在該缺口內部中首先變小，以便在第二導體層12之區域中又變大。
第一導體層之鄰接於該缺口4之薄化的區域114、115是與薄化的區域112、113不同而形成在導體層11之一部份中，該一部份是面向第二導體層12且形成第一導體層11之主面，藉此使第一導體層11與第二導體層12相連接。
第2圖所示之電連接導體之實施例中，第一導體層11存在另一薄化的區域116，其在橫向中與第二導體層12之一部份重疊。於此，薄化的區域116和第二導體層12之被該區域116所突出之部份之間的區域中只有一部份未具有電連接導體10之材料。這是藉由”第二導體層12之薄化的區域124只有一部份是與薄化的區域116相重疊”來達成。第二導體層12之薄化的區域124在橫向中亦只有一部份與另一缺口4相重疊，薄化的區域116鄰接於該缺口4。
藉由上述在橫向中一部份相重疊，則可在電連接導體10中有效地形成較各導體層11、12中還小的結構元件，例如，突出部份或開口。當薄化的區域和缺口藉由蝕刻而形成在由金屬構成的導體層中時，則薄化的區域和缺口之橫向範圍之最小大小是位於未結構化之導體層之最大厚度之數量級(order)中。
在電連接導體10之第二邊緣上，該第一導體層11具有一未薄化之部份118，其在橫向中是由第二導體層12之一部份125突出，其中在導體層11、12之部份118、125之間形成一間隙。該間隙亦可作為該包封物質用之固定元件。
第3圖至第9圖分別顯示一種半導體組件之實施例。此半導體組件例如是光電組件，例如，發光二極體組件，其具有第一電連接導體10和第二電連接導體20。第一電連接導體10具有晶片安裝區5，其上以機械式及可導電方式安裝一個半導體晶片50。
半導體晶片50例如是發光二極體晶片，其具有一圍繞活性層之磊晶半導體層序列。此活性層特別是可由多個部份層所組成，各個部份層特別是亦可具有不同之材料成份。
半導體層序列例如具有III-V-化合物-半導體材料。III-V-化合物半導體材料具有至少一種來自第三族的元素(例如，硼、鋁、鎵、銦)以及一種來自第五族的元素(例如，氮、磷、砷)。此概念“III-V-化合物半導體材料”特別是包括二元、三元或四元化合物之基團(group)，其含有來自第三族之至少一元素和來自第五族之至少一元素，例如，氮化物和磷化物化合物半導體。此種二元、三元或四元化合物可另外具有一種或多種摻雜物質以及其它成份。
活性層11較佳是包括一pn-接面、一雙異質結構、一單一量子井(SQW,single quantum well)或特別是一多量子井結構(MQW,multi quantum well)以產生輻射。此名稱量子井結構此處未指出量子化的維度。因此，量子井結構可另外包含量子槽、量子線和量子點以及這些結構的每一種組合。
例如，MQW-結構已為此行的專家所知悉在第3圖、第4圖、第5圖、第8圖和第9圖所示的實施例中，晶片安裝區5分別形成在第一電連接導體10之第二導體層12之一外表面上。第一導體層11在該晶片安裝區5之此側上位於第二導體層12之後。因此，半導體晶片50至少一部份在橫向中由第一電連接導體10之材料所圍繞著。換言之，半導體晶片50配置在第一電連接導體10之一凹口中。
在晶片安裝區5和半導體晶片50之此側上，第一電連接導體10和半導體晶片50設有該半導體組件之包封物質9。此包封物質9包封著該半導體晶片50且形成在電連接導體10上。在電連接導體10之與晶片安裝區5相面對的此側上，該電連接導體10未具有該包封物質和其它電性絕緣材料。第一電連接導體10之外表面之區域例如用作該半導體組件之外部電性接觸面81。
在第3圖、第4圖、和第8圖所示之實施例中，晶片安裝區5形成在第二導體層12之薄化的區域122之一外表面上。
當晶片安裝區5形成在第二導體層12之薄化的區域122之外表面上時，可使晶片安裝區5和外部之電性接觸面81之間的間距特別小。於是，可使半導體晶片50和電性接觸面81之間的熱阻特別小，這對於該半導體組件之操作、功率和持久性有良好的作用。
然而，特別小的熱阻通常總是在該晶片安裝區5形成在第二導體層之一外表面(即，“下方之”遠離主輻射方向之導體層)上時才可達成，這與該晶片安裝區是否形成在未薄化或薄化的區域無關。例如，當第一導體層是由銅構成時，該導體層的厚度只對該熱阻造成小的影響。反之，當該晶片安裝區5形成在第一導體層之一外表面(即，“上方之”在主輻射方向中配置在第二導體層之後的導體層)上時，則可依據第二層和第一層之間的佈置而造成一種蓄熱現象。這對於熱阻而言會造成不良作用。因此，基本上亦可在第二導體層之外表面上形成該晶片安裝區5，請參閱第6圖和第7圖。
在第5圖和第9圖所示之半導體組件之實施例中，晶片安裝區5分別形成在第二導體層12之一部份之一外表面上，該一部份之厚度等於第二導體層之最大厚度。
在第5圖所示之實施例中，第二導體層12在邊緣上分別具有薄化的區域121、122。
反之，第9圖之半導體組件例如具有第一電連接導體10之第二導體層12，其未具有薄化的區域。在此種情況下，第二導體層12例如由厚度為定值之金屬板所形成。
在第3圖、第5圖、第8圖、和第9圖所示之實施例中，配置有半導體晶片50之凹口形成為一種固定元件，其中第一導體層11之一些部份和第二導體層12之由第一導體層突出之部份之間存在著由包封物質9來填充之間隙。
與上述實施例不同之處是，第4圖所示之半導體組件具有一有邊緣之凹口，該凹口可作為反射器。第4圖之實施例中，晶片安裝區5由該凹口之至少二個內壁所包圍，晶片安裝區5之主延伸面51是傾斜於電連接導體10之主延伸面而延伸且與電連接導體10之主延伸面比較時是朝向晶片安裝區5而傾斜。
第4圖中顯示多個內壁，其由多個矩形之階梯來形成。然而，實際上其不是矩形之階梯而是有一部份成弧形之圓形化的面。當藉由蝕刻而在厚度固定之金屬板中形成該缺口4、第一導體層之薄化的區域112、113和第二導體層121之薄化的區域122時，則形成凹形之弧形。內壁之階梯之此種凹形的弧形顯示在第12圖所示之區段中。
內壁亦能以其它方式來形成。又，亦可採用其它措施，以使內壁平滑。第12圖中藉由虛線來表示：平滑化之內壁之延伸和形式。邊緣之平滑化或去除例如可藉由電力拋光或類似方法來達成。內壁廣泛地形成，使半導體晶片50之電磁輻射可在內壁上轉向至半導體組件之發射方向中。
當該電連接導體10之內壁形成為反射器時，如第4圖和第12圖所示，有利的方式是使形成有晶片安裝區50之凹口之底部儘可能深，因此使”反射器”儘可能高地超過晶片5。例如，第二導體層12之薄化的區域122較第二導體層之最大厚度薄了至少60%、至少70%或至少80%。此外，整個電連接導體10例如具有至少4毫米、至少5毫米或至少6毫米之總厚度。
第6圖和第7圖所示的實施例中，晶片安裝區5形成在第一導體層11之外表面上。第二導體層12配置在第一導體層11之遠離該晶片安裝區5之一側上。
第6圖所示之實施例中，第一導體層11例如不具有缺口。
與上述實施例不同之處是，第7圖所示之實施例中第一電連接導體10之第一導體層11具有一缺口4，其與薄化的區域112、113相鄰接，以形成一固定元件。然而，此固定元件之凹口未具有半導體晶片50。
該包封物質9例如具有矽樹脂或至少一大部份是由矽樹脂所構成。該包封物質9之一部份例如形成一透鏡91。該包封物質9例如在橫向中分別完全圍繞第一電連接導體10和第二電連接導體20且在一側上完全覆蓋各個電連接導體10、20。
與所示的圖式不同，該包封物質9例如同樣可覆蓋電連接導體之遠離半導體晶片之一側的一部份。在此種情況下，電連接導體10、20之其它部份亦未具備該包封物質9和其它電性絕緣材料且在第一電連接導體10時形成電性接觸面81，在第二電連接導體20時形成電性接觸面82。
第二電連接導體20類似於第一電連接導體而具有至少一第一導體層21和一第二導體層22。第一電連接導體10及/或第二電連接導體20亦可具有其它導體層，但其未顯示在實施例中。
半導體晶片50例如藉由連接線6而可導電地與第二電連接導體20之內部電性連接面7相連接。在與該內部電性連接面7相面對的一側上，第二電連接導體具有外部電性連接面82，其未具有絕緣材料。亦可不使用該連接線6，此時使用其它的電性連接媒體使半導體晶片50可與第二電連接導體20形成可導電的連接。
雷連接導體10、20中之至少一個亦能以單件方式或單一部份來形成。
第3圖、第4圖、第5圖、第7圖、第8圖和第9圖之實施例中，第二電連接導體都以相同形式來形成，其在第一導體層21中分別具有第一薄化的區域211，此區域211在橫向中由第二導體層22之第一薄化的區域221突出。第一薄化的區域211、221之間存在一間隙。又，第一導體層21具有第二薄化的區域212，其在橫向中由第二導體層22之第二薄化的區域222突出。在各薄化的區域212、222之間存在一間隙。
第6圖所示的實施例中，第二電連接導體20之第一導體層具有薄化的區域211、212，其與第一導體層21之缺口4相鄰接。第二電連接導體20之第二導體層22例如未具有薄化的區域。內部接觸面7是由第二導體層22之外表面來形成。
第10圖顯示第3圖、第4圖、第5圖、第8圖或第9圖之半導體組件之俯視圖之第一實施例。此實施例中該半導體晶片50在橫向中完全由第一連接層11和可能存在之第二連接層12之一些部份所包圍。換言之，電連接導體10存在一缺口，其中配置著該半導體晶片50，其在全部的側面上都具有內壁。
與上述形式不同之處是，第11圖所示之俯視圖中，配置有半導體晶片50之該凹口是一種在二個相對側敞開的溝渠。此實施例中，第3圖、第4圖、第5圖、第8圖和第9圖之切面圖亦可以是半導體組件之側視的俯視圖，此乃因該凹口在二側上是側面敞開者。
本發明當然不限於依據各實施例中所作的描述。反之，本發明包含每一新的特徵和各特徵的每一種組合，特別是包含各申請專利範圍或不同實施例之各別特徵之每一種組合，當相關的特徵或相關的組合本身未明顯地顯示在各申請專利範圍中或各實施例中時亦屬本發明。
3．．．連接媒體
4．．．缺口
5．．．晶片安裝區
6．．．連接線
7．．．第二電連接導體之內部連接面
9．．．包封物質
10．．．第一電連接導體
11．．．第一導體層
12．．．第二導體
13．．．第一導體層之最大厚度
14．．．第一導體層之薄化的區域之薄化後的厚度
20．．．第二電連接導體
21．．．第一導體層
22．．．第二導體層
23．．．第二導體層之最大厚度
24．．．第二導體層之薄化的區域之厚度
50．．．半導體晶片
51．．．內壁之傾斜之主延伸面
81．．．第一電連接導體之外部連接面
82．．．第二電連接導體之外部連接面
91．．．透鏡
111、112、113、114、115、116、117．．．第一電連接導體之第一導體層之薄化的區域
118、119．．．第一電連接導體之第一導體層之未薄化的區域
121、122、123、124、125．．．第一電連接導體之第二導體層之薄化的區域
128、129．．．第一電連接導體之第二導體層之未薄化的區域
211、212．．．第二電連接導體之第一導體層之薄化的區域
221、222．．．第二電連接導體之第二導體層之薄化的區域
第1圖是本發明第一實施例中電連接導體或半導體組件之製造期間第一和第二導體層之切面圖。
第2圖是第一實施例之電連接導體之切面圖，其具有第1圖所示的導體層。
第3圖是第一實施例之半導體組件之切面圖。
第4圖是第二實施例之半導體組件之切面圖。
第5圖是第三實施例之半導體組件之切面圖。
第6圖是第四實施例之半導體組件之切面圖。
第7圖是第五實施例之半導體組件之切面圖。
第8圖是第六實施例之半導體組件之切面圖。
第9圖是第七實施例之半導體組件之切面圖。
第10圖是第3圖、第5圖、第8圖或第9圖所示之半導體組件之第一例的俯視圖。
第11圖是第3圖、第5圖、第8圖或第9圖所示之半導體組件之第二例的俯視圖。
第12圖是第4圖所示之組件之一部份的切面圖。
4．．．缺口
5．．．晶片安裝區
6．．．連接線
7．．．第二電連接導體之內部連接面
9．．．包封物質
10．．．第一電連接導體
11．．．第一導體層
12．．．第二導體
13．．．第一導體層之最大厚度
14．．．第一導體層之薄化的區域之薄化後的厚度
20．．．第二電連接導體
21．．．第一導體層
22．．．第二導體層
23．．．第二導體層之最大厚度
50．．．半導體晶片
81．．．第一電連接導體之外部連接面
82．．．第二電連接導體之外部連接面
91．．．透鏡
111、113、114．．．第一電連接導體之第一導體層之薄化的區域
121、122、123．．．第一電連接導體之第二導體層之薄化的區域
128、129．．．第一電連接導體之第二導體層之未薄化的區域
212．．．第二電連接導體之第一導體層之薄化的區域
221、222．．．第二電連接導體之第二導體層之薄化的區域

Claims (13)

  1. 一種半導體組件，包括：第一和第二電連接導體，分別具有第一和第二導體層，其經由互相面對之主面以藉由電性絕緣之連接材料而互相連接，其中該第一、第二導體層、或該第一和第二導體層具有至少一薄化的區域，其中該薄化的區域之層厚度小於其最大的層厚度，其中該第一電連接導體在第一側上設有半導體晶片和包封物質，該包封物質圍繞著該半導體晶片且形成在該第一電連接導體上，其中該半導體晶片機械地且可導電地安裝在該第一電連接導體之晶片安裝區上且藉由電連接媒體而與該第二電連接導體相連接。
  2. 如申請專利範圍第1項之半導體組件，其中該包封物質具有矽樹脂。
  3. 如申請專利範圍第1或2項之半導體組件，其中該電連接導體在與該第一側相面對的第二側上，在橫向中與該包封物質相重疊之區域中，未具有該包封物質和電性絕緣材料。
  4. 如申請專利範圍第1或2項之半導體組件，其中該第一導體層是第一導線架之一部份且第二導體層是第二導線架之一部份，其中該第二導線架在唯一之組合式導線 架中互相連接。
  5. 如申請專利範圍第1或2項之半導體組件，其中該第一和該第二導體層分別具有至少一薄化的區域，其中該薄化的區域之層厚度小於其最大的層厚度，且特別是該第一導體層之該薄化的區域在橫向中是與該第二導體層之該薄化的區域相重疊。
  6. 如申請專利範圍第1或2項之半導體組件，其中該第一導體層具有至少一凹口，且特別是該第一導體層具有一薄化的區域，其鄰接於該第一導體層之缺口。
  7. 如申請專利範圍第6項之半導體組件，其中該第二導體層具有一薄化的區域，且該第一導體層之缺口在橫向中與該第二導體層之薄化的區域相重疊。
  8. 如申請專利範圍第6項之半導體組件，其中該第一導體層之與該缺口相鄰接的部份在橫向中由該第二導體層之一部份中突出，且介於此二個部份之間的區域未具有該電連接導體之材料。
  9. 如申請專利範圍第1或2項之半導體組件，其中在一邊緣上存在著該第一導體層之一部份，其在橫向中由該第二導體層之一部份突出，且介於此二個部份之間的區域未具有該電連接導體之材料。
  10. 如申請專利範圍第1或2項之半導體組件，其中該晶片安裝區設置在該第二導體層之一部份上，且該第一導體層在該晶片安裝區之此側上配置在該第二導體層之後。
  11. 如申請專利範圍第10項之半導體組件，其中存在著至少一內壁，其主延伸面傾斜於該電連接導體之主延伸面而延伸，且在與該電連接導體之主延伸面比較下，朝向該晶片安裝區而傾斜。
  12. 如申請專利範圍第1或2項之半導體組件，其中該電連接導體在與該第一側相面對的第二側上，在橫向中與該半導體晶片相重疊之區域中，未具有該包封物質和電性絕緣材料。
  13. 一種電連接導體之製造方法，包括以下各步驟：製備第一和第二導體層都具有二個互相遠離的主面；經由該二個主面藉由電性絕緣之連接材料而將該第一和該第二導體層相連接，使該些主面互相面對；在該第一、第二導體層中、該第一和該第二導體層中都形成至少一薄化的區域，其中各導體層之層厚度小於其最大的層厚度。
TW098134743A 2008-10-16 2009-10-14 半導體組件用之電連接導體、半導體組件以及電連接導體之製造方法 TWI404186B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008051928A DE102008051928A1 (de) 2008-10-16 2008-10-16 Elektrischer Anschlussleiter für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines elektrischen Anschlussleiters

Publications (2)

Publication Number Publication Date
TW201025537A TW201025537A (en) 2010-07-01
TWI404186B true TWI404186B (zh) 2013-08-01

Family

ID=41467195

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134743A TWI404186B (zh) 2008-10-16 2009-10-14 半導體組件用之電連接導體、半導體組件以及電連接導體之製造方法

Country Status (3)

Country Link
DE (1) DE102008051928A1 (zh)
TW (1) TWI404186B (zh)
WO (1) WO2010043205A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010023815A1 (de) 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071545B1 (en) * 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
US20060208363A1 (en) * 2005-03-16 2006-09-21 Shiu Hei M Three-dimensional package and method of forming same
US20070182003A1 (en) * 2006-02-03 2007-08-09 Infineon Technologies Ag Stackable Semiconductor Device and Method for Producing the Same
US20080067649A1 (en) * 2006-09-12 2008-03-20 Mitsui High-Tec, Inc. Semiconductor device, lead-frame product used for the same and method for manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677672B2 (en) * 2002-04-26 2004-01-13 Semiconductor Components Industries Llc Structure and method of forming a multiple leadframe semiconductor device
US6747341B2 (en) * 2002-06-27 2004-06-08 Semiconductor Components Industries, L.L.C. Integrated circuit and laminated leadframe package
CN100490140C (zh) * 2003-07-15 2009-05-20 飞思卡尔半导体公司 双规引线框
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
JP2006012868A (ja) * 2004-06-22 2006-01-12 Toshiba Corp 半導体発光素子用パッケージおよびそれを用いた半導体発光装置
JP4659421B2 (ja) * 2004-09-30 2011-03-30 株式会社トクヤマ 発光素子収納用パッケージの製造方法
US7554179B2 (en) * 2005-02-08 2009-06-30 Stats Chippac Ltd. Multi-leadframe semiconductor package and method of manufacture
US7595453B2 (en) * 2005-05-24 2009-09-29 M/A-Com Technology Solutions Holdings, Inc. Surface mount package
US7410830B1 (en) * 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same
US20070126020A1 (en) * 2005-12-03 2007-06-07 Cheng Lin High-power LED chip packaging structure and fabrication method thereof
KR100851194B1 (ko) * 2006-08-24 2008-08-08 엘지이노텍 주식회사 발광 장치 및 그 제조방법, 백 라이트 장치
US7473940B2 (en) * 2006-11-27 2009-01-06 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Compact LED with a self-formed encapsulating dome

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071545B1 (en) * 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
US20060208363A1 (en) * 2005-03-16 2006-09-21 Shiu Hei M Three-dimensional package and method of forming same
US20070182003A1 (en) * 2006-02-03 2007-08-09 Infineon Technologies Ag Stackable Semiconductor Device and Method for Producing the Same
US20080067649A1 (en) * 2006-09-12 2008-03-20 Mitsui High-Tec, Inc. Semiconductor device, lead-frame product used for the same and method for manufacturing the same

Also Published As

Publication number Publication date
WO2010043205A1 (de) 2010-04-22
TW201025537A (en) 2010-07-01
DE102008051928A1 (de) 2010-04-22

Similar Documents

Publication Publication Date Title
TWI389268B (zh) 半導體組件用之載體、半導體組件及載體之製造方法
KR101457247B1 (ko) 광전 소자
JP6124973B2 (ja) 電流拡散層を有する発光ダイオードチップ
US7491981B2 (en) Light-emitting device and glass seal member therefor
US8344406B2 (en) Light emitting diode package and manufacturing method thereof
JP2013534733A (ja) オプトエレクトロニクス半導体モジュール
KR20130105300A (ko) 광전 반도체 소자
US8772793B2 (en) Light emitting diodes and method for manufacturing the same
US10615321B2 (en) Light emitting device package
US20220158064A1 (en) Light emitting diode, light emitting diode module, and display device including the same
KR20150058503A (ko) 광전자 소자
KR20110095342A (ko) 복사 방출 소자 및 그 제조 방법
JP2013535828A (ja) 放射放出半導体チップ及び放射放出半導体チップの製造方法
KR102461968B1 (ko) 발광 소자
US8502252B2 (en) Optoelectronic component, and method for the production of an optoelectronic component
TWI404186B (zh) 半導體組件用之電連接導體、半導體組件以及電連接導體之製造方法
KR101778141B1 (ko) 반도체 발광소자 및 이의 제조방법
TWI491076B (zh) 用於光電組件之殼體及其製造方法
KR101863549B1 (ko) 반도체 발광소자
US8936955B2 (en) Method for manufacturing light emitting diodes
KR101855189B1 (ko) 반도체 발광소자
KR20170109167A (ko) 반도체 발광소자
KR20230058669A (ko) 광전자 반도체 컴포넌트 및 하나 이상의 광전자 반도체 컴포넌트를 제조하기 위한 방법
KR20200065074A (ko) 발광 디바이스 패키지
US20160336495A1 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees