TWI400803B - 半導體裝置及其製造方法 - Google Patents

Description

半導體裝置及其製造方法

本發明係關於半導體裝置，特別針對具有線路彼此交叉的交叉線路(cross-wiring)部分之半導體裝置。

本申請案係根據並主張日本專利申請案第2009-106207號之優先權，其全部內容併入本文以供參考。

當電晶體及包含此電晶體的積體電路操作在高於10 GHz的頻段時，必須儘可能降低閘極周圍的寄生電容以確保期望的性能，如電晶體中之特性或增益。

在如上所述用於高頻段的電晶體中，特別是使用如砷化鎵(GaAs)的複合半導體裝置的電晶體，氧化膜及氮化膜會形成以作為保護膜來穩定此電晶體的操作。然而，如氧化膜及氮化膜的保護膜需要具有等於或小於0.2 um的厚度以降低寄生電容，且通常未使用中間膜(interlayer film)。在上述的電晶體及積體電路中，交叉線路部分未被中間膜支撐且線路被介於其間之空氣所分隔的技術被廣泛應用。此結構稱為空橋(air-bridge)結構。

空橋結構因為熱應力、線路層之間的機械震動、以及製造過程期間施加於線路結構的外力，所以具有上層線路變形的問題，而因此接觸下層線路。日本公開專利公報第11-186381號及第10-12722號揭示一半導體裝置，其具有預防線路因為上層線路的變形而彼此接觸的結構。

圖9係呈現日本公開專利公報第11-186381號所揭示的半導體裝置的組態之圖。在日本公開專利公報第11-186381號所揭示的半導體裝置中，延伸於圖紙縱向的下層線路71在半導體基材70上形成。交叉下層線路71的上層線路74以置於兩者之間的空間73橫跨下層線路71而形成。此外，絕緣膜的撐柱72在下層線路71上形成以預防因為上層線路74及下層線路71接觸而發生的短路。

然而，在日本公開專利公報第11-186381號所揭示的半導體裝置中，撐柱72僅部分地支撐上層及下層線路，但不足以預防短路發生。具體來說，晶圓表面在針對背面的拋光過程以及空橋結構形成後執行的造粒(pelletizing)過程中接觸到撐柱72。當外力在上述過程中施加到半導體裝置時，位於撐柱72未形成區域中的上層線路74受到擠壓，從而因為上層線路74及下層線路71接觸而偶爾造成短路。

此外，即使未發生短路，線路之間的電容變得較大，因而當線路之間的距離減少到接近0.1 um時，造成電晶體的相位脫離設計的相位。因而無法滿足設計階段的相位匹配條件。另外，因為由上述因素所造成的上層線路的變形量大幅變化，所以相位改變量亦大幅變化。因此，無法達到期望的性能且產品的良率下降。

另一方面，日本公開專利公報第10-12722號揭示一技術，其中具有大厚度的絕緣膜75在下層線路71上形成以確保線路之間的距離，以及具有小厚度的絕緣膜76在下層線路71與半導體基材70上形成，以預防因為上層線路74與下層線路71接觸而發生短路。

本發明發現下列問題。在日本公開專利公報第10-12722號所揭示的半導體裝置中，當在下層線路71上形成的絕緣膜75藉由沉積過程(其中絕緣材料透過例如化學氣相沉積法(CVD,Chemical Vapor Deposition)沉積)之後的成型過程(其中絕緣膜75由和下層線路71相同的外型來蝕刻)所構成，下層線路71在蝕刻期間受損。因此，期望的性能有無法達到的問題。

本發明的第一示範性實施態樣為一種半導體裝置，包含：一半導體基材；一第一線路，其在該半導體基材上形成；一第二線路，其在第一線路與第二線路彼此交叉的交叉部分以置於兩者之間的空間交叉第一線路而形成；一保護膜，其形成在該半導體基材上以覆蓋第一線路的至少一部分，該部分在該交叉部分中座落於第二線路之下；以及一絕緣膜，其以島型形成在該交叉部分中第二線路之下的該保護膜上，以座落於該交叉部分的該保護膜的邊緣之間並覆蓋第一線路。

如上所述，在包含空橋結構的半導體裝置中，具有島型的絕緣膜在第二線路之下的保護膜上形成，以座落於交叉部分的保護膜的邊緣之間並覆蓋第一線路。因此，保護膜在形成絕緣膜的時候，保護在絕緣膜下方的下層的第一線路並預防第一線路受損。

本發明的第二示範性實施態樣為一種半導體裝置的製造方法，包含：在半導體基材上形成第一線路；形成第二線路以在第一線路與第二線路彼此交叉的交叉部分中，以置於兩者之間的空間交叉第一線路；在該半導體基材上形成保護膜以覆蓋第一線路的至少一部分，該部分在該交叉部分中座落於第二線路之下；以及在該交叉部分中第二線路之下的該保護膜上以島型形成一絕緣膜，其座落於該交叉部分的該保護膜的邊緣之間並覆蓋第一線路。

如上所述，在包含空橋結構的半導體裝置中，具有島型的絕緣膜在第二線路之下的保護膜上形成，以座落於該交叉部分的該保護膜的邊緣之間並覆蓋第一線路。因此，保護膜在形成絕緣膜的時候，保護在絕緣膜下方的下層第一線路並預防第一線路受損。

隨後將參照附圖描述根據本發明之較佳實施例的半導體裝置及其製造過程。

[第一示範性實施例]

圖1係根據本發明第一示範性實施例所呈現的半導體裝置的部分之平面圖，以及圖2係沿圖1中的線II-II所得之橫剖面圖。在第一示範性實施例中，閘極被配置作為下層線路的第一線路，而源極被配置作為上層線路的第二線路。隨後將參照圖1與圖2描述根據本發明第一示範性實施例的半導體裝置之組態。

如圖1所示，此半導體裝置包含閘極墊片7、汲極墊片10以及源極6。汲極墊片10連接到汲極4。汲極4延伸於圖紙的縱向形成。設置源極6以包夾汲極4。源極6的兩側藉由第二線路2相互連接並供以同樣的電壓。絕緣膜3在交叉部分中第二線路2之下的保護膜上形成一島型，以座落於交叉部分中的保護膜的邊緣之間並覆蓋第一線路。

閘極墊片7以置於兩者之間的第一線路1連接閘極5。第一線路1延伸於圖紙的縱向形成。閘極5的其中一個在位於圖1左側的源極6與汲極4之間形成，而閘極5的另一個則在位於右側的源極6與汲極4之間形成。閘極5係設置以包夾汲極4並藉由第一線路1供以同樣的電壓。

延伸於圖紙縱向的第一線路1與延伸於圖紙橫向的第二線路2在交叉部分彼此交叉。第二線路2在交叉部分以置於兩者之間的預定空間橫跨第一線路1而形成。也就是說，根據本示範性實施例的半導體裝置具有空橋結構，其中線路以置於其中的空間彼此交叉。此後，在平面圖中第一線路1與第二線路2彼此交叉的區域稱為「交叉部分」。在交叉部分中，具有島型的絕緣膜3在第一線路1與第二線路2之間形成以覆蓋第一線路1。絕緣膜3以幾乎一致的厚度在第一線路1的上表面與側表面形成。

將使用圖2所示的剖面圖說明本發明示範性實施例。如上所述，在第1線路1形成於半導體基材11上的交叉部分中，第二線路2以置於兩者之間的空間9橫跨第一線路1而形成。

在交叉部分中的第二線路2下，即交叉部分的內側，保護膜8在半導體基材11上形成以覆蓋至少一部分的第一線路1。在圖1中省略保護膜8的圖說。保護膜8為了保護在半導體基材11上形成的半導體元件如電晶體等而形成。保護膜8可由氮化矽(SiN)膜構成。保護膜8的厚度最好等於或小於0.2 um以降低由第一線路1、保護膜8與第二線路2所形成的寄生電容的電容值。舉例來說，保護膜8的厚度被設定為0.1 um。

具有島型的絕緣膜3在交叉部分中第二線路2之下的保護膜8上面成型，以座落在交叉部分中的保護膜8的邊緣之間以及覆蓋第一線路1。也就是說，保護膜8、絕緣膜3以及空間9座落在第一線路1與第二線路2之間。

第一線路1及第二線路2之間的距離最好等於或大於0.1 um以確保足夠空間。在本說明中，假定線路之間的距離等於或大於0.2 um以確保預定空間，此距離與絕緣膜3的厚度相等。然而，線路之間的距離d並不侷限於此，其可根據絕緣膜3的厚度指定為任一距離。

絕緣膜3是由低介電膜(dielectric film)構成。絕緣膜3的相對電容率εr 最好等於或小於3.5以降低由第一線路1、絕緣膜3以及第二線路2所構成之寄生電容的電容值。絕緣膜3的厚度最好形成為較保護膜8的厚度為厚。絕緣膜3的厚度最好等於或大於0.5 um以充分確保線路之間的距離並降低線路之間的電容。舉例來說，絕緣膜3的厚度被設定為2.0 um。

絕緣膜3覆蓋第一線路1並從交叉部分的邊緣向外延伸約幾um，且未使用於電晶體部分15。利用此組態以預防因為寄生電容等造成的電晶體的錯誤操作，寄生電容等係由第一線路1、絕緣膜3以及第二線路2所構成。絕緣膜3最好由旋轉塗佈(spin-coating)過程形成的旋轉塗佈材料或是由印刷過程形成的印刷材料來形成。舉例來說，絕緣膜3可由具有相對電容率εr =2.7的苯并環丁烯(BCB,benzocyclobutene)所構成。請注意，絕緣膜3不必然具有光敏性。

接下來，將會描述如上所述的半導體裝置組態之製造方法。圖3A、3B、4A及4B係依據本發明第一示範性實施例所呈現的半導體裝置的製造方法之圖。如圖3A所示，於半導體基材11上形成的電晶體(未呈現)的源極6、汲極4、閘極5以及第一線路1形成之後，全面性地塗覆電晶體部分15的保護膜8。

如圖3B所示，在使用具有光敏性的BCB作為低介電膜之後，絕緣膜3在交叉部分的第一線路1上形成，其透過曝光過程、顯影過程以及固化(cure)過程讓絕緣膜3具有2.0 um的厚度。此時，執行成型(patterning)過程讓絕緣膜3完全覆蓋交叉部分的第一線路1並從第一線路1向外延伸約幾um。換句話說，絕緣膜3在交 叉部分的保護膜8上形成為島型，其藉由成型過程讓絕緣膜3座落在交叉部分的保護膜8的邊緣內側並覆蓋第一線路1。

如圖4A所示，具有2.5 um厚度的抗蝕層12被使用來保護絕緣膜3。抗蝕層12透過曝光過程與顯影過程來成型為期望的外型。接著，執行空橋結構的整體製造過程，其包含電壓供應層的形成過程、電鍍(plate)過程、研磨(milling)過程以及抗蝕層12的移除過程，因而形成包含第二線路2(請看圖4B)的交叉部分。

接著，將描述根據本發明第一示範性實施例的半導體裝置之優點。在第一示範性實施例中，即使第二線路2在製造過程期間形成第二線路2等的情況下受到機械外力，第二線路2被正好位於第二線路2之下的絕緣膜3所支撐。因此，確保第一線路1與第二線路2之間的距離不等於或小於等同絕緣膜3的厚度的最小距離。換句話說，此確保由第一線路1、絕緣膜3及第二線路2所構成的寄生電容的電容值不等於或大於預定電容值。因為絕緣膜3以一致的厚度在第一線路1的上表面和側表面形成，所以不僅可以在第一線路1的上表面上確保線路之間的預定距離，在第一線路1的側表面上亦然。

此處，線路間的電容值取決於電極間的距離。也就是說，當第二線路2受到外力時，線路間的電容值取決於絕緣膜3的厚度。然而，當絕緣膜3的厚度設計為等於或大於0.5 um，就能充分降低電容值。絕緣膜3的厚度最好能夠等於或大於2.0 um以降低電容值為等於或小於10 fF。

在先前技術中，造成上層線路變形的其中一個原因是在製造過程期間機械外力在晶圓表面與支撐構件等接觸的狀況下而施加。因此，在先前技術中，第二線路2的變形量取決於製造過程期間所施加的外力而大幅變化。因為線路間的電容值大約與線路間的距離成反比，所以第二線路2的變形量之變動造成線路間的電容值之變動。

因此，當閘極與源極如第一示範性實施例所示一般彼此交叉時，在閘極與源極之間的電容Cgs發生變動，因而造成電晶體相 位S11的變動。另一方面，當汲極與源極彼此交叉時，汲極與源極之間的電容Cds發生變動，因而造成電晶體相位S22的變動。

圖5呈現線路間的電容在線路間的距離上的相依性。線路間的距離d一般設定約為2 um。然而，線路間的距離d因為製造過程期間的變動可能約為0.1 um。因此，線路間的電容值約增加100 fF。此值等同於電晶體在f=30 GHz時相位S11增加30度角的改變量。此為電晶體相位S11的變動的主要因素。

另一方面，在本示範性實施例中，因為絕緣膜3在線路之間形成，所以線路間的電容變的較大。然而，因為絕緣膜3的相對電容率εr 設計為小於3.0而且如圖6所示絕緣膜3的厚度設計為等於或大於1 um，所以電容值的增加可降低到等於或小於20 fF。另外若絕緣膜3的厚度設計為等於或大於2.0 um，電容值的增加就可降低到等於或小於10 fF。此外，絕緣膜3的相對電容率設計為等於或小於3.5，就可充分降低電容值。

在第一示範性實施例中，因為第二線路2由絕緣膜3所支撐，第一線路1與第二線路2之間的距離以及線路間的電容值為常數。也就是說，如此一來，電晶體的相位S11及S22亦為常數。因此，根據第一示範性實施例的半導體裝置中，因為確保線路間的距離，所以可消除變動的因素，而且可大幅減少相位S11及S22的變動。

圖7A呈現第一示範性實施例中電晶體在f=30 GHz時的相位S11之分布，而圖7B呈現先前技術中電晶體在f=30 GHz時的相位S11之分布。線路部分增加的電容值不以電晶體部分15的電容值之增加來顯現，而是作為電晶體部分15的外部區域的電容值之增加。也就是說，電容值的增加僅造成匹配阻抗所需之匹配電路參數的改變，而不會造成放大器的特性損耗。

另外，在根據本示範性實施例的半導體裝置中，因為絕緣膜3在交叉部分中第二線路2下的保護膜8的內側形成，所以當絕緣膜3沿著第一線路1的輪廓成型時，第一線路1可由絕緣膜3來保護。此預防第一線路1受損並提高產品的良率。

此外，日本公開專利公報第10-12722號所揭示的半導體裝置中，絕緣膜由二氧化矽(SiO₂ )或氮化矽(Si₃ N₄ )所形成。此處，SiO₂ 或Si₃ N₄ 通常透過化學氣相沉積法(CVD)以預定厚度沉積在晶圓上，而具有相同厚度的絕緣膜在電晶體部分15上形成。因此，當移除電晶體部分15的絕緣層以致僅留住下層線路的第一線路上的絕緣層時，其中乾蝕刻等被用於移除絕緣層，會因而損害電晶體部分15。

另一方面，根據第一示範性實施例的半導體裝置中，因為絕緣膜3是由具有光敏性的絕緣材料形成且以旋轉塗佈過程來形成，在絕緣膜3的成型過程的時候不需要蝕刻過程，所以預防電晶體部分15受損。因此，可以提高產品的良率。

在第一示範性實施例中，可以顛倒在交叉部份中的源極與閘極之間的位置關係。也就是說，可使用源極被設計作為下層線路而閘極被設計作為上層線路的組態。

[第二示範性實施例]

接著參照圖8將會描述根據作為本發明第二示範性實施例的半導體裝置。圖8係根據本發明第二示範性實施例所呈現的半導體裝置的電晶體部分15周圍的組態之平面圖。在第二示範性實施例中，汲極作為下層線路的第一線路21而形成，而源極作為上層線路的第二線路22而形成。

在第一線路21與第二線路22彼此交叉的交叉部分的內部，第一線路21被電晶體部分15的保護膜8(舉例來說，其由SiN膜構成)所覆蓋。第一線路亦被絕緣膜3覆蓋。舉例來說，絕緣膜3可由作為具有相對電容率εr 約為2.7的低介電膜的BCB膜來形成。

舉例來說，絕緣膜3的厚度設計為2.0 um。絕緣膜3覆蓋第一線路21並從交叉部分向外延伸幾um，且未使用在電晶體部分15上。

第二示範性實施例的製造方法與優點與第一示範性實施例幾乎相同，因此省略其說明。此外，可在第二示範性實施例使用源極由下層線路的第一線路而形成且汲極由上層線路的第二線路而形成之組態。

此技術的一般技藝者可如所期來合併第一及第二示範性實施例。

雖然已由數個示範性實施例描述本發明，熟悉本技術者應當瞭解本發明可在隨附專利申請範圍之精神與範疇內以各種修改執行，且本發明不限於上述範例。

此外申請專利範圍之範疇不僅限於上述示範性實施例。

另外，應當注意即使日後申請過程中有所變更，申請者之意圖為涵蓋所有專利申請範圍元素之均等物。

1．．．第一線路

2．．．第二線路

3．．．絕緣膜

4．．．汲極

5．．．閘極

6．．．源極

7．．．閘極墊片

8．．．保護膜

9．．．空間

10．．．汲極墊片

11．．．半導體基材

12．．．抗蝕層

15．．．電晶體部分

21．．．下層線路的第一線路

22．．．上層線路的第二線路

70．．．半導體基材

71．．．下層線路

72．．．撐柱

73．．．空間

74．．．上層線路

75、76．．．絕緣膜

上述及其他示範性實施態樣、優點及特點由前述特定示範性實施例之說明與隨附之圖樣當可更加明白，其中：

圖1係根據本發明的第一示範性實施例所呈現的半導體裝置的示範性組態之平面圖；

圖2係沿圖1中的線II-II所得之橫剖面圖；

圖3A與圖3B係根據第一實施例所呈現的半導體裝置的製造過程之圖；

圖4A與圖4B係根據第一實施例所呈現的半導體裝置的製造過程之圖；

圖5係呈現線路間的距離與線路間的電容之間的關係之圖；

圖6係呈現絕緣膜的厚度與線路間的電容之間的關係之圖；

圖7A係呈現本發明的電晶體在f=30 GHz時的相位S11分布之圖；

圖7B係呈現先前技術的電晶體在f=30 GHz時的相位S11分布之圖；

圖8係根據本發明的第二示範性實施例所呈現的半導體裝置的示範性組態之平面圖；

圖9係呈現日本公開專利公報第11-186381號所揭示的半導體裝置的交叉線路部分之圖；

圖10係呈現日本公開專利公報第10-12722號所揭示的半導體裝置的交叉線路部分之圖。

1．．．第一線路

2．．．第二線路

3．．．絕緣膜

8．．．保護膜

9．．．空間

11．．．半導體基材

Claims (23)

1. 一種半導體裝置，包含：一半導體基材；一第一線路，其在該半導體基材上；一第二線路，其在一交叉部分交叉第一線路；一保護膜，其在該半導體基材上，覆蓋在該交叉部分中座落於第二線路之下的第一線路的至少一部分；一呈島型之絕緣膜，其位在該保護膜的邊緣之間該交叉部分中第二線路之下的該保護膜上，並覆蓋該交叉部分中之第一線路；以及一氣體填充空間，在該交叉部分中介於該絕緣膜與該第二線路之間，其中該第二線路交叉該絕緣膜之邊緣，並接觸該保護膜的上表面。
2. 如申請專利範圍第1項所述之半導體裝置，其中該絕緣膜係由透過旋轉塗佈過程或印刷過程形成之材料所形成。
3. 如申請專利範圍第1項所述之半導體裝置，其中該絕緣膜以一致的厚度在第一線路的上表面與側表面形成。
4. 如申請專利範圍第1項所述之半導體裝置，其中該絕緣膜的邊緣座落在第一線路的邊緣外側。
5. 如申請專利範圍第1項所述之半導體裝置，其中該絕緣膜較該保護膜為厚。
6. 如申請專利範圍第1項所述之半導體裝置，其中該絕緣膜具有等於或大於0.5 um的厚度。
7. 如申請專利範圍第1項所述之半導體裝置，其中該保護膜具有等於或小於0.2 um的厚度。
8. 如申請專利範圍第1項所述之半導體裝置，其中在該交叉部分的第一線路與第二線路之間的距離等於或大於1.0 um。
9. 如申請專利範圍第1項所述之半導體裝置，其中第一線路與第二線路中的一個為閘極而另一個為源極。
10. 如申請專利範圍第1項所述之半導體裝置，其中第一線路與第二線路中的一個為汲極而另一個為源極。
11. 如申請專利範圍第1項所述之半導體裝置，其中該絕緣膜具有3.5或更小的相對電容率。
12. 如申請專利範圍第1項所述之半導體裝置，其中該保護膜位於該交叉部分以外。
13. 一種半導體裝置的製造方法，包含：在半導體基材上形成第一線路；形成第二線路以在第一線路與第二線路彼此交叉的交叉部分中，以置於兩者之間的氣體填充空間交叉第一線路；在該半導體基材上形成保護膜以覆蓋第一線路的至少一部分，該部分在該交叉部分中座落於第二線路之下；以及在該保護膜的邊緣之間的該交叉部分中第二線路之下的該保護膜上以島型形成一絕緣膜，該絕緣膜覆蓋該交叉部分中之第一線路，並餘留該氣體填充空間之一部分於該絕緣膜與該第二線路之間，其中該第二線路交叉該絕緣膜之邊緣，且接觸該保護膜的上表面。
14. 如申請專利範圍第13項所述之半導體裝置的製造方法，其中藉由執行旋轉塗佈過程或印刷過程而形成該絕緣膜。
15. 如申請專利範圍第13項所述之半導體裝置的製造方法，其中藉由執行使一具光敏性的絕緣材料曝光與顯影而形成該絕緣膜。
16. 如申請專利範圍第13項所述之半導體裝置的製造方法，其中該絕緣膜的邊緣座落於第一線路的邊緣外側。
17. 如申請專利範圍第13項所述之半導體裝置的製造方法，其中該絕緣膜較該保護膜為厚。
18. 如申請專利範圍第13項所述之半導體裝置的製造方法，其中該絕緣膜具有等於或大於0.5 um的厚度。
19. 如申請專利範圍第13項所述之半導體裝置的製造方法，其中該保護膜具有等於或小於0.2 um的厚度。
20. 如申請專利範圍第13項所述之半導體裝置的製造方法，其中在該交叉部分的第一線路與第二線路之間的距離等於或大於1.0 um。
21. 如申請專利範圍第13項所述之半導體裝置的製造方法，其中第一線路與第二線路中的一個為閘極而另一個為源極。
22. 如申請專利範圍第13項所述之半導體裝置的製造方法，其中第一線路與第二線路中的一個為汲極而另一個為源極。
23. 如申請專利範圍第13項所述之半導體裝置的製造方法，其中該絕緣膜具有3.5或更小的相對電容率。