TWI399812B - 導電膜結構及其製法與導電膜式積體電路針測裝置 - Google Patents

Description

導電膜結構及其製法與導電膜式積體電路針測裝置

本發明係有關於一種導電膜結構及其製造方法，且特別是有關於一種可作為晶圓針測探針卡之導電膜。

探針卡(probe card)是應用在積體電路(IC)尚未裁切與封裝前，對裸晶圓先以探針(probe)進行功能測試，以篩掉不良品並接著進行後續製程。隨著奈米電子技術之發展，IC線寬已縮小至奈米等級，銲墊(pad)間距亦隨之趨於微小。為了因應積體電路銲墊不斷地縮小化，探針卡之製作技術亦須隨之改進以製作探針間距更小的探針卡。

根據國際半導體技術藍圖(International Technology Roadmap for Semiconductor,ITRS)所指出，目前積體電路最小線寬為68奈米，而封測用之銲墊間距是30微米，並預估西元2012年時，線寬將縮小至36奈米，封測用之銲墊間距將縮小至20微米。然而，傳統的裝針式探針卡在銲墊間距小於30微米將遭遇嚴重的技術瓶頸。

目前已商品化的針測用探針卡技術，主要分為懸臂樑式(如Epoxy ring probe card，環氧樹脂環探針卡)、垂直式(如Cobra probe card，Cobra探針卡)，以及DRAM(Dynamic Random Access Memory，動態隨機存取 記憶體)常用之高階微機電(MEMS)探針卡三大類。

其中，懸臂樑式探針卡雖然其最小間距(min.pitch)可小至40μm，但僅適用於量測分佈於晶圓邊緣之銲墊，無法量測晶圓內部之銲墊，且其探針數目受限。至於垂直式探針卡，如美國發明專利第4027935號「Contact for an electrical contactor assembly」，雖可量測晶圓內部之銲墊，探針數目較不受限，惟其探針間距小至100μm以下時已面臨技術瓶頸，因此目前僅能應用於覆晶封裝積體電路(Flip chip packaged IC)的針測。

此外，上述兩類探針卡必須完全倚賴人工逐根組裝固定於印刷電路板(PCB)上，其製作成本與探針數(pin counts)相關性大，探針數愈高製作成本愈高。

至於第三類DRAM用微機電(MEMS)探針卡，如美國發明專利第5476211號「Method of manufacturing electrical contacts,using a sacrificial member」或第6268015號「Method of making and using lithographic contact springs」，其製程複雜，當探針間距小於70μm時技術困難度較大，導致探針卡單價居高不下，且其可偵測銲墊排列方式亦受限。

綜上所述，目前探針卡皆為「一探針對應一銲墊」方式進行針測，當銲墊位置改變時，探針頭就必須重新製造，而且往往受限於微細探針之製程極限。傳統探針製法例如模具鑄模、抽拉、滾壓成型等所存在的成本過高，且探針外型與體積均受諸多限制。目前雖有以光阻 蝕刻方式來製造探針，例如中華民國發明專利申請第90107441號「探針之成排製造方式」、第93107026號「探針，探針卡及其製造方法」等等，惟其仍受限於「一探針對應一銲墊」之巢臼。因此，唯有徹底突破探針間距之技術瓶頸，並能同時兼顧高針測腳數、高量測範圍、低製造成本，方能滿足未來奈米電子元件的測試需求。

有鑒於傳統探針卡所面臨的技術困難，本案發明人曾提出一種新穎的導電膜結構及其製法，並提出具有該導電膜結構之探針卡(可參照中華民國專利申請第96137385號與美國專利申請第12/032,169號)。主要是於基板上形成單層導電膜，包括絕緣膜與包覆其中的微導線，接著將單層導電膜取下並與其他相同方法獲得之單層導電膜彼此堆疊黏著而成一導電膜結構。導電膜結構中之微導線可用作探針卡中之探針，且透過微影與蝕刻的方式，可輕易地控制探針直徑與探針間的針距，克服習知技術中，探針針數不足且須人工逐根組裝、探針排列受限、及探針直徑難以縮小化等問題。本案發明人先前所提出之導電膜式探針卡捨棄傳統「一探針對應一銲墊」之概念，可突破針距與針數的技術瓶頸，具有極大競爭力。然而，上述之方法需重複形成多個單層導電膜，且還需逐一黏著堆疊多個單層導電膜以形成導電膜結構，相當地耗時費工。

為改善上述堆疊多個單層導電膜以形成導電膜結構耗時費工的問題，本案發明人曾提出一種導電膜結構及其 製法，並提出具有該導電膜結構之探針卡(可參照中華民國專利申請第97117542號)。主要改以捲繞或摺疊單一導電膜的方式來形成導電膜結構，可大幅節省製作時間與成本。然而，上述方法之單一導電膜在上膠步驟時，容易造成微導線因摩擦而脫離或損壞，造成產品之缺陷。

本發明提供一種導電膜結構的製作方法，包括提供絕緣基板，於絕緣基板之表面形成複數個溝槽，其中溝槽之長軸方向大抵彼此平行，將絕緣基板放置於鍍液中，並於溝槽中鍍上導電層而形成複數條微導線，以及堆疊複數個絕緣基板或大抵以微導線之長軸方向為軸心捲繞或摺疊絕緣基板而形成一導電塊。

本發明另提供一種導電膜結構，包括具有第一表面及相反之第二表面的絕緣塊材，位於絕緣塊材中之至少一接合界面，接合界面由第一表面延伸至第二表面，以及位於絕緣塊材中之複數個微導線，其中微導線之長軸方向大抵平行於第一表面或第二表面之法向量，且微導線沿著接合界面排列，且微導線之表面與接合界面共平面。

本發明又提供一種導電膜式積體電路針測裝置，包括具有複數個第一接點及複數個第二接點之電路板，第一接點用以電性連接至測試機台，以及本發明所提供之導電膜結構，且每一接點與導電膜結構中之至少一微導線電性連 接。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

本發明在此提供一種導電膜結構及其製法，並提供一種由導電膜結構所構成之導電膜式積體電路針測裝置。

本發明實施例之導電膜結構透過於絕緣基板上形成複數個大抵彼此平行的溝槽，在於溝槽中填入導電材料以作為單層導電膜，並透過堆疊、捲繞、或摺疊單層導電膜的方式，形成導電塊形式之導電膜結構。導電膜結構可用作積體電路偵測裝置之一構件。

以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。圖式中各元件或材料層之尺寸未依實際比例繪製以便於描述或標示。且各元件或材料層之形狀不限於圖式所示的特定形式。另外，特定之實施例僅為揭示本發明使用之特定方式，其並非用以限定本發明。本發明實施例主要針對積體電路針測裝置之應用，然本發明之導電膜結構不限於針測裝置之應用。

第1A－1E圖顯示本發明一實施例之導電膜結構的一系 列製程剖面圖。如第1A圖所示，首先提供絕緣基板100。絕緣基板100之材質可為各種絕緣材料。在一實施例中，絕緣基板100可為高分子，例如聚二甲矽氧烷(PDMS)、聚醯亞胺(PI)、聚氧化乙烯對苯二酸(PET)、聚氨酯(PU)、聚碳酸酯(PC)、前述之相似物、或前述之組合。絕緣基板100之材質最好選用彈性較佳的絕緣材料，當導電膜結構完成時，具彈性的材質可吸收傳至導電膜結構中之微導線的衝擊力，可增加其可靠度與耐衝擊度。在一實施例中，絕緣基板100之厚度約為5~20微米，較佳為約7~15微米，然亦可視情況調整絕緣基板100之厚度。

接著，於絕緣基板100之表面102上形成複數個溝槽104。溝槽104之長軸方向大抵彼此平行。第2A圖顯示第1A圖所示之絕緣基板的上視立體圖。如第2A圖所示，複數個溝槽104之長軸方向(或延伸方向)大抵彼此平行。在一實施例中，複數個溝槽104彼此間的間距相同，例如均為約5微米或更小之間距(例如約1~3微米)。在一實施例中，溝槽104之截面為矩形，且具有寬度約5微米。然而，溝槽104之截面不限於矩形，在其他實施例中，溝槽104之截面可為任何適當形狀，例如方形、矩形、梯形、半圓形、半橢圓形、或不規則形，其截面之特微寬度(特徵寬度指方形、矩形、梯形之寬度；或半圓形之直徑；或半橢圓形、不規則形之最大寬度)例如為約1~10微米。在一實施例中，複數個溝槽104之截面皆具有相同之形 狀，而在另一實施例中，複數個溝槽104之截面皆具有不同之形狀或部分具有相同的形狀。此外，溝槽104間之間距亦可視情況調整。在一實施例中，複數個溝槽104間之間距均相同，而另一實施例中，複數個溝槽104間之間距均不同或部分相同。雖然第2A圖所示之複數個溝槽104大抵為長軸方向(或延伸方向)互相平行之複數條直線溝槽，然本發明實施例之溝槽104的形式不限於此，還可有其他的變化。例如，第2B圖顯示本發明另一實施例中之絕緣基板100的上視圖，其中複數個溝槽104本身不一定是直線溝槽，而可具有各種曲折，但每條溝槽104之長軸方向(或延伸方向)仍大抵互相平行。第2A或2B圖僅顯示本發明實施例中之絕緣基板的可能樣態，舉凡每一溝槽兩端點之連線大抵彼此平行之絕緣基板皆在本發明實施例所涵蓋之範圍內。由以下之敘述將可了解，每個溝槽104將於其中填入導電層而形成複數條微導線，微導線之兩端點將成為與其他導電結構之電性接觸點(例如可與待測積體電路之銲墊及針測裝置之電路板電性連接)。可視所欲形成微導線之型式(包括截面積、間距、分佈、延伸方向等)來形成型式相應的溝槽。

溝槽104之形成包括透過能量束移除部份的絕緣基板100，絕緣基板100經能量束圖案化後所形成之凹陷部分即為本發明實施例之溝槽，可視所需求的溝槽型式而移除相對應部分之絕緣基板。適合的能量束包括雷射、離子束、電子束、電漿、或前述之組合。能量束之照射能 量與照射時間皆可視需要作調整。在一實施例中，較佳形成具有粗化(roughened)側壁溝槽。側壁較粗糙的溝槽有利於隨後導電層的形成。相較於本案發明人於先前發明(中華民國專利申請第97117542號)所揭示使用能量束將導電層圖案化的作法，本發明實施例以能量束對絕緣基板100圖案化，可較節省能量與製程時間。尤其當使用高分子材質之絕緣基板時，相較於例如金屬材質的導電層，能量束可較輕易且快速地將高分子材質之絕緣基板圖案化。

接著，將形成有溝槽104之絕緣基板100放置於鍍液中，以於溝槽104中鍍上導電層以形成複數條微導線106。導電層(或微導線106)之材質例如包括銅、鎳、鈷、金、錫、銀、鉛、或前述之合金，合金例如包括鎳鈷、鎳錫、錫鈷、鎳磷、錫銀、或錫鉛等。微導線106之長軸方向(或延伸方向)大抵彼此平行，如第2C圖之上視立體圖所示。在一實施例中，在鍍上導電層之前，先將絕緣基板100放置於活化劑溶液中以於溝槽104之側壁上形成活性金屬微粒，於形成活性金屬微粒前對具有複數個溝槽104之絕緣基板100進行酸洗、水洗、及乾燥等一連串之步驟，接著將絕緣基板100浸入活化劑溶液中。形成活性金屬微粒之目的之一為可利於在後續鍍液中，形成附著於溝槽104側壁上之活性金屬微粒的導電層。

在一實施例中，由於溝槽104是以脈衝準分子雷射光束在聚醯亞胺(PI)絕緣基板形成構槽而具有表面粗糙的側 壁。使用的雷射束波長為248奈米，能量密度為0.54焦耳/平方公分。脈衝時間50奈秒，脈衝重複頻率40赫茲(Hz)，脈衝數30~180。之後，將絕緣基板100放置於活化劑溶液時，可使活性金屬微粒於溝槽104之粗糙表面析出，而大抵不於絕緣基板100之上表面102上析出。適合的活性劑溶液例如包括鈀離子、鉑離子、錫離子、金離子、銀離子、鎳離子、或前述之組合，例如可為鈀離子與鎳離子之組合。在一些實施例中，活性劑溶液主要的成份濃度例如為PdCl₂ 0.1~0.3 g/L、PtCl₂ 0.1~0.3 g/L、SnCl₂ 20~40 g/L、AuCl₃ 0.5~1 g/LAgNO₃ 0.5~5 g/L。所析出附著於溝槽104表面之活性金屬微粒例如包括鈀、鉑、錫、金、銀、鎳、或前述之合金，合金例如是鎳鈀合金等。在一實施例中，先將具有複數構槽的絕緣基板置於由20g/L的氯化亞錫和0.09 mole/L的鹽酸所組成的第一活化劑溶液中5~10分鐘；之後，再將絕緣基板置於由0.3 g/L氯化鈀和0.027 mole/L鹽酸所組成的第二活化劑溶液中5~10分鐘。接著，將溝槽104側壁與底部表面上形成有活性金屬微粒之絕緣基板100放置於鍍液中。在此實施例中，鍍液包括無電解鍍液，例如無電解銅鍍液、無電解鎳鍍液、無電解金鍍液、或前述組合。無電解鍍液可選擇性地大抵僅於表面具有活性金屬微粒之溝槽104中形成導電層而不於表面102上形成導電層。這是因為表面102較光滑而大抵不會有活性金屬微粒附著，因而在鍍液中形成導電層時，導電層僅形成於溝槽104之中，大抵不 會形成於表面102上。可自然隔絕各溝槽104中之導電層，不需額外的圖案化製程便可形成數條延伸方向大抵平行的微導線。在一實施例中，使用的無電解鍍液成份為14 g/L的硫酸銅、4 g/L的酒石酸、15.5g/L的酒石酸鉀鈉、0.1827 mole/L的甲醛、10 g/L的氫氧化鈉4.2g/L的碳酸鈉；鍍液pH值為12，反應時間為10分鐘。因此，可於絕緣基板100中形成複數個延伸方向大抵平行之微導線106。

此外，在一實施例中，可藉由控制鍍液之成分、濃度、溫度等參數，配合控制絕緣基板100放置於鍍液中的時間，來決定所形成微導線106之高度。此外，在其他實施例中，先於溝槽104之側壁與底部之表面上形成導電薄層，接著以電鍍的方式僅於溝槽104中填入導電層而形成複數條長軸方向(或延伸方向)大抵平行的微導線106。

如第1B圖所示之實施例，微導線106之高度經控制而使微導線106之表面108大抵與絕緣基板100之表面102共平面。在其他實施例中，可例如增加絕緣基板100在鍍液中的放置時間，而使微導線106之表面108高於絕緣基板100之表面102。第2D圖顯示一實施例中，微導線106至少部分高於表面102。不論是第1B圖或第2D圖所示之實施例，其中微導線106皆至少部分或全部位於絕緣基板100的表面102下方，而受到絕緣基板的保護。可有效避免本案發明人先前的發明中(中華民國專利申請第97117542號)，微導線106在後續製程中，易因摩擦而脫 離或損壞的問題。

在絕緣基板100中形成複數條微導線106後，可接著捲繞、摺疊、堆疊絕緣基板100以形成本明實施例之導電塊。所形成之導電塊可直接或經由切割而作為本發明實施例之導電膜式積體電路針測裝置之構件，可取代習知的探針卡。

首先，透過第1C圖說明以捲繞方式形成導電塊之實施例。如第1C圖所示，大抵以微導線106之長軸方向(或延伸方向)為軸心而直接捲繞絕緣基板100，可以方向d1來直接捲繞或採用方向d2來直接捲繞。在一實施例中，係採用d1方向來直接捲繞，此時絕緣基板100之材質較佳選用可撓式高分子，並且較佳於絕緣基板100及/或微導線106上塗上黏著劑(未顯示)，在捲繞過程中黏著劑可使捲繞後之導電塊黏著固定。或者，絕緣基板100可選用具黏性之高分子，而使捲繞後所形成之導電塊直接黏著固定。在另一實施例中，係以方向d2來直接捲繞，此時較佳於絕緣基板100之底部塗上黏著劑或使用具黏性之高分子絕緣基板100，而使捲繞後所形成之導電塊黏著固定。第1D圖顯示經由直接捲繞形成之柱狀導電塊110，即為本發明一實施例之導電膜結構。其中，第1D圖所示之實施例中，導電膜結構係採用方向d2直接捲繞所得之結構，因此捲繞導電膜結構結構之最外圍包括複數個微導線106。若所採用之捲繞方向是d1時，捲繞導電膜結構結構之最外圍將不具有微導線106。可視實際所需應用情 況，選擇適合的捲繞方向。

如第1D圖所示之導電塊110包括一絕緣塊材(即由絕緣基底100所組成之塊材)，且絕緣塊材具有相反之第一表面112a與第二表面112b。導電塊110中還包括一接合界面114，接合界面114由第一表面112a延伸至第二表面112b。在此實施例中，接合界面114為一螺旋界面。導電塊110中還包括複數個微導線106，微導線106之長軸方向(或延伸方向)大抵平行於第一表面112a或第二表面112b之法向量，且微導線106大抵沿著接合界面114排列，且微導線106之表面與接合界面114共平面。

此外，亦可對第2D圖所示之實施例進行類似的捲繞製程，惟需先於絕緣基底100及微導線106上形成絕緣層。接著，便可透過相似的捲繞而形成本發明一實施例之導電膜結構。所形成之結構與第1D圖所示之導電塊110之差異在於微導線106表面與接合界面114之間的關係。由於第1B圖中，微導線106之表面108大抵與絕緣基底100之表面102共平面。因此，經捲繞後，導電塊110中微導線106之表面自然會與接合界面114共平面。然而，捲繞第2D圖之結構時，由於微導線106之表面108不與隨後形成於其上之絕緣層上表面共平面，因此其捲繞後之接合接面不會與微導線之表面共平面。

在一實施例中，當形成導電塊110後，例如可以電化學沈積方法在微導線106兩端沈積銅、金、或銀等導電材料，使微導線106的兩端分別於第一表面112a與第二表 面112b延伸而露出或突出。在另一實施例中，可於導電塊110形成之後，例如以雷射或其他適合方式去除部份的絕緣基板100而使微導線106之至少一端露出或甚至突出於導電塊110，以便於與其他的元件接觸而形成導電通路。

本發明實施例所提供之導電膜結構除了包括第1D圖所述之導電塊110外，在其他實施例中之導電膜結構，更包括切割導電塊110而獲得較小的導電塊。例如，可沿著第1E圖中所示之虛線L部份來切割導電塊110而獲得較小導電塊之導電膜結構。然切割區域並不限於第1E圖所示之方式。

本發明之導電膜結構，包括例如第1D圖所述之導電塊110或第1E圖所述經由切割導電塊110後所得之較小導電塊。可將上述之導電膜結構用作一導電膜式積體電路針測裝置的一構件。

第3圖顯示本發明一實施例之導電膜式積體電路針測裝置之剖面圖。本發明實施例之導電膜式積體電路針測裝置300包括電路板302及導電膜結構304，其中電路板302上包括複數個第一接點306與複數個第二接點308，分別設置於電路板302之相反側。第一接點306用以電性連接至測試機台(未顯示)，而第二接點308用以與導電膜結構304中之微導線電性連接。導電膜結構304可藉由黏貼、鉤合、或卡合等方式而結合至電路板302，並使複數個第二接點308中之每一接點至少與導電膜結構中之一微 導線電性連接。

如第3圖所示，每一第二接點308都電性連接著複數個不同的微導線，然每一第二接點308不限於電性連接著複數個不同的微導線。在其他實施例中，每一第二接點308僅與不同的一微導線電性連接。在又一實施例中，部分的第二接點308僅與不同的一微導線電性連接，而其他部分的第二接點308分別與複數個不同的微導線電性連接。第3圖還顯示一待測晶圓320，具有積體電路形成於其中，並具有複數個銲墊322。在一實施例中，第二接點308之排列方式與待測晶圓320中之待測積體電路之銲墊322的排列方式相同且相對應。測試機台可移動導電膜式積體電路針測裝置300而使複數個微導線與銲墊322電性接觸。積體電路之電性資訊可透過銲墊322與微導線間的電性連接，而將訊號傳至測試基台中以供判讀。

本發明實施例之導電膜式積體電路針測裝置300不同於傳統探針卡採用「一探針對應至一銲墊」之方式，本發明實施例可於同一銲墊322上接觸數根探針(即微導線)，且探針之針距(即微導線之間距)及探針之截面(即微導線截面之形狀或截面積)皆可透過本發明所述之方法進行調整以符合各種測試狀況之需求。在一實施例中，可直接將第1E圖所示之導電塊110用作導電膜式積體電路針測裝置300中之導電膜結構304，且導電塊110之第一表面112a或第二表面112b可正好與待測晶圓320之面積及形狀相同，可一次測試整面晶圓之各元件的電性。在一實 施例中，可先將待測晶圓320上銲墊322之佈局資訊輸入測試基台中，以定位或定義每一探針(即微導線)所接觸之銲墊與其對應之元件，從而一次獲得整面晶圓中所有元件之電性資訊。

本發明實施例之導電膜結構除了可以第1A－1E圖所述，如第1C圖所述直接捲繞第1B圖或第2D圖之結構來形成外，還有許多其他的實施方式，例如包括可透過一模心來捲繞。或者亦可不透過捲繞方式，而改以摺疊或堆疊方式來形成導電膜結構。以下，將針對其他可能的導電膜結構形成方式作說明。

第4圖顯示一實施例中，透過模心400捲繞例如第1C圖之結構而形成導電塊。模心400大致為一柱狀體，其剖面可為任何適合的形狀，例如正方形、長方形、圓形、橢圓形、梯形、或三角形等。透過模心400之旋轉可帶動例如第1C圖所述之結構捲繞而形成導電塊。採用不同剖面形狀之模心，可能會使接合界面114之型態有所差異。此外，亦可透過類似於第1E圖所述之切割步驟來切割較小塊之導電塊來作為導電膜結構，並可將所得之導電膜結構導入第3圖所述之導電膜式積體電路針測裝置而用以晶圓針測。在此實施例中，微導線106之表面108與接合界面114共平面。在其他實施例中，微導線106之表面108與接合界面114不共平面。

除了可以直接捲繞或模心捲繞之方式形成導電膜結構外，亦可透過摺疊的方式來形成導電膜結構。第5圖顯示 一實施例中，採用摺疊方式所形成之導電塊。第5圖所示之導電塊係透過摺疊例如第1C圖所述之結構而成，其結構大抵與第1D圖或第4圖所述之結構相似，惟其所包括之接合界面114係一摺疊界面。同樣地，亦可透過類似於第1E圖所述之切割步驟來切割較小塊之導電塊來作為導電膜結構，並可將所得之導電膜結構導入第3圖所述之導電膜式積體電路針測裝置而用以晶圓針測。應注意的是，使用摺疊方式形成導電塊時，較佳於圖案化絕緣基底100以形成溝槽104時，適當調整溝槽104之間距，以避免摺疊時造成部分微導線106之間電性接觸。在此實施例中，微導線106之表面108與接合界面114共平面。在其他實施例中，微導線106之表面108與接合界面114不共平面。

本發明之導電膜結構的製造方式還可採用捲繞式連續製程(roll－to－roll)來製作，可快速地形成大量的導電塊。第6圖顯示本發明一實施例中連續式捲繞製造導電塊之過程，可先將例如第1B圖所述之結構，捲成滾筒狀並架設於第一滾筒600(roller)上，並將例如第1B圖所述之結構另一端架設於第二滾筒604上。接著，啟動第一滾筒600與第二滾筒604中之旋轉軸602及606，例如以d3方向旋轉帶動第1A圖所述之結構，並可視需要同時使用黏著劑塗佈裝置608來將黏著劑塗佈於絕緣基板100及微導線106上，並接著透過第二滾筒604之捲繞而形成本發明一實施例之導電塊。所得之導電塊可直接用作導電膜式積 體電路針測裝置中之導電膜結構，或者亦可將導電塊切割成較小導電塊，再用作所需之導電膜結構。

本發明實施例之導電膜結構除了以捲繞或摺疊單層導電膜的方式形成外，亦可堆疊數個單層導電膜以形成導電膜結構(或導電塊)。第7圖顯示本發明實施例之堆疊式導電膜結構。透過堆疊複數個例如第1B圖所示之絕緣基板100，便可形成如第7圖所示之導電塊110(或導電膜結構)。可視所需於絕緣基板100之間的接面上塗上黏著劑以使數個絕緣基板100黏著固定而完成導電塊100之製作。或者，若選用具黏性之絕緣基板100，則可省略黏著劑之塗佈。如第7圖所示之導電塊110，包括由絕緣基底100所堆疊構成之絕緣塊材、接合界面114、以及複數個微導線106。接合界面114包括複數個彼此平行的平面，即具有複數個彼此平行的接合界面114。其中，複數個微導線106之長軸方向(或延伸方向)大抵彼此平行，且沿著接合界面114排列。此外，亦可透過類似於第1E圖所述之切割步驟來切割較小塊之導電塊來作為導電膜結構，並可將所得之導電膜結構導入第3圖所述之導電膜式積體電路針測裝置而用以晶圓針測。在此實施例中，微導線106之表面108與接合界面114共平面。在其他實施例中，微導線106之表面108與接合界面114不共平面。

本發明實施例所述之導電膜結構的製作方法具有許多優點，除了包括本案發明人之前案所述導電膜結構的所有優點外，其中還包括一重要優點，透過將微導線至少 部分形成於絕緣基底之溝槽中，可改善前案所述之方法容易造成微導線脫離或損壞的問題，進一步增加生產良率。本發明實施例之導電膜結構之探針(即微導線)的間距、分佈、截面形狀、截面面積等皆可透過本發明各實施例所述之方法來調整，以符合各種應用需求。本發明實施例之導電膜結構或導電膜式積體電路針測裝置由於製程簡單、快速、與便宜，可取代現行探針卡，解決奈米電子世代所面臨之晶圓針測的問題。此外，本發明實施例所形成之導電膜結構除了用來構成導電膜式積體電路針測裝置外，還可有許多其他應用，例如可用以形成微電子導通裝置等。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧絕緣基板

102、108‧‧‧表面

104‧‧‧溝槽

106‧‧‧微導線

d1、d2、d3‧‧‧方向

110‧‧‧導電塊

112a‧‧‧第一表面

112b‧‧‧第二表面

114‧‧‧接合界面

L‧‧‧虛線

300‧‧‧導電膜式積體電路針測裝置

302‧‧‧電路板

304‧‧‧導電膜結構

306‧‧‧第一接點

308‧‧‧第二接點

320‧‧‧待測晶圓

322‧‧‧銲墊

400‧‧‧模心

600‧‧‧第一滾筒

602、606‧‧‧旋轉軸

604‧‧‧第二滾筒

608‧‧‧黏著劑塗佈裝置

第1A－1E圖顯示本發明一實施例之導電膜結構的一系列製程剖面圖。

第2A圖顯示第1A圖所示之絕緣基板的上視立體圖。

第2B圖顯示本發明另一實施例中之絕緣基板的上視圖。

第2C圖顯示第1B圖之上視立體圖。

第2D圖顯示本發明一實施例中，絕緣基板及微導線的剖面圖。

第3圖顯示本發明一實施例之導電膜式積體電路針測裝置之剖面圖。

第4圖顯示一實施例中，透過模心形成導電塊。

第5圖顯示一實施例中，採用摺疊方式所形成之導電塊。

第6圖顯示本發明一實施例中，以捲繞式連續製程製作導電膜結構之過程。

第7圖顯示本發明實施例之堆疊式導電膜結構。

100‧‧‧絕緣基板

108‧‧‧表面

106‧‧‧微導線

110‧‧‧導電塊

112a‧‧‧第一表面

112b‧‧‧第二表面

114‧‧‧接合界面

Claims (27)

1. 一種導電膜結構的製作方法，包括：提供一絕緣基板，具有一表面；自該絕緣基板之該表面移除部分的該絕緣基板以形成複數個溝槽，其中該些溝槽之長軸方向大抵彼此平行；將該絕緣基板放置於一鍍液中，並於該些溝槽中鍍上導電層而形成複數條微導線，其中該些微導線之上表面與該絕緣基板之該表面共平面；以及堆疊複數個該絕緣基板或大抵以該些微導線之長軸方向為軸心捲繞或摺疊該絕緣基板而形成一導電塊。
2. 如申請專利範圍第1項所述之導電膜結構的製作方法，其中該些溝槽之形成包括透過一能量束移除部份的該絕緣基板。
3. 如申請專利範圍第2項所述之導電膜結構的製作方法，其中該能量束包括雷射、離子束、電子束、電漿、或前述之組合。
4. 如申請專利範圍第1項所述之導電膜結構的製作方法，其中該絕緣基板之捲繞是直接捲繞。
5. 如申請專利範圍第1項所述之導電膜結構的製作方法，其中該可絕緣基板之捲繞是透過一模心而捲繞。
6. 如申請專利範圍第1項所述之導電膜結構的製作方法，其中該些微導線至少部分高於該表面。
7. 如申請專利範圍第1項所述之導電膜結構的製作方法，其中該些溝槽之截面積包括方形、矩形、梯形、半 圓形、半橢圓形、或不規則形。
8. 如申請專利範圍第1項所述之導電膜結構的製作方法，其中該些絕緣基板之堆疊更包括於該些絕緣基板之接面上塗上黏著劑。
9. 如申請專利範圍第1項所述之導電膜結構的製作方法，更包括切割該導電塊而形成一較小導電塊。
10. 如申請專利範圍第1項所述之導電膜結構的製作方法，在將該絕緣基板放置於該鍍液前，更包括將該絕緣基板放置於一活化劑溶液中以於該些溝槽之側壁上形成活性金屬微粒。
11. 如申請專利範圍第10項所述之導電膜結構的製作方法，其中該活性金屬微粒大抵不沉積於該絕緣基板之該表面上。
12. 如申請專利範圍第10項所述之導電膜結構的製作方法，其中該活化劑溶液包括鈀離子、鉑離子、錫離子、金離子、銀離子、鎳離子、或前述之組合。
13. 如申請專利範圍第10項所述之導電膜結構的製作方法，其中該些活性金屬微粒包括鈀、鉑、錫、金、銀、鎳、或前述之合金。
14. 如申請專利範圍第10項所述之導電膜結構的製作方法，其中該鍍液包括無電解鍍液。
15. 如申請專利範圍第14項所述之導電膜結構的製作方法，其中該無電解鍍液包括無電解銅鍍液、無電解鎳鍍液、無電解金鍍液、或前述組合。
16. 如申請專利範圍第1項所述之導電膜結構的製作方法，其中每一該些溝槽僅部分穿入該絕緣基板。
17. 如申請專利範圍第1項所述之導電膜結構的製作方法，其中該導電層包括銅、鎳、金、鈷、錫、銀、鉛、或前述之合金。
18. 如申請專利範圍第1項所述之導電膜結構的製作方法，該製作方法於一捲繞式連續製程中完成。
19. 如申請專利範圍第1項所述之導電膜結構的製作方法，其中該鍍液包括14 g/L的硫酸銅、4 g/L的酒石酸、15.5g/L的酒石酸鉀鈉、0.1827 mole/L的甲醛、10 g/L的氫氧化鈉、及4.2g/L的碳酸鈉。
20. 如申請專利範圍第1項所述之導電膜結構的製作方法，其中該些溝槽之側壁的表面粗糙度大於該絕緣基板之該表面的表面粗糙度。
21. 一種導電膜結構，包括：一絕緣塊材，該絕緣塊材具有一第一表面及一相反之第二表面；至少一接合界面，位於該絕緣塊材中，該接合界面由該第一表面延伸至該第二表面；以及複數個微導線，位於該絕緣塊材中，其中該些微導線之長軸方向大抵平行於該第一表面或該第二表面之法向量，且該些微導線沿著該接合界面排列，且該些微導線之一表面與該接合界面共平面。
22. 如申請專利範圍第21項所述之導電膜結構，其中 該些微導線之材質包括銅、鎳、鈷、金、錫、銀、鉛、或前述之合金。
23. 如申請專利範圍第21項所述之導電膜結構，其中該接合界面包括一螺旋界面或一摺疊界面。
24. 如申請專利範圍第21項所述之導電膜結構，其中該接合界面包括複數個彼此平行之平面。
25. 如申請專利範圍第21項所述之導電膜結構，其中該微導線之截面積為方形、矩形、梯形、半圓形、半橢圓形、或不規則形。
26. 一種導電膜式積體電路針測裝置，包括：一電路板，具有複數個第一接點及複數個第二接點，該些第一接點用以電性連接至一測試機台；以及一導電膜結構，該導電膜結構係申請專利範圍第21項所述之導電膜結構，且每一該些接點與該導電膜結構中之至少一微導線電性連接。
27. 如申請專利範圍第26項所述之導電膜式積體電路針測裝置，其中該第二接點之排列方式與待測積體電路之銲墊的排列方式相同且相對應。