TWI397309B - 差動源極隨耦器源極先導可定址節點讀出電路 - Google Patents

Description

差動源極隨耦器源極先導可定址節點讀出電路 發明領域

本發明是由美國政府所支援在美空軍研究實驗室(AFRL)所簽署之序號FA9453-05-0232的合約案。該政府具有本發明中之某些權利。

本發明一般係關於自可定址節點讀取資料之領域，並且尤其是，關於數位成像系統之像素讀出之領域。

發明背景

成像系統，例如，互補金屬氧化物半導體(CMOS)成像器，被使用於各種成像裝置，例如，被使用於數位攝影機、攝錄機以及其他電子產品中之影像感知器。一典型的CMOS成像器包括像素胞元之陣列或矩陣。各個像素胞元包括用以反應照在光轉換裝置上之光而產生及累積電荷之光轉換裝置。照在該像素胞元之上的光對應至全部圖像之一元素，且產生之電氣信號對應至產生影像之像素部份的信號。一像素讀出電路被耦合至該光轉換裝置，並且提供該光轉換裝置之一像素讀出。

一源極隨耦器讀出電路是用於一像素讀出電路之一共通組態。該源極隨耦器讀出電路包括一源極隨耦器電晶體，該電晶體之閘極(G)被耦合至一光轉換裝置，且該電晶體之源極(S)被耦合至一列選擇器。該列選擇器提供源極隨耦器電晶體可選擇性之致動。一偏壓電晶體作用如一電流源以便一旦該列選擇器開關被閉合時可經由該源極隨耦器電晶體拉取電流。該電路之一輸出節點被耦合至源極隨耦器電晶體之源極(S)，並且提供表示該像素讀出之一輸出信號。

習見的源極隨耦器電路具有多種問題。首先，在源極隨耦器電路中有被注入輸出信號之雜訊源。偏壓電源是在一源極隨耦器電路中之雜訊之一可能來源。源極隨耦器電路不能夠提供共模排斥，以消除這偏壓雜訊以及來自輸出信號的其他雜訊。這導致來自該像素讀出電路之非最佳像素讀出。

另外地，在源極隨耦器電路中有一增益降低，這導致像素讀出有顯著的損失。因成像系統成為較小且內在之構件更密集，使得這些成像系統中之電晶體同時也成為較小。結果，由這些電晶體所提供之輸出信號在幅度上同時也變得較小，且電壓之輕微的變化將可導致顯著的信號損失，其可能影響利用成像系統被記錄之影像的品質。相似型式之源極隨耦器讀出電路被採用於自其他型式之可定址節點之讀取，例如，記憶體儲存裝置中之記憶體位置之讀取。這些電路同時也具有相似雜訊以及增益下降之問題。

考慮到這些問題，對於可定址節點之讀出電路的技術，需要克服如上所述之一個或多個技術性問題。

發明概要

一差動源極隨耦器源極先導讀出電路是適用於自可定址節點讀取。這電路同時也提供共模排斥，其顯著地降低輸出信號中的雜訊並且改進自該等可定址節點讀出之品質。

特別是，依據本發明之一實施範例，提供適用於自可定址節點讀取的一差動源極隨耦器源極先導讀出電路，該電路包括差動放大器之第一及第二半電路。該第一半電路包括至少一個源極隨耦器電晶體，該電晶體適用於經由其閘極自該等可定址節點之一接收一輸入信號。於實施範例中，該等可定址節點包括一成像系統，或記憶體儲存裝置之記憶體位置之像素讀出。該第一半電路同時也包括被耦合至該源極隨耦器電晶體的一選擇器開關，該選擇器開關適用於選擇性地致動該源極隨耦器電晶體以接收該輸入信號。第二半電路包括一輸出節點，其用以提供一選擇性可定址節點的讀出之一輸出信號。該第二半電路同時也包括被耦合至該輸出節點的一源極先導電晶體，該電晶體適用於依據該讀出而提供一回授信號。一回授迴路被連接到源極先導電晶體以提供來自該輸出節點之回授。

本發明之另一展示實施例包括一像素讀出電路，其包含與一光轉換裝置電氣連通的一輸入節點。該像素讀出電路同時也包括一差動放大器，該差動放大器具有與該輸入節點電氣連通之第一輸入、以及與被連接到該輸出節點之一回授迴路電氣連通的第二輸入。該輸出節點提供光轉換裝置之一像素讀出電路，且該像素讀出信號經由該回授迴路被饋送回至像素讀出中，以允許使用該差動放大器結構。該差動放大器結構減少該像素讀出電路中之增益下降，因而輸出信號之電壓是幾乎等於自光轉換裝置之輸入信號的電壓。

在一展示實施例中，一種可定址節點矩陣(例如，一成像系統之光轉換裝置)讀取之方法，該方法包括下列步驟：提供一差動放大器之一第一半電路，該第一半電路包括至少一源極隨耦器電晶體，其適用於經由其間極自該等可定址節點之一接收一輸入信號；提供一差動放大器之一第二半電路，該第二半電路包括：一源極先導電晶體，其被耦合至該輸出節點且適用於依據該讀出而提供一回授信號，該源極先導電晶體連接到與該輸出節點電氣連通之一回授迴路；提供與該源極隨耦器電晶體以及該源極先導電晶體電氣連通之一尾端電流源；並且操作被耦合至該源極隨耦器電晶體之一選擇器開關以選擇性地致動該源極隨耦器電晶體以接收該輸入信號。

圖式簡單說明

實施範例被展示於參考圖形中。此處揭示之實施例以及圖形是作為展示而不是作為限制。

第1圖是根據至少一實施例之一差動讀出電路的電氣分解圖；第2圖展示一實施範例中採用第1圖的差動讀出電路之一2×2交錯式點陣列圖；第3圖展示依據至少一實施例的一像素讀出電路；第4圖展示一實施範例中採用第1圖的差動讀出電路作為其差動放大器之第3圖的像素讀出電路；第5圖展示依據至少一實施例之另一像素讀出電路；第6圖是展示依據至少一個實施例用以自一可定址節點矩陣讀取之方法的步驟方塊圖。

較佳實施例之詳細說明

在進行詳細說明之前，應了解本發明揭示技術是僅作為範例，而非限制。此處之概念是不限定於特定型式之讀出電路或自附帶至一讀出電路之一可定址節點矩陣讀取之方法的使用或應用。因此，雖然此處說明之工具是為了相關實施範例之闡述、展示及說明之便利，但應了解此處之原理可同樣地被應用於其他型式的讀出電路及用於自可定址節點讀取之方法中。

參看至第1圖，適用於自一可定址節點矩陣讀取之一差動讀出電路100被展示。一可定址節點矩陣一般包括一列或多列節點，以及一行或多行節點。因此，各節點可被定址於矩陣之一對應的位置(x，y)上，其中x是指示列數目，且y是指示行數目。各可定址節點代表對讀出電路之一輸入，例如，來自一成像系統之一光轉換裝置的一像素表示信號(例如，一電壓)。例如，具有640×480解析度之成像系統可具有640行和480列之一光轉換裝置矩陣。於另一實施範例中，可定址節點可包括一記憶體儲存裝置之記憶體位置。

差動讀出電路100包括一差動源極隨耦器源極先導讀出電路，該先導讀出電路具有一第一半電路102以及一第二半電路104。第一半電路102包括至少一源極隨耦器電晶體，例如，一第一源極隨耦器電晶體106，其適用於經由其之閘極(G)自一可定址節點108接收一輸入信號。雖然了解及明白於至少一實施例中，可用一單一第一源極隨耦器電晶體106而操作，更好是，如所展示的，具有另外的源極隨耦器電晶體，例如，一第二源極隨耦器電晶體110，其適用於經由其之閘極(G)自可定址節點112而接收一輸入信號。該第一和第二源極隨耦器電晶體106和110自第一半電路102之一第一源極電晶體114接收一第一通道電流。如所指示，這第一通道電流可以是一共同第一通道電流，並且源極隨耦器電晶體106和110可分用一共同汲極132。第一半電路102進一步地包括被耦合至各源極隨耦器電晶體106、110之至少一選擇器開關116、118，該等開關適用於選擇性地致動源極隨耦器電晶體106、110以分別地經由其之個別閘極(G)而自可定址節點108和112接收輸入信號。

第二半電路104包括適用於提供一第二通道電流之一第二源極電晶體120，以及一輸出節點122，該節點適用於提供在第一差動通道102中被提供之可定址節點108、112之一的讀出之輸出信號。如第1圖中所展示，第二源極電晶體120和第一源極電晶體114經由它們相關的閘極(G)被耦合。第二差動通道104同時也包括經由其閘極(G)被耦合至該輸出節點122的一源極先導電晶體124，該先導電晶體適用於依據輸出節點122之讀出而提供一回授信號126。源極先導電晶體124被連接到與輸出節點122電氣連通的一回授迴路128。當源極隨耦器電晶體106和110之至少一者具有一輸入信號時，第二源極電晶體120和第一源極電晶體114提供相等電流至第二半電路104和第一半電路102。

於第1圖展示的實施例中，差動讀出電路100自具有二列之可定址節點108、112的矩陣之一行讀取。因此，可定址節點矩陣108、112可被耦合至多數個差動讀出電路100，各差動讀出電路100自可定址節點108、112的矩陣之一行讀取。所展示的矩陣是一1×2矩陣，但是具有任何列和行數目之一矩陣均可被採用。例如，一2×2矩陣可包括二個不同的差動讀出電路100，各差動讀出電路100組成該矩陣之一行。

第2圖展示一實施範例中利用第1圖之差動讀出電路100的一2×2交錯式點陣列200。所展示的實施例包括二個差動讀出電路100A和100B。差動讀出電路100A和100B各代表該矩陣之一單一行。因此，可定址節點108A代表該矩陣之(1,1)位置，且可定址節點112A代表該矩陣之(2,1)位置。同樣地，可定址節點108B代表該矩陣之(1,2)位置，且可定址節點112B代表該矩陣之(2,2)位置。

對於一成像應用，列和行數目一般將對應至成像系統之解析度(例如，640×480)。具有640×480解析度之一成像系統因此可包括480個差動讀出電路100(參看第1圖)，各讀出電路組成像素矩陣之480行之一行。同樣地，640×480矩陣之各差動讀出電路100將包括640組的源極電晶體106、可定址節點108以及列選擇器開關116。一行選擇器開關(未被展示於圖中)接著可被提供於各差動讀出電路100以選擇性地致動差動讀出電路100。因此，一特定行(例如，差動讀出電路100A(參看第2圖))可選擇性地被致動，並且該行之各列可依序地被取樣。

進一步地，其他組態亦是可能，以至於差動讀出電路100(參看第1圖)可自包括多數個行之可定址節點108、112的矩陣之一列可定址節點108、112而讀取。因此，各列選擇器開關116、118可對應至特定的行而不是該矩陣之列。透過多工器以及其他型式開關之使用，差動讀出電路100同時也可被組態以自任何數目之列及/或行讀取。

操作時，一矩陣之讀出一般藉由選擇性地致動對應至一特定列的一差動讀出電路100A而被進行(參看第2圖)，並且接著選擇性地致動對應至一些明定順序之各列的各源極隨耦器電晶體106A和110A。因此，如果可定址節點108A對應至矩陣中的(1，1)位置，且可定址節點112A對應至矩陣中之(2，1)位置，則源極隨耦器電晶體106A和110A可選擇性地分別以該順序被致動。接著對於該矩陣之另外的差動讀出電路100B，這處理程序可被重複。

為自一組特定可定址節點108、112讀取，一電壓在第一源極電晶體114和第二源極電晶體120被產生。列選擇器開關116、118啟始地是在一斷開位置中。第二源極電流(來自第二源極電晶體120)經由第二差動通道104流動，但是無電流經由第一差動通道102流動，因為列選擇器開關116和118目前被斷開，故沒有通道提供給第一通道電流。源極隨耦器電晶體106、110之一接著藉由閉合其之相關連的列選擇器開關116、118而選擇性地被致動，自第一源極電晶體114產生供用於第一通道電流之一路線。這允許可定址節點108、112之一的讀出。

如第1圖中所展示，一選擇性被致動之源極隨耦器電晶體106、110的源極(S)被連接到源極先導電晶體124之源極(S)，且電流流動至尾端電流源130。因為差動讀出電路100具有2個輸入信號，一個來自被連接到目前被致動的源極隨耦器電晶體106、110之一可定址節點108、112，且一個來自回授迴路128，一差動放大被進行，以及在輸入信號和回授信號之間的一差量之輸出在輸出節點122被產生。這信號消除由於差動讀出電路100元件而被注進入輸出信號的雜訊，並且是習知的共模排斥。因此，透過共模排斥之使用，在輸出信號中之雜訊被降低，以至於在輸出節點122之讀出相較於不提供共模排斥之先前技術讀出電路而被改進。有利地，該讀出中之信號雜訊被降低，並且振幅信號是較高於先前技術之讀出電路。

簡要地再敘述，差動讀出電路100包括一第一半電路102以及一第二半電路104。該第一半電路102包括至少一源極隨耦器電晶體106、110(其適用於經由其之閘極自該等可定址節點之一接收一輸入信號)，以及一列選擇器開關，該開關被耦合至源極隨耦器電晶體106、110且適於選擇性地致動該等源極隨耦器電晶體106、110以接收該輸入信號。該第二半電路104包括適用於提供該等可定址節點之一的讀出之輸出信號之一輸出節點122，以及一源極先導電晶體124，其被耦合至該輸出節點122並且適用於依據該讀出而提供一回授信號，該源極先導電晶體124連接到與輸出節點122電氣連通之一回授迴路128。

第3圖展示依據至少一實施例之一像素讀出電路300。像素讀出電路300展示可利用第1圖之差動讀出電路之一增益組態。像素讀出電路300包括具有一第一輸入304以及一第二輸入306的差動放大器302。差動放大器302可包括任何型式的差動放大器302。

此外，於至少一實施例中，差動放大器302是一長尾組對差動放大器，例如，差動讀出電路100。該長尾差動放大器將包括一源極隨耦器電晶體106、110(參看第1圖)、一源極先導電晶體124、一回授迴路128、一第一源極電晶體114、一第二源極電晶體120以及一尾端電流源130。如果多數個源極隨耦器電晶體被採用，則該長尾差動放大器可包括一個或多個用以選擇性地致動源極隨耦器電晶體106、110之列選擇器開關116、118，在需要源極隨耦器電晶體106和110之選擇性地致動的其他情況中，一長尾差動放大器同時也可包括列選擇器116、118。

再參看第3圖，差動放大器302之第一輸入304，例如，經由輸入節點314被連接至光轉換裝置312，但是，應了解，該輸入可以是來自其他型式的輸入裝置之電壓而不脫離本發明範疇。光轉換裝置312可以是適用於反應光線而累積光產生電荷之任何型式之裝置，例如，一光閘、一光導器或一光二極體。差動放大器302之第一輸入304可包括具有其閘極(G)被連接到輸入節點314之一源極隨耦器電晶體(例如，第1圖之源極隨耦器電晶體106或110的任一者)。

差動放大器302之第二輸入306被連接到與差動放大器302之一輸出節點308電氣連通的一回授迴路128。第二輸入節點306可包括具有其閘極(G)被連接到回授迴路128之一源極先導電晶體(例如，第1圖之源極先導電晶體124)。差動放大器302自光轉換裝置312接收一輸入信號以及自輸出節點308接收回授信號，並且自該回授信號和該輸入信號之間的差量產生一像素讀出。

第4圖展示第3圖之像素讀出電路300，其利用第1圖的差動讀出電路100作為其實施範例中之差動放大器302。光轉換裝置312被連接到第一源極電晶體106。因此，第3和4圖之差動放大器302的第一輸入304對應至第1圖差動讀出電路100之可定址節點108。回授迴路128被連接到第二輸入306。因此，差動放大器302相似於差動讀出電路100而操作，並且提供相似之共模排斥以及改進的像素讀出功能。

簡要地再敘述，像素讀出電路300包括與光轉換裝置312電氣連通之一輸入節點314。像素讀出電路300進一步地包括一差動放大器302，該放大器302包含與該輸入節點314電氣連通的一第一輸入304、一用以提供光轉換裝置312之像素讀出之輸出節點308、以及與被連接到該輸出節點308之回授迴路128電氣連通之一第二輸入。

第5圖展示依據至少一實施例之一像素讀出電路500。像素讀出電路500展示可利用第1圖之差動讀出電路的另一增益組態。在展示的實施例中，像素讀出電路500被連接到一電容器增益網路。像素讀出電路500包括通用於像素讀出電路300之元件，並且為簡要起見它們的說明在此處被省略。像素讀出電路500之回授迴路128包括至少一第一電容器502。差動放大器302之第二輸入306進一步地與被耦合至一偏壓源506的至少一個第二電容器504電氣連通。這電容器網路可增加較先前技術以及第3圖實施例多之電路增益。就此點而論，在像素讀出電路500輸出節點308所產生的像素讀出是比先前技術源極隨耦器電晶體所產生者有較佳之品質改進。

第6圖展示依據至少一實施例之用以自一可定址節點矩陣(例如，一成像系統之光轉換裝置或記憶體儲存裝置之記憶體位置)讀取的方法600。同時也應了解，所揭示之方法並不需依此處所說明之順序被進行，但為容易討論和展示起見，這說明順序至少是一實施範例並且被選擇以便說明。

方法600包括下列步驟：提供包括至少一個源極隨耦器電晶體106、112之一第一半電路102，該等電晶體適用於經由其閘極自可定址節點108、112之一接收一輸入信號(步驟602)；提供一第二半電路104，該第二半電路包括：一輸出節點122(其適用於提供該等可定址節點108、112之一的讀出之輸出信號)、以及一源極先導電晶體124(其被耦合至輸出節點122並且適用於依據該讀出而提供一回授信號)，該源極先導電晶體124被連接到與輸出節點122電氣連通之一回授迴路128(步驟604)；提供與源極隨耦器電晶體106、112及源極先導電晶體124電氣連通之一尾端電流源130(步驟606)；並且操作被耦合至源極隨耦器電晶體106、112之一列選擇器開關116、118而選擇性地致動該源極隨耦器電晶體106、112以接收該輸入信號(步驟608)。

上面之方法、系統以及結構是可以改變，而不脫離此處之範疇。因此應注意到，在上面說明中所包括及/或在附圖中所展示的事件應被詮釋為展示所用而不是作為限制的意思。下面的申請專利範圍將涵蓋所有一般的與此處說明的特定特點，以及在本發明之方法、系統及結構之範疇的所有表達方式。

100．．．差動讀出電路

100A,100B．．．差動讀出電路

102．．．第一半電路

104．．．第二半電路

106．．．第一源極隨耦器電晶體

106A,110A．．．源極隨耦器電晶體和

108、112．．．可定址節點

108A,108B,112A,112B．．．可

定址節點

110．．．第二源極隨耦器電晶體

114．．．第一源極電晶體

116、118．．．選擇器開關

120．．．第二源極電晶體

122．．．輸出節點

124．．．源極先導電晶體

126．．．回授信號

128．．．回授迴路

130．．．尾端電流源

132．．．共同汲極

200．．．交錯式點陣列

300．．．像素讀出電路

302．．．差動放大器

304．．．第一輸入

306．．．第二輸入

308．．．輸出

312．．．光轉換裝置

314．．．輸入

500．．．像素讀出電路

502．．．第一電容器

504．．．第二電容器

506．．．偏壓

600．．．讀取方法

602-608．．．讀取方法之步驟

第1圖是根據至少一實施例之一差動讀出電路的電氣分解圖；第2圖展示一實施範例中採用第1圖的差動讀出電路之一2×2交錯式點陣列圖；第3圖展示依據至少一實施例的一像素讀出電路；第4圖展示一實施範例中採用第1圖的差動讀出電路作為其差動放大器之第3圖的像素讀出電路；第5圖展示依據至少一實施例之另一像素讀出電路；第6圖是展示依據至少一個實施例用以自一可定址節點矩陣讀取之方法的步驟方塊圖。

100．．．差動讀出電路

102．．．第一半電路

104．．．第二半電路

106．．．第一源極隨耦器電晶體

108、112．．．可定址節點

110．．．第二源極隨耦器電晶體

114．．．第一源極電晶體

116、118．．．選擇器開關

120．．．第二源極電晶體

122．．．輸出節點

124．．．源極先導電晶體

126．．．回授信號

128．．．回授迴路

130．．．尾端電流源

132．．．共同汲極

Claims (21)

1. 一種用以自一可定址節點矩陣讀取之讀出電路，其包括：一差動放大器之一第一半電路，其包括：至少一源極隨耦器電晶體，其適用於自該等可定址節點之一而接收一輸入信號；以及至少一選擇器開關，其被耦合至該源極隨耦器電晶體且適用於選擇性地致動該源極隨耦器電晶體以接收該輸入信號；以及一差動放大器之一第二半電路，其包括：一輸出節點，其適用於提供該等可定址節點之一的一讀出之輸出信號；一源極先導電晶體，其被耦合至該輸出節點且適用於依據該等可定址節點之一的該讀出而提供一回授信號，該源極先導電晶體具有一閘極，該閘極被連接到與該輸出節點電氣連通之一回授迴路；以及一尾端電流源，其連接至該源極先導電晶體，以及藉由該至少一選擇器開關來選擇性連接至該源極隨耦器電晶體。
2. 如申請專利範圍第1項之讀出電路，其中該等可定址節點包括一成像系統之像素讀出。
3. 如申請專利範圍第1項之讀出電路，其中該等可定址節點包括一記憶體儲存裝置之記憶體位置。
4. 如申請專利範圍第1項之讀出電路，其中該第一半電路進一步地包括適用於提供一第一通道電流至該源極隨 耦器電晶體之一第一源極電晶體，且該第二半電路進一步地包括適用於提供一第二通道電流至該源極先導電晶體之一第二源極電晶體。
5. 如申請專利範圍第1項之讀出電路，其中：該回授迴路包括至少一個第一電容器；以及該源極先導電晶體進一步地與被耦合至一偏壓源的至少一第二電容器電氣連通。
6. 如申請專利範圍第1項之讀出電路，其中該選擇器開關包括一列選擇器開關。
7. 如申請專利範圍第1項之讀出電路，其中該選擇器開關包括一行選擇器開關。
8. 一種用以自一可定址節點矩陣讀取之讀出電路，其包括：一差動放大器之一第一半電路，其包括：多數個源極隨耦器電晶體，各源極隨耦器電晶體適用於自該等可定址節點之一接收一輸入信號；至少一個選擇器開關，其被耦合至各該等源極隨耦器電晶體且適用於選擇性地致動該等源極隨耦器電晶體之一以接收該輸入信號；以及一差動放大器之一第二半電路，其包括：一輸出節點，其適用於提供一被選擇可定址節點之一輸出信號之一讀出；一源極先導電晶體，其被耦合至該輸出節點且適用於依據該被選擇可定址節點的該讀出提供一回授信號，該源極先導電晶體具有一閘極，該閘極被連接 至與該輸出節點電氣連通之一回授迴路；以及一尾端電流源，其連接至該源極先導電晶體，以及藉由該至少一選擇器開關來選擇性連接至該源極隨耦器電晶體。
9. 如申請專利範圍第8項之讀出電路，其中該等可定址節點包括一成像系統之像素讀出。
10. 如申請專利範圍第8項之讀出電路，其中該等可定址節點包括一記憶體儲存裝置之記憶體位置。
11. 如申請專利範圍第8項之讀出電路，其中該第一半電路進一步地包括適用於提供一第一通道電流至該源極隨耦器電晶體之一第一源極電晶體，且該第二半電路進一步地包括適用於提供一第二通道電流至該源極先導電晶體之一第二源極電晶體。
12. 如申請專利範圍第8項之讀出電路，其中：該回授迴路包括至少一個第一電容器；並且該源極先導電晶體進一步地與被耦合至一偏壓源的至少一第二電容器電氣連通。
13. 如申請專利範圍第8項之讀出電路，其中該選擇器開關包括一列選擇器開關。
14. 如申請專利範圍第8項之讀出電路，其中該選擇器開關包括一行選擇器開關。
15. 一種用於像素讀出之成像系統，該成像系統包括：多數個光轉換裝置，其各適用於將光線轉換成為一像素表示信號； 一差動放大器之一第一半電路，其包括：一第一源極電晶體，其適用於提供一第一通道電流；以及多數個像素讀出電路，其各包括：一源極隨耦器電晶體，其與該等光轉換裝置之一電氣連通且與該第一源極電晶體電氣連通，並且適用於自該等光轉換裝置之一接收該像素表示信號；及至少一個選擇器，其被耦合至該源極隨耦器電晶體，並且適用於選擇性地致動該源極隨耦器電晶體以接收該像素表示信號，並且提供用於該第一通道電流之一電流路徑；以及一差動放大器之一第二半電路，其包括：一第二源極電晶體，其適用於提供一第二通道電流；一輸出節點，其與該第二源極電晶體電氣連通，並且適用於提供該等光轉換裝置之一的像素讀出；及一源極先導電晶體，其被耦合至該輸出節點並且適用於依據該等光轉換裝置之一的該讀出提供一回授信號，該源極先導電晶體具有一閘極，該閘極被連接到與該輸出節點電氣連通之一回授迴路；以及一尾端電流源，其連接至該源極先導電晶體，以及藉由該至少一選擇器開關來選擇性連接至該源極隨耦器電晶體。
16. 如申請專利範圍第15項之成像系統，其進一步地包括多數對之第一半電路和第二半電路組對，一差動放大器之第一半電路以及第二半電路組對之各對包括一行像素。
17. 如申請專利範圍第15項之成像系統，其中該等多數個像素讀出電路之各者的源極隨耦器電晶體共用一共同汲極。
18. 如申請專利範圍第15項之成像系統，其中：該回授迴路包括至少一個第一電容器；以及該源極先導電晶體進一步地與被耦合至一偏壓源的至少一第二電容器電氣連通。
19. 一種用以自一可定址節點矩陣讀取之方法，其包括下列步驟：提供一差動放大器之第一半電路，該第一半電路包括至少一個適用於自該等可定址節點之一接收一輸入信號的源極隨耦器電晶體；並且提供一差動放大器之一第二半電路，該第二半電路包括：一輸出節點，其適用於提供該等可定址節點之一的讀出之一輸出信號；以及一源極先導電晶體，其被耦合至該輸出節點且適用於依據該等可定址節點之一的該讀出而提供一回授信號，該源極先導電晶體具有一閘極，該閘極連接到與該輸出節點電氣連通之一回授迴路；且提供一尾端電流源，其連接至該源極先導電晶 體，以及藉由一選擇器開關來選擇性連接至該源極隨耦器電晶體；並且藉由耦合至該源極隨耦器電晶體來操作該選擇器開關，以選擇性地致動該源極隨耦器電晶體來接收該輸入信號。
20. 如申請專利範圍第19項之方法，其中該等可定址節點包括一成像系統之像素讀出。
21. 如申請專利範圍第19項之方法，其中該等可定址節點包括一記憶體儲存裝置之記憶體位置。