TWI397151B - 高壓半導體裝置的製造方法 - Google Patents

高壓半導體裝置的製造方法 Download PDF

Info

Publication number
TWI397151B
TWI397151B TW98124049A TW98124049A TWI397151B TW I397151 B TWI397151 B TW I397151B TW 98124049 A TW98124049 A TW 98124049A TW 98124049 A TW98124049 A TW 98124049A TW I397151 B TWI397151 B TW I397151B
Authority
TW
Taiwan
Prior art keywords
region
type
drain
high voltage
gate
Prior art date
Application number
TW98124049A
Other languages
English (en)
Other versions
TW201104798A (en
Inventor
Che Hua Chang
Shih Ming Chen
Sung Min Wei
Chun Ping Yang
Original Assignee
Vanguard Int Semiconduct Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard Int Semiconduct Corp filed Critical Vanguard Int Semiconduct Corp
Priority to TW98124049A priority Critical patent/TWI397151B/zh
Publication of TW201104798A publication Critical patent/TW201104798A/zh
Application granted granted Critical
Publication of TWI397151B publication Critical patent/TWI397151B/zh

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

高壓半導體裝置的製造方法
本發明係有關於一種高壓半導體裝置的製造方法，特別是有關於一種具低漏電流特性的高壓半導體裝置的製造方法。
高壓元件技術適用於高電壓與高功率的積體電路領域。傳統高電壓半導體元件之一型態為雙擴散汲極(DDD)CMOS結構，另一型態為橫向擴散MOS(LDMOS)結構。傳統高電壓半導體元件主要用於高於或大抵18V的元件應用領域。高壓元件技術的優點為符合成本效益且易相容於其他製程，已廣泛應用於顯示器驅動IC元件、電源供應器、電力管理、通訊、車用電子或工業控制等領域。
第1A-1F圖係顯示傳統高壓半導體裝置的製造方法各步驟的剖面示意圖。請參閱第1A圖，首先提供一半導體基底10，例如單晶矽基底，具有淺溝槽隔離區13定義出一第一區域10I和一第二區域10II。形成高壓P-型摻雜井區(HVPW)12於第二區域10II中與高壓N-型摻雜井區(HVNW)11於第一區域10I中。接著，形成P-型雙擴散汲極(PDDD)15於高壓N-摻雜井區11中與形成N-型雙擴散汲極(NDDD)16於高壓P-型摻雜井區12中。
請參閱第1B圖，毯覆性地形成閘極介電層17和多晶矽層18於半導體基底10上。藉著，進行一黃光微影製程，利用光罩定義第一閘極堆疊20a於第一區域10I上和第二閘極堆疊20b於第二區域10II上，如第1C圖所示。
接著，請參閱第1D圖，形成閘極間隙子23於閘極堆疊20a和20b的側壁上。例如，閘極間隙子23可為氧化矽-氮化矽-氧化矽(ONO)結構，且閘極間隙子23的厚度大抵為0.08μm。接著，施以離子植入步驟，將P-型離子分別植入於閘極堆疊20a兩側的P-型雙擴散汲極15中，以形成對應的P-型濃摻雜源極/汲極區25，及將N-型離子分別植入於閘極堆疊20b兩側的N-型雙擴散汲極16中，以形成對應的N-型濃摻雜源極/汲極區26。
接著，請參閱第1E圖，基於整合其他高壓元件的需要，順應性地形成一氧化層27於半導體基底上，並接著施以蝕刻步驟E以移除該氧化層27，露出P-型濃摻雜源極/汲極區25和N-型濃摻雜源極/汲極區26。請參閱第1F圖，形成層間介電層(ILD)30和源極/汲極接觸35，及進行其他後段製程以完成高壓半導體裝置。
由上述製程步驟所製造的高壓半導體裝置，於高壓驅動下，會有較大的漏電流，例如以16.5V驅動時，其漏電流Ioff 會高於10E-9A。
本發明之一實施例提供一種高壓半導體裝置的製造方法，包括：提供一半導體基底，具有淺溝槽隔離區定義出一第一區域和一第二區域；形成一第一摻雜井區於該第一區域中與一第二摻雜井區於該第二區域中；形成一第一型雙擴散汲極於該第二摻雜井區中與一第二型雙擴散汲極於該第一摻雜井區中；形成一閘極介電層和一多晶矽層於該 半導體基底上；形成多晶矽閘極分別於該第一區域上和該第二區域上；形成閘極間隙子於該等多晶矽閘極的側壁上；施以離子植入步驟，將離子穿透該閘極介電層分別植入於該第一型雙擴散汲極和該第二型雙擴散汲極中，以形成對應的一第一型濃摻雜源極/汲極區和一第二型濃摻雜源極/汲極區；形成一氧化層於該半導體基底上；以及移除該氧化層和其下方的該閘極介電層，露出該第一型濃摻雜源極/汲極區和該第二型濃摻雜源極/汲極區。
本發明另一實施例提供一種高壓半導體裝置的製造方法，包括：提供一半導體基底，具有淺溝槽隔離區定義出一第一區域和一第二區域；形成一N-型摻雜井區於該第一區域中與一P-型摻雜井區於該第二區域中；形成一N-型雙擴散汲極於該P-摻雜井區中與一P-型雙擴散汲極於該N-摻雜井區；形成一閘極介電層和一多晶矽層於該半導體基底；形成多晶矽閘極分別於該第一區域上和該第二區域上；形成閘極間隙子於該等多晶矽閘極的側壁上；施以離子植入步驟，將離子穿透該閘極介電層分別植入於該N-型雙擴散汲極和該P-型雙擴散汲極中，以形成對應的一N-型濃摻雜源極/汲極區和一P-型濃摻雜源極/汲極區；形成一氧化層於該半導體基底上；以及移除該氧化層和其下方的該閘極介電層，露出該N-型濃摻雜源極/汲極區和該P-型濃摻雜源極/汲極區。
為使本發明能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：
以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，並以簡化或是方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式，另外，特定之實施例僅為揭示本發明使用之特定方式，其並非用以限定本發明。
有鑑於此，本發明的主要特徵及樣態在於將閘極介電層的圖案化步驟延遲，並且和電阻保護氧化層(RPO)的移除步驟同時進行，因此省略了一道光罩(簡稱HVOR光罩)製程，可有效地降低製造成本。再者，由於濃摻雜源極/汲極區是在閘極介電層存在下形成，由此形成的高壓半導體裝置，具有較低的漏電流。
第2A-2F圖係顯示本發明之一實施例的高壓半導體裝置的製造方法各步驟的剖面示意圖。請參閱第2A圖，首先提供一半導體基底100，例如單晶矽基底、絕緣層上有矽(SOI)基底或磊晶矽基底，其具有淺溝槽隔離區130定義出一第一區域100I和一第二區域100II。接著，形成一高壓P-型摻雜井區(HVPW)120於該第二區域100II中與一高壓N-型摻雜井區(HVNW)110於該第一區域100I中。接著，形成P-型雙擴散汲極(PDDD)150於該高壓N-型摻雜井區110中與形成N-型雙擴散汲極(NDDD)160於該高壓P型摻雜井區120中。
請參閱第2B圖，毯覆性地形成一閘極介電層170和一多晶矽層180於半導體基底100上。藉著，進行一黃光微影製程，利用光罩定義一第一多晶矽閘極180a於該第一區域100I上和一第二多晶矽閘極180b於該第二區域100II上，如第2C圖所示，於此階段，閘極介電層170仍覆蓋於半導體基底100上。
接著，請參閱第2D圖，形成閘極間隙子230於多晶矽閘極180a和180b的側壁上。例如，閘極間隙子230的材質可為氮化矽(SiN)結構，且閘極間隙子230的厚度大抵為0.11μm。接著，施以離子植入步驟Ia和Ib，將P-型離子穿透該閘極介電層170並分別植入於該多晶矽閘極180a兩側的該P-型雙擴散汲極150中，以形成對應的一P-型源極/汲極區250，及將N-型離子穿透閘極介電層170分別植入於多晶矽閘極180b兩側的N-型雙擴散汲極160中，以形成對應的一N-型源極/汲極區260。應注意的是，P-型和N-型離子離子植入的能量和濃度應視該閘極介電層170的厚度和濃摻雜源極/汲極區的設計需求而定。
接著，請參閱第2E圖，基於整合其他高壓元件的需要，順應性地形成一電阻保護氧化層(RPO)270於該半導體基底上，並接著施以蝕刻步驟E以移除該電阻保護氧化層270和其下方的該閘極介電層170，並露出該P-型濃摻雜源極/汲極區250和該N-型濃摻雜源極/汲極區260。請參閱第2F圖，形成一層間介電層(ILD)300和源極/汲極接觸350，及進行其他後段製程以完成高壓半導體裝置。
根據本發明實施例，由第2A-2F圖所示製程步驟所製 造的高壓半導體裝置，於高壓驅動下，會有較小的漏電流，例如以16.5V驅動時，其漏電流Ioff 會小於10E-12A。再者，由於該閘極介電層170的圖案化步驟和該電阻保護氧化層(RPO)270的移除步驟同時進行，因此省略了一道光罩(簡稱HVOR光罩)製程，可有效地降低製造成本，並且因有效地降低漏電流而提升高壓半導體裝置的電性效能。
本發明雖以各種實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧半導體基底
10I‧‧‧第一區域
10II‧‧‧第二區域
11‧‧‧高壓N-型摻雜井區(HVNW)
12‧‧‧高壓P-型摻雜井區(HVPW)
13‧‧‧淺溝槽隔離區
15‧‧‧P-型雙擴散汲極(PDDD)
16‧‧‧N-型雙擴散汲極(NDDD)
17‧‧‧閘極介電層
18‧‧‧多晶矽層
20a、20b‧‧‧第一和第二閘極堆疊
23‧‧‧閘極間隙子
25‧‧‧P-型濃摻雜源極/汲極區
26‧‧‧N-型濃摻雜源極/汲極區
27‧‧‧電阻保護氧化層(RPO)
30‧‧‧層間介電層(ILD)
35‧‧‧源極/汲極接觸
100‧‧‧半導體基底
100I‧‧‧第一區域
100II‧‧‧第二區域
110‧‧‧高壓N-型摻雜井區(HVNW)
120‧‧‧高壓P-型摻雜井區(HVPW)
130‧‧‧淺溝槽隔離區
150‧‧‧P-型雙擴散汲極(PDDD)
160‧‧‧N-型雙擴散汲極(NDDD)
170‧‧‧閘極介電層
180‧‧‧多晶矽層
180a、180b‧‧‧第一和第二多晶矽閘極
230‧‧‧閘極間隙子
250‧‧‧P-型濃摻雜源極/汲極區
260‧‧‧N-型濃摻雜源極/汲極區
270‧‧‧電阻保護氧化層(RPO)
300‧‧‧層間介電層(ILD)
350‧‧‧源極/汲極接觸
E‧‧‧蝕刻步驟
Ia、Ib‧‧‧離子植入步驟
第1A-1F圖係顯示傳統高壓半導體裝置的製造方法各步驟的剖面示意圖；以及第2A-2F圖係顯示本發明之一實施例的高壓半導體裝置的製造方法各步驟的剖面示意圖。
100‧‧‧半導體基底
100I‧‧‧第一區域
100II‧‧‧第二區域
110‧‧‧高壓N-型摻雜井區(HVNW)
120‧‧‧高壓P-型摻雜井區(HVPW)
130‧‧‧淺溝槽隔離區
150‧‧‧P-型雙擴散汲極(PDDD)
160‧‧‧N-型雙擴散汲極(NDDD)
170‧‧‧閘極介電層
180a、180b‧‧‧第一和第二多晶矽閘極
230‧‧‧閘極間隙子
250‧‧‧P-型濃摻雜源極/汲極區
260‧‧‧N-型濃摻雜源極/汲極區
Ia、Ib‧‧‧離子植入步驟

Claims (8)

  1. 一種高壓半導體裝置的製造方法，包括：提供一半導體基底，具有淺溝槽隔離區定義出一第一區域和一第二區域；形成一第一摻雜井區於該第一區域中與一第二摻雜井區於該第二區域中；形成一第一型雙擴散汲極於該第二摻雜井區中與一第二型雙擴散汲極於該第一摻雜井區中；形成一閘極介電層和一多晶矽層於該半導體基底上；形成多晶矽閘極分別於該第一區域上和該第二區域上；形成閘極間隙子於該等多晶矽閘極的側壁上；施以離子植入步驟，將離子穿透該閘極介電層分別植入於該第一型雙擴散汲極和該第二型雙擴散汲極中，以形成對應的一第一型濃摻雜源極/汲極區和一第二型濃摻雜源極/汲極區；形成一氧化層於該半導體基底上；以及同時移除該氧化層和該閘極介電層之未被該等多晶矽閘極以及該閘極間隙子所覆蓋的部份，露出該第一型濃摻雜源極/汲極區和該第二型濃摻雜源極/汲極區。
  2. 如申請專利範圍第1項所述之高壓半導體裝置的製造方法，其中該半導體基底包括單晶矽基底或絕緣層上有矽(SOI)基底。
  3. 如申請專利範圍第1項所述之高壓半導體裝置的製造方法，其中該第一摻雜井區為一高壓N-型摻雜井區，及 該第二摻雜井區為一高壓P-型摻雜井區。
  4. 如申請專利範圍第1項所述之高壓半導體裝置的製造方法，其中該第一型雙擴散汲極為一N-型雙擴散汲極及該第二型雙擴散汲極為一P-型雙擴散汲極。
  5. 如申請專利範圍第1項所述之高壓半導體裝置的製造方法，其中該閘極間隙子的材質包括氮化矽，其厚度大抵等於或小於0.11μm。
  6. 如申請專利範圍第1項所述之高壓半導體裝置的製造方法，其中該第一型源極/汲極區為一N-型濃摻雜源極/汲極區，及該第二型源極/汲極區為一P-型濃摻雜源極/汲極區。
  7. 如申請專利範圍第1項所述之高壓半導體裝置的製造方法，其中該氧化層包括一電阻保護氧化層。
  8. 一種高壓半導體裝置的製造方法，包括：提供一半導體基底，具有淺溝槽隔離區定義出一第一區域和一第二區域；形成一N-型摻雜井區於該第一區域中與一P-型摻雜井區於該第二區域中；形成一N-型雙擴散汲極於該P-摻雜井區中與一P-型雙擴散汲極於該N-摻雜井區中；形成一閘極介電層和一多晶矽層於該半導體基底上；形成多晶矽閘極分別於該第一區域上和該第二區域上；形成閘極間隙子於該等多晶矽閘極的側壁上；施以離子植入步驟，將離子穿透該閘極介電層分別植 入於該N-型雙擴散汲極和該P-型雙擴散汲極中，以形成對應的一N-型濃摻雜源極/汲極區和一P-型濃摻雜源極/汲極區；形成一電阻保護氧化層於該半導體基底上；以及同時移除該電阻保護氧化層和該閘極介電層之未被該等多晶矽閘極以及該閘極間隙子所覆蓋的部份，露出該N-型濃摻雜源極/汲極區和該P-型濃摻雜源極/汲極區。
TW98124049A 2009-07-16 2009-07-16 高壓半導體裝置的製造方法 TWI397151B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98124049A TWI397151B (zh) 2009-07-16 2009-07-16 高壓半導體裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98124049A TWI397151B (zh) 2009-07-16 2009-07-16 高壓半導體裝置的製造方法

Publications (2)

Publication Number Publication Date
TW201104798A TW201104798A (en) 2011-02-01
TWI397151B true TWI397151B (zh) 2013-05-21

Family

ID=44813780

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98124049A TWI397151B (zh) 2009-07-16 2009-07-16 高壓半導體裝置的製造方法

Country Status (1)

Country Link
TW (1) TWI397151B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878100A (en) * 1988-01-19 1989-10-31 Texas Instruments Incorporated Triple-implanted drain in transistor made by oxide sidewall-spacer method
US4928156A (en) * 1987-07-13 1990-05-22 Motorola, Inc. N-channel MOS transistors having source/drain regions with germanium
US5091763A (en) * 1990-12-19 1992-02-25 Intel Corporation Self-aligned overlap MOSFET and method of fabrication
US5606191A (en) * 1994-12-16 1997-02-25 Mosel Vitelic, Inc. Semiconductor device with lightly doped drain regions
US5897363A (en) * 1996-05-29 1999-04-27 Micron Technology, Inc. Shallow junction formation using multiple implant sources
US6297108B1 (en) * 2000-03-10 2001-10-02 United Microelectronics Corp. Method of forming a high voltage MOS transistor on a semiconductor wafer
US6528850B1 (en) * 2000-05-03 2003-03-04 Linear Technology Corporation High voltage MOS transistor with up-retro well
US20030089951A1 (en) * 2001-10-05 2003-05-15 Taiwan Semiconductor Manufacturing Company ESD implantation in deep-submicron CMOS technology for high-voltage-tolerant applications
US20050205926A1 (en) * 2004-03-16 2005-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. High-voltage MOS transistor and method for fabricating the same
US20050227448A1 (en) * 2004-04-07 2005-10-13 Fu-Hsin Chen High voltage double diffused drain MOS transistor with medium operation voltage
US20070166896A1 (en) * 2003-11-13 2007-07-19 Volterra Semiconductor Corporation Method of Fabricating a Lateral Double-Diffused Mosfet
US20090011561A1 (en) * 2007-07-02 2009-01-08 Promos Technologies Inc. Method of fabricating high-voltage mos having doubled-diffused drain

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928156A (en) * 1987-07-13 1990-05-22 Motorola, Inc. N-channel MOS transistors having source/drain regions with germanium
US4878100A (en) * 1988-01-19 1989-10-31 Texas Instruments Incorporated Triple-implanted drain in transistor made by oxide sidewall-spacer method
US5091763A (en) * 1990-12-19 1992-02-25 Intel Corporation Self-aligned overlap MOSFET and method of fabrication
US5606191A (en) * 1994-12-16 1997-02-25 Mosel Vitelic, Inc. Semiconductor device with lightly doped drain regions
US5897363A (en) * 1996-05-29 1999-04-27 Micron Technology, Inc. Shallow junction formation using multiple implant sources
US6297108B1 (en) * 2000-03-10 2001-10-02 United Microelectronics Corp. Method of forming a high voltage MOS transistor on a semiconductor wafer
US6528850B1 (en) * 2000-05-03 2003-03-04 Linear Technology Corporation High voltage MOS transistor with up-retro well
US20030089951A1 (en) * 2001-10-05 2003-05-15 Taiwan Semiconductor Manufacturing Company ESD implantation in deep-submicron CMOS technology for high-voltage-tolerant applications
US20070166896A1 (en) * 2003-11-13 2007-07-19 Volterra Semiconductor Corporation Method of Fabricating a Lateral Double-Diffused Mosfet
US20050205926A1 (en) * 2004-03-16 2005-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. High-voltage MOS transistor and method for fabricating the same
US20050227448A1 (en) * 2004-04-07 2005-10-13 Fu-Hsin Chen High voltage double diffused drain MOS transistor with medium operation voltage
US20090011561A1 (en) * 2007-07-02 2009-01-08 Promos Technologies Inc. Method of fabricating high-voltage mos having doubled-diffused drain

Also Published As

Publication number Publication date
TW201104798A (en) 2011-02-01

Similar Documents

Publication Publication Date Title
TWI393190B (zh) 半導體裝置及其製造方法
US8466026B2 (en) Semiconductor device and method for manufacturing the same
JP4783050B2 (ja) 半導体装置及びその製造方法
KR20100006342A (ko) Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
JP2009239111A (ja) 半導体装置
KR20120012705A (ko) 반도체 소자 및 그 제조 방법
KR101531882B1 (ko) 반도체 소자 및 그 제조 방법
TW201351637A (zh) 元件與其形成方法
JP2008130983A (ja) 半導体装置およびその製造方法
US9768054B2 (en) High voltage device with low Rdson
TWI455318B (zh) 高壓半導體裝置及其製造方法
JP2007027622A (ja) 半導体装置およびその製造方法
KR20140001087A (ko) 수직 파워 ｍｏｓｆｅｔ 및 그 제조 방법
JP2006253334A (ja) 半導体装置及びその製造方法
US11495675B2 (en) Manufacture method of lateral double-diffused transistor
CN101964326A (zh) 高压半导体装置的制造方法
US8138550B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
US20170263770A1 (en) Semiconductor device and manufacturing method of the same
TWI397151B (zh) 高壓半導體裝置的製造方法
CN110957349B (zh) 半导体装置及其制造方法
US8198659B2 (en) Semiconductor device and method for fabricating the same
US11417761B1 (en) Transistor structure and method for fabricating the same
TWI618246B (zh) 高壓半導體裝置及其製造方法
JP2012033841A (ja) 半導体装置及びその製造方法
US7803676B2 (en) Semiconductor device and method of fabricating the same