TWI395413B - 帶通三角積分調變器 - Google Patents

帶通三角積分調變器 Download PDF

Info

Publication number
TWI395413B
TWI395413B TW099101567A TW99101567A TWI395413B TW I395413 B TWI395413 B TW I395413B TW 099101567 A TW099101567 A TW 099101567A TW 99101567 A TW99101567 A TW 99101567A TW I395413 B TWI395413 B TW I395413B
Authority
TW
Taiwan
Prior art keywords
band pass
digital
output
delta
pass filter
Prior art date
Application number
TW099101567A
Other languages
English (en)
Other versions
TW201121252A (en
Inventor
Tsung Hsien Lin
Yu Yu Chen
Original Assignee
Univ Nat Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Taiwan filed Critical Univ Nat Taiwan
Publication of TW201121252A publication Critical patent/TW201121252A/zh
Application granted granted Critical
Publication of TWI395413B publication Critical patent/TWI395413B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H03M3/408—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used by the use of an LC circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

帶通三角積分調變器
本發明係有關三角積分調變器，特別是關於一種連續時間(continuous-time,CT)射頻(radio-frequency,RF)帶通三角積分調變器。
三角積分(delta-sigma(△Σ)或sigma-delta(Σ△))調變器是一種使用簡單電路功能方塊以產生高解析輸出信號的回授系統。三角積分調變器普遍使用於各種電子電路，例如，類比數位轉換器(ADC)、數位類比轉換器(DAC)或頻率合成器(frequency synthesizer)，且由於三角積分調變器的簡單性與低耗電量，因此，在無線通訊領域中也受到相當的重視。射頻(radio-frequency，RF)帶通三角積分調變器為三角積分調變器的一種，是用於接收射頻信號，不需要經過降頻即可直接對射頻信號進行數位化。
第一A圖顯示傳統連續時間射頻帶通三角積分調變器的功能方塊圖。第一B圖顯示第一A圖之功能方塊圖的等效數學模型。對於帶通濾波器10，由於主動電阻電容式(RC)諧振器的運算放大器無法操作於高頻下，因此根據線性度與能量消耗，選擇適用於高頻段的電感電容式(LC)帶通濾波器。然而，使用LC帶通濾波器的三角積分調變器具有二階方程式，但僅有一個輸入節點，因此無法控制所有變數。為解決此問題，可採用多回授DAC(multi-feedback DAC)，例如，使用二個不同 的DAC 20與22於相同的輸入與輸出節點上(如第二圖所示)，用以取代單個DAC 12(如第一A圖所示)。其中，使用二個不同類型的DAC，可產生不同路徑方程式，以解決於回授點上控制變數不足的問題。第三圖顯示使用於帶通三角積分調變器的三種不同DAC類型，其分別為不歸零(non-return-to-zero，NRZ)DAC、歸零(return-to-zero，RZ)DAC與半周期歸零(half-return-to-zero，HRZ)DAC。第三圖還同時顯示了DAC回授脈衝響應dac(t)與相應的拉普拉斯轉換DAC(s)。如第三圖所示，NRZ DAC脈衝於一個取樣週期中轉換一次，而RZ DAC與HRZ DAC於一個取樣周期中轉換二次。
然而，採用多回授DAC會造成嚴重的時脈抖動(clock-jitter)問題。時脈抖動會影響回授DAC 20與22(第二圖)的上升/下降時間，因而降低調變器的執行效能。
鑑於傳統帶通三角積分調變器無法有效地解決控制變數不足與時脈抖動等問題，因此，亟需提出一種新穎的帶通三角積分調變器，以解決前述之問題。
鑑於上述，本發明實施例的目的之一在於提出一種具有數位輔助濾波器及單一數位類比轉換器回授路徑的射頻帶通濾波器。相較於傳統的帶通濾波器，本實施例使用較少的回授DAC單元且具有較佳抵抗時脈抖動的信號雜訊比(SNR)。
根據本發明實施例，帶通三角積分調變器主要包括帶通濾波電路、類比數位轉換器(ADC)、數位低通濾波器(LPF)與不歸零(non-return-to-zero,NRZ)數位類比轉換器(DAC)。帶通濾波電路用於帶通濾波一輸入信號。ADC接收帶通濾波電路的輸出且產生輸出量化碼。數位低通濾波器可低通過濾該輸出量化碼。NRZ DAC接收數位低通濾波器的輸出，且以改變傳送至帶通濾波電路的DAC係數，以調整輸出量化碼之值。
10‧‧‧帶通濾波器
12‧‧‧數位類比轉換器
20‧‧‧數位類比轉換器
22‧‧‧數位類比轉換器
24‧‧‧量化器
40‧‧‧帶通濾波電路
401‧‧‧LC諧振器
403‧‧‧加法器
42‧‧‧量化器
44‧‧‧數位輔助濾波器；低通濾波器
46‧‧‧數位類比轉換器
Dout‧‧‧輸出量化碼
Vin‧‧‧類比輸入信號
y、x‧‧‧信號
k2NN,…k2N‧‧‧DAC係數
k2NR,…k2R‧‧‧DAC係數
第一A圖顯示傳統連續時間射頻帶通三角積分器的方塊圖。
第一B圖顯示第一A圖之方塊圖的等效數學模型。
第二圖顯示使用二個不同DAC之傳統帶通三角積分調變器的數學模型。
第三圖顯示三種不同類型的DAC。
第四圖顯示本發明實施例之射頻帶通三角積分調變器的方塊圖，並同時顯示其等效數學模型。
第五圖顯示雜訊比(SNR)與標準化時脈均方根(rms)抖動的關係，用以比較使用NRZ DAC與RZ DAC之傳統三角積分調變器和僅使用NRZ DAC之本實施例三角積分調變器。
第四圖顯示本發明實施例之射頻帶通三角積分調變器的方塊圖，並同時顯示其等效數學模型。關於上述數學模型的分析，可參考Yu-Yu Chen(本申請案的發明人之一)所揭露之“Bandpass Delta-Sigma Modulator with a Digitally-Assisted Loop Filter”。
本實例之三角積分調變器於前向路徑上包含有帶通濾波電路40與類比數位轉換器(ADC)(或量化器)42，並於回授路徑上包含有數位輔助濾波器44與數 位類比轉換器(DAC)46。在本實施例中，數位輔助濾波器44可為數位低通濾波器(lowpass filter，LPF)。
其中，帶通濾波電路40是由複數個帶通濾波器401串接所組成的。每個帶通濾波器401可為，但不限定於，LC諧振器。一般而言，2n階三角積分調變器具有n個LC帶通濾波器401。每二個相鄰的帶通濾波器401之間插置一個加法器403。加法器403接收前一個帶通濾波器401的輸出信號(但對於第一個加法器403則是接收(類比)輸入信號Vin)，並減去DAC 46的輸出信號，再將差分信號輸出至下一個帶通濾波器401。ADC(或量化器)42接收帶通濾波電路40的輸出信號，並產生輸出量化碼Dout。低通濾波器44接收輸出量化碼Dout後，將其輸出饋至DAC 46。DAC 46提供係數k2NN,k2(N-1)N…k2N分別給帶通濾波電路40之n個加法器403，用以調整輸出量化碼Dout之值。相較於傳統三角積分調變器(如第二圖所示)，本實施例(如第四圖所示)僅使用了一半數量的DAC單元。
在一較佳實施例中，DAC 46可為，但不限定於，不歸零DAC(NRZ DAC)。本實施例使用NRZ DAC而非其他類型的DAC[例如第三圖所示的歸零DAC(RZ DAC)或半周期歸零DAC(HRZ DAC)]，主要係因為NRZ DAC於一取樣周期內僅轉換一次，而其他類型DAC則轉換二次。當考量時脈抖動時，較少的轉換具有較佳效能。NRZ DAC的轉換函數可表示為：
其中T為周期。
在本實施例中，數位低通濾波器44的轉換函數可表示為：
其中kd為預設常數。
根據數學分析，當kd之值為1時，三角積分調變器(如第四圖所示)相當於傳統的三角積分調變器(如第二圖所示)。然而，實際上，設計kd為1的數位低通濾波器44是有困難。因此，通常較可行的作法為設計kd<1(例如kd=0.4)的數位低通濾波器44，此種設計並不會影響操作頻率範圍的迴路增益。
在本實施例中，數位低通濾波器44於時域可表示為：y[n]=Q{x[n]+kd*y[n-1]} [數學式3]其中，Q{ }表示近似量化(quantize-like)行為，y[n-1]表示低通濾波器的前一個輸出值，y[n]表示低通濾波器的目前輸出值，x[n]表示ADC 42的目前輸出值。
表一例示數位低通濾波器44之信號值流程，當kd=0.4。為簡化數位低通濾波器的實施，可採用有限狀態機(finite-state machine，FSM)。
根據上述，本發明實施例可大量減少對時脈抖動(clock-jitter)的敏感度。第五圖顯示雜訊比(signal-to-noise，SNR)與標準化(normalized)時脈均方根(root-mean-square，rms)抖動的關係，用以比較使用NRZ DAC與RZ DAC之傳統三角積分調變器和僅使用NRZ DAC之本實施例三角積分調變器。根據觀察，本實施例之三角積分調變器相較於傳統之三角積分調變器，在相同時脈均方根抖動下，大約多了5dB的雜訊比。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
40‧‧‧帶通濾波電路
401‧‧‧LC諧振器
403‧‧‧加法器
42‧‧‧量化器
44‧‧‧數位輔助濾波器；低通濾波器
46‧‧‧數位類比轉換器
Dout‧‧‧輸出量化碼
Vin‧‧‧輸入信號
k2NN,…k2N‧‧‧DAC係數

Claims (16)

  1. 一種帶通三角積分調變器，包括：一帶通濾波電路，用於帶通濾波一輸入信號；一類比數位轉換器(ADC)，用於接收該帶通濾波電路之輸出，且產生一輸出量化碼；一數位濾波器，用以接收該輸出量化碼；及一數位類比轉換器(DAC)，用以接收該數位濾波器之輸出，且改變傳送至帶通濾波電路的數位類比轉換係數，以調整該輸出量化碼之值；其中該帶通濾波電路包括：複數個串接之帶通濾波器；複數個加法器，其中每二個相鄰的該帶通濾波器之間插置一個該加法器，且每個該帶通濾波器之前具有一個該加法器；其中，該加法器接收前一個該帶通濾波器之輸出，然而若該加法器為第一個加法器則接收該輸入信號；該每一加法器個別減去該數位類比轉換器的單一輸出；該加法器輸出一差分信號並饋至下一個該帶通濾波器。
  2. 如申請專利範圍第1項所述之帶通三角積分調變器，其中該類比數位轉換器包括一量化器。
  3. 如申請專利範圍第1所述之帶通三角積分調變器，其中該數位濾波器包括數位低通濾波器(LPF)。
  4. 如申請專利範圍第3項所述之帶通三角積分調變器，其中該數位低通濾波器於Z領域具有一轉換函數HDLP，其表示為： 其中kd為預設常數。
  5. 如申請專利範圍第4項所述之帶通三角積分調變器，其中該預設常數kd之值小於1。
  6. 如申請專利範圍第3項所述之帶通三角積分調變器，其中該數位低通濾波器於時域之表示式為：y[n]=Q{x[n]+kd*y[n-1]}其中Q{ }表示近似量化行為，y[n-1]表示該數位低通濾波器之前一個輸出，y[n]表示該數位低通濾波器之目前輸出，x[n]表示該類比數位轉換器之目前輸出。
  7. 如申請專利範圍第1項所述之帶通三角積分調變器，其中該數位類比轉換器包括一不歸零(NRZ)的數位類比轉換器。
  8. 如申請專利範圍第7項所述之帶通三角積分調變器，其中該不歸零的數位類比轉換器於S領域具有一轉換函數HNRZ，其表示為： 其中T為周期。
  9. 如申請專利範圍第1項所述之帶通三角積分調變器，其中每個該帶通濾波器包括一電感電容式(LC)諧振器。
  10. 一種帶通三角積分調變器，包括：一帶通濾波電路，用於帶通濾波一輸入信號； 一類比數位轉換器(ADC)，用於接收該帶通濾波電路之輸出，且產生一輸出量化碼；一數位低通濾波器，用以低通過濾該輸出量化碼；及一不歸零(NRZ)的數位類比轉換器(DAC)，用以接收該數位低通濾波器之輸出，且以數位類比轉換係數控制該帶通濾波電路，以調整該輸出量化碼之值；其中該數位低通濾波器於Z領域具有一轉換函數HDLP，其表示為： 其中kd為預設常數。
  11. 如申請專利範圍第10項所述之帶通三角積分調變器，其中該類比數位轉換器包括一量化器。
  12. 如申請專利範圍第10項所述之帶通三角積分調變器，其中該預設常數kd之值小於1。
  13. 如申請專利範圍第10項所述之帶通三角積分調變器，其中該數位低通濾波器於時域之表示式為：y[n]=Q{x[n]+kd*y[n-1]}其中Q{ }表示近似量化行為，y[n-1]表示該數位低通濾波器之前一個輸出，y[n]表示該數位低通濾波器之目前輸出，x[n]表示該類比數位轉換器之目前輸出。
  14. 如申請專利範圍第10項所述之帶通三角積分調變器，其中該不歸零的數位類比轉換器於S領域具有一轉換函數HNRZ，其表示為： 其中T為周期。
  15. 如申請專利範圍第10項所述之帶通三角積分調變器，其中該帶通濾波電路包括：複數個串接之帶通濾波器；複數個加法器，其中每二個相鄰的該帶通濾波器之間插置一個該加法器，且每個該帶通濾波器之前具有一個該加法器；其中，該加法器接收前一個該帶通濾波器之輸出，然而若該加法器為第一個加法器則接收該輸入信號；該加法器減去該數位類比轉換器的輸出；該加法器輸出一差分信號並饋至下一個該帶通濾波器。
  16. 如申請專利範圍第15項所述之帶通三角積分調變器，其中每個該帶通濾波器包括一電感電容式(LC)諧振器。
TW099101567A 2009-12-07 2010-01-21 帶通三角積分調變器 TWI395413B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/632,793 US8004437B2 (en) 2009-12-07 2009-12-07 Bandpass delta-sigma modulator

Publications (2)

Publication Number Publication Date
TW201121252A TW201121252A (en) 2011-06-16
TWI395413B true TWI395413B (zh) 2013-05-01

Family

ID=44081506

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099101567A TWI395413B (zh) 2009-12-07 2010-01-21 帶通三角積分調變器

Country Status (2)

Country Link
US (1) US8004437B2 (zh)
TW (1) TWI395413B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384575B1 (en) * 2011-08-15 2013-02-26 Freescale Semiconductor, Inc. Configurable continuous time sigma delta analog-to-digital converter
WO2016073928A1 (en) * 2014-11-06 2016-05-12 GM Global Technology Operations LLC Software programmable, multi-segment capture bandwidth, delta-sigma modulators for flexible radio communication systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442353A (en) * 1993-10-25 1995-08-15 Motorola, Inc. Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same
US6864818B1 (en) * 2003-12-09 2005-03-08 Texas Instruments Incorporated Programmable bandpass analog to digital converter based on error feedback architecture
US20050068213A1 (en) * 2003-09-25 2005-03-31 Paul-Aymeric Fontaine Digital compensation of excess delay in continuous time sigma delta modulators

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442353A (en) * 1993-10-25 1995-08-15 Motorola, Inc. Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same
US20050068213A1 (en) * 2003-09-25 2005-03-31 Paul-Aymeric Fontaine Digital compensation of excess delay in continuous time sigma delta modulators
US6864818B1 (en) * 2003-12-09 2005-03-08 Texas Instruments Incorporated Programmable bandpass analog to digital converter based on error feedback architecture

Also Published As

Publication number Publication date
US8004437B2 (en) 2011-08-23
TW201121252A (en) 2011-06-16
US20110133969A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
US9065471B1 (en) Delta-sigma modulator
JP5154659B2 (ja) フィードバックパスにおいてビット数の減少したマルチビットシグマ・デルタ変調器
JPH07162307A (ja) アナログ−ディジタル変換器
US8223051B2 (en) Multi-bit sigma-delta modulator with reduced number of bits in feedback path
JP4048208B2 (ja) バンドパスδσａｄ変調器及びデジタル無線受信機
Colodro et al. New continuous-time multibit sigma–delta modulators with low sensitivity to clock jitter
US9391634B1 (en) Systems and methods of low power decimation filter for sigma delta ADC
EP2958236B1 (en) Systems and methods for implementing error-shaping alias-free asynchronous flipping analog to digital conversion
TWI636670B (zh) Δ-σ調製器
Colodro et al. Continuous-time sigma–delta modulator with an embedded pulsewidth modulation
TWI395413B (zh) 帶通三角積分調變器
Colodro et al. Continuous-time sigma–delta modulator with a fast tracking quantizer and reduced number of comparators
Cho et al. A 1.2-V 108.9-dB A-Weighted DR 101.4-dB SNDR Audio $\Sigma\Delta $ ADC Using a Multi-Rate Noise-Shaping Quantizer
Mahdavi et al. Analysis simulation and comparison different types of the Sigma Delta ADC modulators based on ideal model system level and behavioral model using MATLAB
RoyChowdhury et al. Verilog modeling of 24 bit stereo DAC using multibit SDM
Gorji et al. Bandpass $\Delta\Sigma $ Modulators with FIR Feedback
Mihálov et al. Implementation of sigma-delta analog to digital converter in FPGA
Pelgrom Time-Discrete Σ Δ Modulation
Kim et al. A Hybrid Audio ΔΣ Modulator with dB‐Linear Gain Control Function
Beigh et al. 2nd Order Sigma Delta Modulator Design using Delta Sigma Toolbox
Pelgrom Time-Continuous Σ Δ Modulation
EP2157700B1 (en) Delta-sigma analog-to-digital converter circuit and method for analog-to-digital converting
Lu et al. A high-resolution time-interleaved delta-sigma modulator with low oversampling
Yu et al. Continuous-time sigma-delta modulator design for low power communication applications
Colodro et al. New multirate bandpass sigma-delta modulators