TWI395301B - 使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體 - Google Patents

使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體 Download PDF

Info

Publication number
TWI395301B
TWI395301B TW095125352A TW95125352A TWI395301B TW I395301 B TWI395301 B TW I395301B TW 095125352 A TW095125352 A TW 095125352A TW 95125352 A TW95125352 A TW 95125352A TW I395301 B TWI395301 B TW I395301B
Authority
TW
Taiwan
Prior art keywords
stud
die
semiconductor
planar portion
chip package
Prior art date
Application number
TW095125352A
Other languages
English (en)
Other versions
TW200713526A (en
Inventor
P Madrid Ruben
Gestole Marvin
Victor R Cruze Erwin
N Manatad Romel
Jaud Arniel
Armand Calo Paul
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW200713526A publication Critical patent/TW200713526A/zh
Application granted granted Critical
Publication of TWI395301B publication Critical patent/TWI395301B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體
本件發明申請案謹依據於2006年7月12日申請之第11/179,348號美國發明專利申請案主張優先權。
在半導體可以使用前，封裝半導體是製程中最後一個步驟，封裝成本很高因為它需要在半導體晶粒上個別處理。雖然有許多建議採用系統單晶片解決方案以便將半導體多種功能整合至單一晶粒中，但絕大多數的半導體設備仍使用個別封裝。
電子系統會在一印刷電路板上組裝積體電路，它們提供必需的高電壓及高電流以操作馬達、揚聲器及其它真實世界中之裝置。在一個典型電子系統中，功率半導體與積體電路會被焊接至印刷電路板上，在電路板上之電路軌跡線提供裝置間之連接以及連接至外部。對功率半導體而言，一種很普遍的封裝技術就是接點之球閘陣列封裝(BGA)，以供源極區域、閘極、以及一載體覆蓋使用，進而連接到功率半導體之汲極端，而將汲極接點帶至源極與閘極接點之相同平面。此種方法之電源裝置可使所有接點在同一平面上，而這些接點便可準備被焊接至一印刷電路板上。
一種可用於形成一BGA封裝之方法就是錫球連接處理。在錫球連接處理中，錫球會機械式地被放置在一半導體載體及半導體基體之傳導區域的一球焊墊模組，將錫球放置在特定的球形焊墊模組後，半導體晶粒會翻轉並安裝在一電路基體上。
錫球通常具有一以鉛為基礎的焊接合金。例如，焊接合金可能是一接近鉛錫共熔合金(Sn－Pb)，可在大約183℃時熔解。當錫球出現在半導體晶粒與電路基體之間時，錫球會被加熱到焊接合金熔點或以下的溫度，將錫球加熱到熔點以下之目的是確保錫球不會崩毀，錫球會被熔化並再次流動以便將電路基體結合至半導體晶粒。在熔化期間，焊接上的氧化物會被移除，而且半導體晶粒的傳導表面及電路基體會被熔化的焊錫弄濕。在熔化與再次流動後，在半導體晶粒與電路基體之間形成焊錫連接，而形成的焊錫交互連接會將電路基體與半導體晶粒以電子式地連接在一起。
圖8顯示一種半導體晶粒封裝之先前技術。在該晶粒封裝中，一載體100提供一矩形凹洞100－1以容納半導體晶粒102。在此範例中，半導體晶粒包含一垂直金屬氧化物半導體場效電晶體(MOSFET)，而且是在一球閘陣列型式封裝中(BGA)。一錫球108陣列會位於半導體晶粒102表面上，以及在載體100之一邊緣表面106上。錫球陣列108會被區分為二個群組，錫球108－2之第一個外部陣列會連接到載體邊緣表面106，而錫球108－1之一內部陣列會連接至晶粒表面。錫球之陣列108亦可被安裝並連接至一電路基體上，例如，一電路板。
錫球108－2之外部陣列可連接至MOSFET汲極端，而錫球108－1之內部陣列則連接至MOSFET之源極及閘極端。一角落錫球108－3可專用於閘極端，而在內部陣列剩餘的錫球108－1可用於一分配、低阻抗連接至BGA MOSFET之源極端。
錫球技術可被強化與改善以提供一種更強固的設計，例如，錫球交互連接之黏接強度可被改善。形成的焊錫交互連接所使用之錫球連接處理如果太脆弱可能會破裂。如果一個或多個焊錫交互連接點在一晶粒封裝中失效，整個封裝便無法運作。此外，在製程中(例如，重新流動期間)，錫球會變形。該變形會導致在陣列中的錫球具有不同高度，其結果是錫球端點彼此可能不會在共同平面上。例如，如果在傳導墊之陣列上某些錫球較陣列中之其它錫球高時，較低的錫球可能無法同時接觸到半導體晶粒與電路基體。由於失效的交互連接，形成的晶粒封裝可能無法運作，同時，在處理中錫球亦可能移動，如果錫球由原本預期位置移開時，則所需的交互連接可能不會在半導體晶粒封裝中形成。最後，許多錫球包含鉛，鉛對環境而言不是一種好的物質。如果在一半導體晶粒封裝中無法完全免除鉛的使用，仍需要儘可能減少使用。
在美國編號第6,893,901號案專利案中是一種改良的發明，其在導線架之金屬層中形成金屬凸塊，同時也有一晶粒座可攜帶功率半導體，該發明所揭示之全部內容於此併入本文參考。凸塊可藉壓印一金屬層而形成，任何適當的壓印設備都可用於形成凸塊，例如一壓印機便具有多個壓印元件(有時候也視為壓印工具)，以及一相對應的壓印晶粒。壓印晶粒具有凹槽以安裝與容納多種壓印元件。在一實施例製程中，一金屬層會被放置在壓印晶粒上，當壓印元件在壓印晶粒上時，它會在金屬層上打洞，在打洞期間，壓印元件會將部份金屬層推入壓印晶粒之凹槽內，而不需通過金屬層。施加在金屬層上的壓力會讓部份金屬層變形，以形成在金屬層內多種壓印的凸塊。此壓印製程可以重複而在金屬層中形成多組凸塊。在壓印多組凸塊後，會形成多個載體，而形成之載體可在半導體晶粒被組裝到個別載體以形成個別封裝後，彼此互相分離。分離的封裝便可安裝至一電路基體，例如，一電路板。在一些具體實施例中，載體可被視為一“導線架”，將一半導體晶粒以電子式連接至一電路基體，例如一電路板，請參考圖9。
在該項應用中所顯示之結構及製程需要一雙標準規格導線架及重金屬工作裝備以鑄造晶粒座，以及在載體周圍打出接點螺柱。因此，該先前技術及發明仍有改善的空間。
本件發明提供一種半導體晶粒封裝方法，以及一比先前技術中之方法與封裝晶粒更便宜及可靠之封裝半導體晶粒。本件發明提供一具有摺疊式、螺柱邊緣之單一規格摺疊導線架，以將汲極接點從一功率MOSFET的背側攜帶至MOSFET前表面上之一平面平行球閘陣列。該球閘陣列具有到源極及閘極區域之接點。該方法一開始是提供一具單一厚度平面部份之導線架。該導線架具有一晶粒座及一或多個連結桿以支撐晶粒座至側軌上。此方法會沿著導線架平面部份之一邊形成螺柱，螺柱會以電子式及機械式連接至一功率MOSFET之汲極上。特別是，一或多個晶粒座邊會被切割以形成具有從晶粒座延伸之平面突出邊，其與晶粒座在相同平面，此扁平突點接著會成為具有錐形端點的螺柱，較佳的端點應為一梯形狀，螺柱形狀是藉由傳統金屬加工或壓印機器製作成形。接著，在鄰接到每一個螺柱邊之晶粒座表面上會形成一彎曲凹槽，該凹槽非常淺，然後螺柱邊會垂直折疊以使螺柱橫向延伸到晶粒座平面。此彎曲操作會執行二個或多個步驟以減少在導線架材料上之壓力。當螺柱邊在垂直位置時，其螺柱端點會被拍打以設定端點在共同平面上。
因此，上述方法提供一種摺疊式覆晶封裝半導體裝置，其具有一黏晶座，該黏晶座具有一平面以支撐一功率MOSFET或其它類似裝置。在平面上的一黏膠或焊錫層可支撐在晶座托盤上之晶粒。沿著黏晶座之一邊至少有一壁面會具有多個錐形螺柱，從黏晶座的平面橫向延伸，以攜帶電力連接到功率MOSFET的背側，以及到包含源極與閘極接點之球閘陣列之功率半導體的其它側邊平面。每一個螺柱壁面都有一釋放凹槽’可使壁板垂直彎曲。
請參圖1，顯示一黏晶座(DAP)30。習慣上會連接至一導線架，但連接架槽會被省略以便能更清楚說明金屬形成製程。該製程會由步驟20開始，其中DAP 30會具有一上表面31，一下表面32，及四個側邊32、33、34、35。
在下一步驟21中，側邊會被修剪以形成一些扁平突點36而藉由間隔37相互分隔。圖1之具體實施例中，三個側邊32、34及35會形成扁平突點36。剩餘側邊33也會被修剪成為一對連結桿41、42，以連接DAP 30到導線架上(未顯示)。在圖2中之步驟50會更詳細顯示其中一個扁平突點。突點36具有在一平面60上終止之一固定矩形延長結構，實質上為橫向延伸至DAP 30的上表面及下表面31、32上。
回到圖1，下一個步驟22會在突點36上方形成一梯形端點。圖2會更詳細顯示該梯形端點，接近的端點60之突出邊緣是由一機器所形成，以設定的角度向內安裝並朝突點36的中央軸向傾斜。該步驟在圖2之步驟51可更詳細地顯示。注意突點36接近的端點60的每個壁板會有一個傾斜角度，朝向一個平行於螺柱36長度之軸向傾斜。步驟51顯示靠近端點65之上表面61與下表面63如何傾斜，而熟知先前技術者可瞭解其他二個表面62、64也是同樣傾斜。傾斜表面61、62、63、64會在一縮減之端點表面65上終止，因而形成一梯形狀之螺柱端點。在一較佳具體實施例中，螺柱36具有一正方形橫截平面與其中央軸向相互垂直。當然，螺柱也可能具有一矩形橫截面而且仍可提供一梯形端點。如果螺柱具有另一形狀之橫截面，其中仍可提供一傾斜平面使延伸之螺柱壁板逐漸變細至端點。因此，三個、四個、五個或更多周圍的螺柱表面都視應為本件發明的範疇。
那些熟知先前技術者可瞭解梯形螺柱端點是在晶片托盤30之側邊內成形。該成形操作會使用金屬加工工具及晶粒以形成螺柱的端點到所需的梯形狀。因此，只有晶片托盤30的非常少部份金屬會受到成形操作限制。此外，成形操作在相同平面中形成與晶片托盤30平面相同之螺柱，此種金屬加工作業類型相較於以橫向延伸至晶片托盤30平面而將金屬壓入晶粒凹槽之先前技術更為容易操作。
在端點形成階段，端點60與梯形之四個角落都是圓的，參考圖5(a)及圖5(b)。示範的螺柱202具有下列特性：螺柱202可有一個大約0.25×0.25 mm的正方形基底215或是一個0.20×0.25 mm之矩形基底。連結桿長度212大約為0.23 mm，而其初始寬度214大約是0.15 mm，而且其最終寬度218為0.25 mm。釋出寬度213大約有0.20 mm，而釋出深度211大約為0.05到0.075 mm。連結桿角度217大約是45度。
以上至少提供相互之間相對關係測量上之一特定具體實施例。因此，螺柱高度介於導線架厚度之一到二倍之間，螺柱基底為正方形或矩形，而且至少二側邊是和導線架厚度有相同長度。釋出溝槽之深度與寬度各大約是導線架厚度的2%。端點平面部份203是一正方形區域並具有大約是端點基底周長一半之周長，以及一大約為基底區域百分之20~40間之區域。以上所述及其它相關關係很容易被熟知先前技術者確認。
螺柱209之高度大約是0.450，在晶片托盤30上具有一個＋“0”mm及減0.035－mm之容許誤差。而梯形角度201大約是60度，梯形表面之角落面是圓形的，較佳的情況是具有約0.05 mm之彎曲半徑202。摺疊螺柱角度56是介於85至95度之間。角落釋出深度208及寬度207大約為0.05 mm。螺柱之端點在每一側具有一個大約0.13 mm之正方形平坦表面。該表面是在拍打操作過程中形成。因此，螺柱端點202呈現出一種錐形輪廓導引至一小型平坦表面，以使其較容易被焊接至一電路板。
在成形步驟之後，DAP 30會進行第一及第二彎曲步驟23、24。在彎曲步驟之前，一溝槽，最好是一V形溝槽66以機器壓製在DAP 30之上表面31中。請參考圖2步驟52以更詳細地瞭解溝槽66。在第一彎曲步驟中(圖1之23；圖2之53)，梯形端點會彎向第一角度67，該角度大約是45度。步驟24、54之第二角度68大約是90度。較佳情況是以二個或更多步驟將螺柱36彎曲以使螺柱36中之金屬有時間調整因為彎曲所導致之張力。如果螺柱在一個步驟中便彎曲到90度的角度，螺柱可能會在彎曲時破裂。熟知先前技術者會瞭解當螺柱36被彎曲時，這些靠近V形溝槽的部份會被壓縮，而遠離V形溝槽並接近下表面63之部份則處於張力之下，其會在金屬內產生內部張力而以90度快速彎曲，導致金屬在彎曲時失敗。
要將一螺柱摺疊到90度是很困難的，導線架之金屬具有特定彈性而且在彎曲過程中有彈回的傾向。因此，要準備接受在至少名義上90度之內的彎曲。在一較佳的具體實施例中，名義上的彎曲是選擇90度，請參考在圖6(b)中的角度56.2。緣於製作上之6度自由性，該角度可介於如圖6(a)角度56.1所示之95度與圖6(c)角度56.3所示之85度之間。
再回到圖1，最終步驟25是一拍打步驟。在此步驟中的一部份，梯形端點36之頂部65會被輕輕地拍打以移除其中任何殘留之毛邊，並在一共用平面上排列螺柱的端點，拍打是一種良好的控制處理，它不會在垂直的螺柱上施加過度張力。但是，如果在拍打期間螺柱有彎曲傾向，其可在熟知先前技術者的技術內對少螺柱之相對二側提供支撐，因此螺柱在拍打期間可獲得支撐，這些支撐(未顯示)將可減少或防止螺柱變形。
本件發明可應用DAP 30一個、二個或三個側邊以形成螺柱，亦可能形成四個具有螺柱之側邊。但是，必須注意螺柱側邊之目的是為提供電子接點至半導體晶粒60底部之一電極。幾乎對所有的應用而言，三個螺柱側邊已足夠提供良好的電子接點至晶粒60的背側。在許多應用中，單一螺柱側邊便已足夠。下列的描述會說明如何使用本件發明以達成三個側邊螺柱封裝及一個側邊螺柱封裝。一雙側邊螺柱封裝可藉由使用三個側邊方法完成，而不會在一側面上形成一側邊，或是藉由修改一側面封裝以形成一第二螺柱側邊。
參考圖3.1至圖3.4，顯示本件發明之一具體實施例，其具有包含一個或多個DAPs 30之導線架70。每個DAP 30都具有包含彎曲螺柱36之三個側邊。DAP 30被連接在側軌71、72。一對連結桿73、74連接DAP 30之二個角落至側軌72。請注意在側邊30.1與側軌72間具有間隔。而相對的側邊30.4會與其它側軌71共同擴展。DAP 30在側軌71、72間之連接方式會重複供一系列DAPs 30使用，而且六個或更多的DAPs 30可位在一導線架70內之一對側軌71、72之間。該半導體裝置60會附加在DAP 30的中央部份31。半導體裝置60之表面65包括一共通接點。典型共通接點是一MOSFET之汲極或是一雙極電晶體之集電極，而裝置60的其它表面則包含錫球或螺柱61之一陣列。在一個MOSFET之範例中，大多數的錫球或螺柱會被連接到源極區域，而且至少一錫球或螺柱會被連接到一閘極上，對一雙極裝置而言，大多數的錫球或螺柱都會被連接到射極區域，而且至少一錫球或螺柱會被連接到在裝置表面上之一基極區域。
圖3.2是對應於圖3.1之部份圖式，但其中並未顯示側軌。在圖3.3中之下一個步驟，剩餘的DAP與裝置60會在一輪廓圖80中辨識出來。在後續步驟中，一適當的剪切機器會由側軌72切除連結桿73、74，並且從DAP 30上切除側軌71不需要的部份，留下如圖3.4所示具有裝置60之單一DAP 30。該單一DAP 30與裝置60已準備好可在一印刷電路板上進行覆晶裝配或可以進行個別封裝。
參考圖4(a)至圖4(b)，它們會將在一導線架103上具有單一側邊凸塊的先前技術，與本件發明在另一導線架70.1上之單一螺柱側邊封裝作比較。先前技術組合具有一DAP 104及在DAP 104之一側邊上的打洞凸塊60。該先前技術裝置具有完整軌道及介於連續DAP 104間之間隔，其中DAPs彼此間相互分離。本件發明之封裝有二個區隔的側軌71.1與72.1，並具有延伸在二個軌道之間的DAP 30，並有四個連結桿支撐。在一晶粒被黏著於DAP 30之後，一剪切機會將側軌71.1、71.2與DAP 30間之連結桿切除。接著一篩選及安裝機器會恢復DAP 30並將其放置在一印刷電路板中被焊接之位置。
一已完成的摺疊框架300，具有晶粒314及一單側梯形邊310，顯示於圖7(a)與圖7(b)。摺疊螺柱壁板301寬度約1.45 mm，而整個封包寬度311約1.550 mm。一焊錫膏結構302會維持晶粒360在晶片托盤325上。封裝300之長度303約1.550 mm。晶片托盤314的長度308約為1.25 mm。封裝300之寬度305約為1.55 mm。螺柱端點到DAP表面的距離312約為0.42 mm，而封裝321之整體高度約0.67 mm。螺柱端點之半徑313約0.05 mm，焊錫凸塊315之直徑約300μm，而整體封裝高度317約0.71 mm。晶粒314與球閘陣列之組合高度約0.46 mm。
一般來說，單側摺疊封裝已足夠提供如圖5(a)與圖5(b)圖顯示之較小晶.粒使用。不過，較大尺寸的晶粒通常需要一個、二個或三個側邊螺柱摺疊壁板以提供晶粒後端子可靠之電力連接至電路板，以及可靠地機械式連接摺疊封裝至電路板。
本件發明使用之方法及裝置，相較於先前技術採用壓印、鑄造及打洞方法製造封裝，具有較為優異的經濟效益。下列討論會將本件發明與先前技術製程與裝置做一比較。
在圖10中顯示一示範的先前技術之壓印作業。該壓印裝置可包含一具有多個壓印元件之壓印機(有時為壓印工具，未顯示)，及一相對應的壓印晶粒120。壓印晶粒具有凹槽以容納多種壓印元件。在一示範製程中，一金屬層100會被放置在一壓印晶粒上。該壓印元件當位於壓印晶粒之上時，會在金屬層上打洞。在打洞期間，壓印元件會將金屬層一部份推到壓印晶粒之凹槽中，而不須通過金屬層。施加於金屬層的壓力會讓部份金屬層變形以在金屬層上形成多種壓印凸塊。這個壓印製程可被重複，因此在金屬層上會形成多組凸塊。更具體地說，先前技術之導線架100具有兩種標準規格：101部份約0.75 mm，供螺柱區塊使用，而102部份約0.33 mm，供最後晶片托盤厚度使用。0.75 mm材料會深入鑄造以形成一且有厚度約0.33 mm之晶片托盤部份，以及原始厚度之一側邊部份102，接下來較厚部份101會被打洞以形成圓錐形螺柱104，突出於導線架較厚部份101的表面上，此便可製造出最終商品109。
相對地，本件發明會以一較0.75 mm尺寸小的導線架開始，而且厚度可能只有0.25 mm，因此本件發明同時提供統一厚度以供整個導線架使用，而且亦只需較少的材料。就先前技術發明與本件發明二者相對應的導線架而言，本件發明只需先前技術三分之一的材料。另單就材料成本而言，本件發明降低材料成本約66%。雖然任何一個封裝材料成本是非常少，但當材料成本乘上一般一年生產的數百萬個封裝，或是小規模製造商，對製造商而言成本節省則變得非常重要。
本件發明也非常容易製造，在先前技術中導線架上所執行的深入鑄造製程，需要高噸位的鑄造及壓印裝置。而相反地，較輕的剪切及成形機器便足以形成本件發明之摺疊式導線架。
本件發明之另一項優點是其晶片托盤並非壓印、或是薄化、或接觸式。使用單一標準規格材料提供一完成、安裝好之半導體裝置，會較先前技術之裝置更為強固。相對地，先前技術會在導線架上使用較大區域變形，以製造一比側邊螺柱更薄之晶片托盤，而先前技術之晶片托盤壓印及鑄造可能會造成托盤破裂。
我們相信壓印及鑄造會在晶片托盤材料內設定內部張力。在進一步處理或測試步驟，導線架會被加熱或冷卻，而其可釋放出內部張力。當該張力被釋放時，晶粒可能會從晶片托盤上脫離。分析某些失敗的零件顯示晶粒會在晶片托盤上破裂或脫離。一般相信由於壓印及鑄造的內部機械式張力會導致晶片托盤擴張及/或收縮，並因此使晶粒自晶片托盤上破裂分開。相對地，本件發明不需鑄造或壓印晶片托盤，因此在晶片托盤中並無不需要的張力。當使用本件發明時，晶粒自晶片托盤上脫離的情形會實際排除。
當連結桿從晶片托盤上被切割時，先前技術的雙標準規格導線架會遭遇到問題。因為連結桿較晶片托盤厚，切割連結桿之步驟會強加扭曲力量在晶片托盤上。由於晶片托盤較連結桿薄，所以晶片托盤會有扭曲傾向，而這個扭曲動作會導致晶片托盤破裂或是讓晶粒自托盤上分離，甚至兩者都會發生。相反地，本件發明的單一標準規格導線架不會有這種扭曲力量，因為導線架的所有部份都是相同標準規格。
形成一雙規格導線架會比形成一單規格導線架更困難。本件發明之單一標準規格導線架具有較薄的螺柱側邊，因此，本件發明可沿著側邊較先前技術形成更多的螺柱，其因為本件發明之螺柱只在其端點被切割成形。相反地，先前技術之螺柱是藉由強迫金屬到一晶粒空洞中以形成螺柱。在該技術下，在螺柱端點間之高度與空間便會受限於避免金屬破裂所需要的支撐。
本件發明的另一項優點是其在一個、二個或三個具有最小複雜性的側邊上形成螺柱的能力。由於主要的金屬加工製程是材料移除而非變形，因此本件發明的處理不需要深的晶粒空洞及大型支撐區域以避免金屬破裂。取而代之的，本件發明移除金屬以形成螺柱，而且移除更多金屬以準備供彎曲步驟使用。只有螺柱端點需要加工，而且是加工成為一梯形端點。本件發明中的金屬只有當在一水平位置時才需加工。相反地，先前技術使用金屬變形，藉由將金屬從一平面擠壓到與金屬平面垂直的另一平面上以形成整個螺柱。
使用本件發明，可以很容易地延展一螺柱凸塊到二個或三個側邊上，而且連結桿仍可預備移除，因為導線架之所有元件具有相同標準規格。不過，先前技術之導線架具有較厚的規格以供螺柱側邊使用。其使得它很難將側邊螺柱放置在二個或三個側邊上。請注意先前技術的側邊是0.75 mm厚，所以連結桿到這些側邊會具有相同厚度，如此厚的連結桿會很難切割及修剪。
20．．．步驟
20．．．步驟
21．．．步驟
22．．．步驟
23．．．第一彎曲步驟
24．．．第二彎曲步驟
25．．．步驟
30．．．黏晶座、晶片托盤
30.1．．．側邊
30.2．．．側邊
30.3．．．側邊
30.4．．．側邊
31．．．黏晶座上表面
32．．．黏晶座下表面、摺疊側邊
33．．．摺疊側邊
34．．．摺疊側邊
35．．．摺疊側邊
36．．．螺柱、扁平突點、梯形端點
37．．．間隔
41．．．連結桿
42．．．連結桿
50．．．步驟
51．．．步驟
52．．．步驟
53．．．第一彎曲步驟
54．．．第二彎曲步驟
56．．．摺疊螺柱角度
56.1．．．角度
56.2．．．角度
56.3．．．角度
60．．．平面、梯形端點、半導體晶粒、半導體裝置、打洞凸塊
61．．．梯形端點上表面、螺柱
62．．．表面
63．．．梯形端點下表面
64．．．表面
65．．．梯形端點頂部、梯形端點表面
66．．．V形溝槽
67．．．第一角度
68．．．第二角度
70．．．導線架
70.1．．．導線架
71．．．側軌
71.1．．．側軌
72．．．側軌
72.1．．．側軌
73．．．連結桿
73.1．．．側軌
74．．．連結桿
80．．．輪廓圖
100．．．載體、金屬層、導線架
100－1．．．矩形凹洞
101．．．導線架較厚部份
102．．．半導體晶粒、側邊部份
103．．．導線架
104．．．黏晶座、圓錐形螺柱
106．．．載體邊緣表面
108．．．錫球
108－1．．．錫球
108－2．．．錫球
108－3．．．錫球
109．．．最終商品
120．．．壓印晶粒
201．．．梯形角度
202．．．螺柱、彎曲半徑、螺柱端點
203．．．端點平面部份
207．．．釋出寬度
208‧‧‧釋出深度
209‧‧‧螺柱
211‧‧‧釋出深度
212‧‧‧連結桿長度
213‧‧‧釋出寬度
214‧‧‧初始寬度
215‧‧‧正方形基底
217‧‧‧連結桿角度
218‧‧‧最終寬度
300‧‧‧摺疊框架、封裝
301‧‧‧摺疊螺柱壁板
302‧‧‧焊錫膏結構
303‧‧‧長度
305‧‧‧寬度
308‧‧‧長度
310‧‧‧單側梯形邊
311‧‧‧封包寬度
312‧‧‧螺柱端點到黏晶座表面距離
313‧‧‧半徑
314‧‧‧晶粒、晶片托盤
315‧‧‧焊錫凸塊
317‧‧‧封裝高度
321‧‧‧封裝
325‧‧‧晶片托盤
360‧‧‧晶粒
圖1顯示一系列步驟以形成具有三個螺柱側邊之一摺疊導線架。
圖2顯示一系列步驟以將一扁平突點之尖端金屬加工至摺疊導線架內之一垂直梯形螺栓柱。
圖3是一系列步驟顯示如何將連結晶片托盤與側軌之連結桿移除。
圖4(a)與圖4(b)是一先前技術單側導線架與依據本件發明之單側導線架的比較平面圖。
圖5(a)與圖5(b)是一單側摺疊式封裝之平面及橫截面圖。
圖6(a),(b)及(c)是在三種角度其中之一具有一螺柱側邊之摺疊式導線架圖。
圖7(a)及圖7(b)分別顯示一個螺柱之部份平面圖及橫截面圖。
圖8是一先前技術封裝之透視圖。
圖9是另一個先前技術封裝之透視圖。
圖10是圖9中封裝之處理流程圖。
20．．．步驟
21．．．步驟
22．．．步驟
23．．．步驟
24．．．步驟
25．．．步驟
30．．．黏晶座、晶粒座
31．．．晶粒座上表面
32．．．晶粒座下表面
33．．．摺疊側邊
34．．．摺疊側邊
35．．．摺疊側邊
36．．．螺柱、平面突出
37．．．間隔
41．．．連結桿
42．．．連結桿
50．．．步驟

Claims (28)

  1. 一種使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體，包含一半導體晶粒封裝方法，其步驟為：提供具有一平面部份之導線架以容納及支撐半導體晶粒；沿著導線架之平面部份之一側邊形成一或多個螺柱；在平面部份的表面上形成一溝槽，位置平行於具有螺柱的側邊，並與螺柱間隔開；在溝槽附近將具有螺柱之側邊彎曲至一與導線架平面部份相關之角度。
  2. 如申請專利範圍第1項所述之方法，其中該角度是介於84度到90度之間。
  3. 如申請專利範圍第1項所述之方法，其中形成一或多個螺柱的步驟包括從側邊上移除材料，並沿著側邊留下一或螺柱之材料。
  4. 如申請專利範圍第3項所述之方法，進一步包含使螺柱端點表面變成錐狀。
  5. 如申請專利範圍第4項所述之方法，進一步包含拍打螺柱尾端，以形成具有一梯形端點。
  6. 如申請專利範圍第1項所述之方法，其中形成一溝槽的步驟包含將導線架平面部份的表面以機器作成一V型溝槽。
  7. 如申請專利範圍第1項所述之方法，更包括提供具有一黏晶表面及一球閘陣列表面之半導體晶粒；將半導體晶粒之黏晶表面連接至導線架之平面部份，因此球閘陣列面便會遠離導線架之平面部份；及將側邊彎曲至一個平行於溝槽之軸向，直到螺柱尾端與半導體晶粒表面上之錫球陣列安裝在一共同平面上。
  8. 如申請專利範圍第1項所述之方法，更包括下列步驟：提供在一表面上只有一端子之半導體晶粒，並且一個或多個端子位於其他表面上；在表面上形成一只有一個端子之平面連接，並且在其它表面上形成一球閘陣列接點；將半導體晶粒之平面連接表面連接至導線架之平面部份；將具有螺柱之側邊彎曲至大約平行於溝槽之軸向，直到螺柱尾端與球閘陣列位在一共同平面上。
  9. 如申請專利範圍第8項所述之方法，其中該半導體是一個金屬氧化物半導體場效電晶體(MOSFET)，而且只有一個端子之表面會攜帶一汲極端，而其它表面則攜帶源極與閘極端。
  10. 如申請專利範圍第8項所述之方法，更包括連接半導體晶粒至一印刷電路板之步驟。
  11. 如申請專利範圍第1項所述之方法，更包括：沿著導線架平面部份之第二個側邊形成一或多個螺柱；在平面部份的表面上形成第二溝槽，位置平行於具有螺柱的第二側邊，並且與螺柱間隔開；將具有螺柱之第二側邊彎曲至一與導線架平面部份相關之角度。
  12. 如申請專利範圍第10項所述之方法，更包括：沿著導線架平面部份之第三側邊形成一個或多個螺柱；在平面部份的表面上形成第三溝槽，位置平行於具有螺柱的第二側邊，並且與螺柱間隔開；將具有螺柱的第三側邊彎曲至一與導線架平面部份相關之角度。
  13. 一種使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體，含有一覆晶封裝半導體裝置，該裝置包括：一黏晶座，包含一平面部份以容納一半導體晶粒；一在平面部份上之黏膠或焊錫層以固定一半導體晶粒；一半導體晶粒具有一表面，面對並連接至由黏膠或焊錫所連接之黏晶座平面部份；沿著黏晶座側邊之壁板，並且橫向延伸到黏晶座上；及多個螺柱延伸自壁板並彼此間隔。
  14. 如申請專利範圍第13項所述之覆晶封裝半導體裝置，其中該半導體更包括在一平面上之凸塊或焊錫球陣列，並與面對黏晶座之平面部份方向相反。
  15. 如申請專利範圍第13項所述之覆晶封裝，其中螺柱端點與凸塊或錫球的尖端位於一共同平面上。
  16. 如申請專利範圍第13項所述之覆晶封裝，其中該螺柱具有錐形端點。
  17. 如申請專利範圍第13項所述之覆晶封裝，其中該端點具有一梯形錐尖。
  18. 如申請專利範圍第13項所述之覆晶封裝，其中該黏晶座與壁板都是由銅片或銅合金片所構成。
  19. 一種使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體，含有覆晶封裝半導體裝置，該裝置包括：一黏晶座，包含一平面部份以容納一半導體晶粒而且是藉由使用一或多個側邊；一在平面部份上之黏膠或焊錫層以固定一半導體晶粒；一半導體晶粒具有一表面，面對並連接至由黏膠或焊錫所連接之黏晶座平面部份，以及另一具有凸塊或錫球接點之平面；一或多個壁板，每一壁板沿著黏晶座之一邊，並且橫向延伸至黏晶座上；及多個螺柱延伸自每一壁板並彼此分隔。
  20. 如申請專利範圍第19項所述之覆晶封裝半導體，其中該黏晶座具有四個側邊，以及至少一個具有螺柱之壁板。
  21. 如申請專利範圍第19項所述之覆晶封裝半導體，其中該黏晶座具有四個側邊以及至少二個具有螺柱的壁板。
  22. 如申請專利範圍第19項所述之覆晶封裝半導體，其中該黏晶座具有四個側邊以及至少三個具有螺柱的壁板。
  23. 如申請專利範圍第19項所述之覆晶封裝半導體，其中該螺柱實質上會與凸塊或錫球之連接點在一共同平面上。
  24. 如申請專利範圍第19項所述之覆晶封裝半導體，其中該壁板基底與黏晶座之一連接點是藉由一移除黏晶材料之溝槽所限制。
  25. 如申請專利範圍第19項所述之覆晶封裝半導體，其中該壁板會彎曲至溝槽所限定之軸向。
  26. 如申請專利範圍第19項所述之覆晶封裝半導體，其中黏晶座與壁板包含一通用材料，而壁板基底與黏晶座之連接點更被該材料之彎曲所限制。
  27. 一種使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體，包括一半導體晶粒封裝方法，其步驟為：提供具有一平面黏晶座之導線架以容納及支撐半導體晶粒；將螺柱打洞成為一或多個黏晶座的側邊，以形成來自每一打洞側邊之一或多個螺柱突出；在黏晶座表面切割一溝槽接近每一打洞側邊；在個別切割溝槽上彎曲每一打洞側邊，使其朝向溝槽，使具有螺柱的打洞側邊位在一與黏晶座相關之角度上。
  28. 如申請專利範圍第27項所述之方法，包括以下步驟：提供一半導體晶粒，具有平面接點之一表面平面，以及具有凸塊接點之一相反表面；將半導體晶粒之平面表面連接至平面黏晶座；將具有螺柱之每一打洞側邊彎曲至與其平行之個別溝槽之軸向，直到螺柱的尾端與半導體表面上凸塊的端點在一共同平面為止。
TW095125352A 2005-07-12 2006-07-11 使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體 TWI395301B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/179,348 US7402462B2 (en) 2005-07-12 2005-07-12 Folded frame carrier for MOSFET BGA

Publications (2)

Publication Number Publication Date
TW200713526A TW200713526A (en) 2007-04-01
TWI395301B true TWI395301B (zh) 2013-05-01

Family

ID=37637955

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095125352A TWI395301B (zh) 2005-07-12 2006-07-11 使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體

Country Status (7)

Country Link
US (1) US7402462B2 (zh)
JP (1) JP4903205B2 (zh)
KR (1) KR101321190B1 (zh)
CN (1) CN101553908B (zh)
DE (1) DE112006001866T5 (zh)
TW (1) TWI395301B (zh)
WO (1) WO2007009024A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4977378B2 (ja) * 2006-02-23 2012-07-18 山梨日本電気株式会社 磁気センサ、回転検出装置及び位置検出装置
US20090166826A1 (en) * 2007-12-27 2009-07-02 Janducayan Omar A Lead frame die attach paddles with sloped walls and backside grooves suitable for leadless packages
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
US7829988B2 (en) * 2008-09-22 2010-11-09 Fairchild Semiconductor Corporation Stacking quad pre-molded component packages, systems using the same, and methods of making the same
US8314499B2 (en) * 2008-11-14 2012-11-20 Fairchild Semiconductor Corporation Flexible and stackable semiconductor die packages having thin patterned conductive layers
JP2015065270A (ja) 2013-09-25 2015-04-09 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
CN115939074B (zh) * 2023-03-13 2023-08-22 新恒汇电子股份有限公司 一种新型双面柔性引线框架结构及其制备工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020167075A1 (en) * 2001-05-14 2002-11-14 Ruben Madrid Carrier with metal bumps for semiconductor die packages
US20030193080A1 (en) * 2002-04-16 2003-10-16 Cabahug Elsie Agdon Robust leaded molded packages and methods for forming the same
US20040021216A1 (en) * 2002-07-08 2004-02-05 Futoshi Hosoya Semiconductor device
TW200402862A (en) * 2002-08-05 2004-02-16 Osram Opto Semiconductors Gmbh Method for the manufacture of an electrical lead-frame and a surface mountable semiconductor component
TW200504951A (en) * 2003-07-16 2005-02-01 Motorola Inc Dual gauge leadframe
TW200507233A (en) * 2003-05-13 2005-02-16 Rohm Co Ltd Semiconductor chip production method, semiconductor device production method, semiconductor chip, and semiconductor device
TW200509330A (en) * 2003-08-20 2005-03-01 Chipmos Technologies Inc Film ball grid array package structure of an image sensor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP3851760B2 (ja) * 2000-07-04 2006-11-29 松下電器産業株式会社 半導体装置、その実装方法、電子回路装置の製造方法及び該製造方法により製造された電子回路装置
JP2002270751A (ja) * 2001-03-13 2002-09-20 Fujitsu Denso Ltd リード端子、リードフレームおよび電子部品
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
US6860741B2 (en) * 2002-07-30 2005-03-01 Avx Corporation Apparatus and methods for retaining and placing electrical components
JP3757212B2 (ja) * 2003-03-14 2006-03-22 東光株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020167075A1 (en) * 2001-05-14 2002-11-14 Ruben Madrid Carrier with metal bumps for semiconductor die packages
US20030193080A1 (en) * 2002-04-16 2003-10-16 Cabahug Elsie Agdon Robust leaded molded packages and methods for forming the same
US20040021216A1 (en) * 2002-07-08 2004-02-05 Futoshi Hosoya Semiconductor device
TW200402862A (en) * 2002-08-05 2004-02-16 Osram Opto Semiconductors Gmbh Method for the manufacture of an electrical lead-frame and a surface mountable semiconductor component
TW200507233A (en) * 2003-05-13 2005-02-16 Rohm Co Ltd Semiconductor chip production method, semiconductor device production method, semiconductor chip, and semiconductor device
TW200504951A (en) * 2003-07-16 2005-02-01 Motorola Inc Dual gauge leadframe
TW200509330A (en) * 2003-08-20 2005-03-01 Chipmos Technologies Inc Film ball grid array package structure of an image sensor

Also Published As

Publication number Publication date
US7402462B2 (en) 2008-07-22
CN101553908B (zh) 2012-06-13
CN101553908A (zh) 2009-10-07
DE112006001866T5 (de) 2008-05-15
JP2009502026A (ja) 2009-01-22
TW200713526A (en) 2007-04-01
JP4903205B2 (ja) 2012-03-28
KR101321190B1 (ko) 2013-10-23
WO2007009024A2 (en) 2007-01-18
WO2007009024A3 (en) 2009-04-09
KR20080031270A (ko) 2008-04-08
US20070015316A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
TWI395301B (zh) 使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體
US20020167075A1 (en) Carrier with metal bumps for semiconductor die packages
KR100721279B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
JP3460646B2 (ja) 樹脂封止型半導体装置およびその製造方法
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JP4374040B2 (ja) 半導体製造装置
JPH08148623A (ja) 半導体装置
JP4430062B2 (ja) Ｉｃチップ実装パッケージの製造方法
JPH11214451A (ja) 半導体装置とその製造装置および製造方法
US8927877B2 (en) Looped interconnect structure
US20220336331A1 (en) Electronic device with exposed tie bar
JPH06333974A (ja) 集積回路のボンディングパッド構造
JP4723312B2 (ja) 半導体チップおよび半導体装置
TW201810470A (zh) 引線接合方法
JPH0428241A (ja) 半導体装置の製造方法
JP4551013B2 (ja) 半導体装置の製造方法
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
JPH11135537A (ja) 半導体チップの実装構造および半導体装置
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
JP2001015630A (ja) Ｂｇａ型半導体パッケージ及びその製造方法
JP2023161954A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2003007773A (ja) ボンディングツールおよびボンディング方法
CN115706069A (zh) Qfn封装框架、qfn封装结构及其制造方法
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees