JP4903205B2 - フリップチップ・パッケージングされた半導体デバイス及び半導体ダイをパッケージングする方法 - Google Patents
フリップチップ・パッケージングされた半導体デバイス及び半導体ダイをパッケージングする方法 Download PDFInfo
- Publication number
- JP4903205B2 JP4903205B2 JP2008521595A JP2008521595A JP4903205B2 JP 4903205 B2 JP4903205 B2 JP 4903205B2 JP 2008521595 A JP2008521595 A JP 2008521595A JP 2008521595 A JP2008521595 A JP 2008521595A JP 4903205 B2 JP4903205 B2 JP 4903205B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- edge
- protrusions
- lead frame
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 238000000034 method Methods 0.000 title claims description 57
- 238000004806 packaging method and process Methods 0.000 title claims description 15
- 229910000679 solder Inorganic materials 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 24
- 238000005452 bending Methods 0.000 claims description 20
- 238000004080 punching Methods 0.000 claims description 4
- 238000010079 rubber tapping Methods 0.000 claims description 4
- 239000012790 adhesive layer Substances 0.000 claims 4
- 239000010410 layer Substances 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 229910000881 Cu alloy Inorganic materials 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 238000003754 machining Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 description 39
- 230000008569 process Effects 0.000 description 29
- 238000012545 processing Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005266 casting Methods 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 235000019838 diammonium phosphate Nutrition 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000005555 metalworking Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 241001133184 Colletotrichum agaves Species 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
に半導体ダイをパッケージングする方法とパッケージングされた半導体ダイを提供する。本発明は、ドレイン接続をパワーMOSFETの裏側からMOSFETの正面側の表面部上にあるボールグリッドアレイに平行な平面へ導くため、曲げられ、突起部を備えた縁部を有するシングルゲージの曲げられたリードフレームを設ける。ボールグリッドアレイはソース領域とゲート領域への接続を有する。その方法は、始めに、1つの厚みのある平坦部を備えたリードフレームを提供する。リードフレームは、ダイパッドと、ダイパッドをサイドレールへ保持する1つ以上のタイバーを有する。この方法は、リードフレームの平坦部にある1つの縁部に沿った突起部を形成する。この突起部は、パワーMOSFETのドレイン部分へ電気的、機械的に接続される。特に、ダイパッドの1つ以上の縁部はカットされ、ダイパッドと同一面にあり、ダイパッドから伸張している平坦な突起部を備えた縁部を形成する。平坦な突起部はその後、テーパ形成された先端部、好適には、台形の形状を備えた先端部に成形される。突起部は、従来通りの金属加工またはスタンピング機械によって加工される。次に、曲げ溝は、突起部を備えた縁部の各々の近傍にあるダイパッドの表面部に形成される。曲げ溝は比較的浅い。そして、突起部を備えた縁部は垂直に曲げられ、ダイパッドの平面部の横から伸張した突起部を有する。この曲げ処理は、リードフレーム材料の応力を最小限にするために2つ以上のステップで実行される。突起部を備えた縁部が垂直の状態にある時、突起部の先端部は叩かれ、先端部が同一面となる状態にする。
Claims (26)
- 半導体ダイをパッケージングする方法であって、
前記半導体ダイを受けて保持するための平坦部を有するリードフレームを設けるステップと、
前記リードフレームの前記平坦部の第1の縁部に沿った1つ以上の突起部を形成するステップと、
前記平坦部表面上に、前記第1の縁部と平行に配され、前記第1の縁部から離れた1の溝を形成するステップと、
前記1つ以上の突起部の各々の端部に4つの傾斜面を有する先端部を形成するステップと、
前記第1の縁部を、前記リードフレームの前記平坦部に対し前記溝のまわりに1の角度まで曲げるステップと、を有することを特徴とする方法。 - 前記角度が84度と90度の間にあることを特徴とする請求項1記載の方法。
- 前記1つ以上の突起部を形成するステップは、前記第1の縁部から材料を除去し、前記縁部に沿った前記1つ以上の突起部を残すステップを有する請求項1記載の方法。
- 前記1つ以上の突起部の各々における前記先端部を叩くステップをさらに有することを特徴とする請求項1記載の方法。
- 溝を形成する前記ステップが前記リードフレームの前記平坦部の前記表面部にv溝を機械加工するステップを有することを特徴とする請求項1記載の方法。
- ダイ取り付け表面部及びボールグリッドアレイ表面部を備えた半導体ダイを設けるステップと、
前記半導体ダイの前記ダイ取り付け表面部を前記リードフレームの平面部に取り付けて、ボールグリッドアレイを前記リードフレームの平面部から向きをそらすステップと、をさらに含み、
前記1つ以上の突起部の各々の前記先端部が、前記半導体ダイの前記表面部上に配された前記ボールアレイと同一面になるように、前記溝が形成され且つ前記リードフレームの前記第1の縁部が曲げられることを特徴とする請求項1記載の方法。 - 1つの表面部に1つのみの電極と他の表面部に1つ以上の電極を備えた半導体ダイを設けるステップと、
1つの電極のみを備えた前記表面部に平坦な接続部を形成して前記他の表面部にボールグリッドアレイの接続部を形成するステップと、
前記半導体ダイの前記平坦な接続部を前記リードフレームの前記平坦部へ取り付けるステップと、をさらに含み、
前記1つ以上の突起部の各々の前記先端部が、前記ボールアレイと同一面になるように、前記溝が形成され且つ前記リードフレームの前記第1の縁部が曲げられることを特徴とする請求項1記載の方法。 - 前記半導体ダイはMOSFETであり1つの電極のみを備えた前記表面がドレイン電極を支持して他の表面はソースとゲート電極を支持することを特徴とする請求項7記載の方法。
- 前記リードフレームの前記平坦部の第2の縁部に沿った1つ以上の突起部を形成するステップと、
前記平坦部表面上に、前記第2の縁部と平行に配され、前記第2の縁部から離れた第2の溝を形成するステップと、
前記第2の縁部を前記リードフレームの前記平坦部に対して1の角度まで曲げるステップと、をさらに有することを特徴とする請求項1記載の方法。 - 前記リードフレームの前記平坦部の第3の縁部に沿って1つ以上の突起部を形成するステップと、
前記平坦部の表面上に、前記第3の縁部と平行に配され、前記第3の縁部から離れた第3の溝を形成するステップと、
前記第3の縁部を前記リードフレームの前記平坦部に対し1の角度まで曲げるステップと、をさらに有することを特徴とする請求項9記載の方法。 - フリップチップ・パッケージングされた半導体デバイスであって、
半導体ダイを受ける平坦部を有するダイ取り付けパッドと、
前記平坦部上にあり、半導体ダイを保持する接着層または半田層と、
接着層または半田によって、前記ダイ取り付けパッドの前記平坦部に面して取り付けられた1つの表面部を有する半導体ダイと、
前記ダイ取り付けパッドの1つの縁部に沿って、前記ダイ取り付けパッドに対して横向きに配された壁と、
前記壁から伸張し、互いに間隔をおいて配された複数の突起部と、を含み、
前記突起部の端部は、4つの傾斜面を有する台形のテ―パ状の端部を有することを特徴とするフリップチップ・パッケージングされた半導体デバイス。 - 前記ダイ取り付けパッドの前記平坦部に面している前記表面部から反対側の表面部上において、バンプアレイまたはボールアレイをさらに有することを特徴とする請求項11記載のフリップチップ・パッケージングされた半導体デバイス。
- 前記突起部の前記先端部と前記バンプまたはボールの前記先端部が共通平面にあることを特徴とする請求項11記載の前記フリップチップ・パッケージングされた半導体デバイス。
- 前記ダイ取り付けパッド及び壁は、銅または銅合金のシートから形成されていることを特徴とする請求項11記載のフリップチップ・パッケージングされた半導体デバイス。
- フリップチップ・パッケージングされた半導体デバイスであって、
半導体ダイと1つ以上の縁部を受ける平坦部を有するダイ取り付けパッドと、
前記平坦部上で、半導体ダイを保持する接着層または半田層と、
接着層または半田によって前記ダイ取り付けパッドの前記平坦部に面して取り付けられる1つの表面部を有し、他の表面部がバンプまたはボール接着を備えた半導体ダイと、
各壁が前記ダイ取り付けパッドの縁部に沿っていて前記ダイ取り付けパッドに対して横向きに配されている1つ以上の壁と、
前記1つ以上の壁の各々から伸張する複数の離間した突起部と、を有し、
前記複数の離間した突起部の各々の端部は、4つの傾斜面を有する台形のテ―パ状の端部を有することを特徴とするフリップチップ・パッケージングされた半導体デバイス。 - 前記ダイ取り付けパッドが4つの縁部と突起部を備えた少なくとも1つの壁を有することを特徴とする請求項15記載のフリップチップ・パッケージングされた半導体デバイス。
- 前記ダイ取り付けパッドが4つの縁部と突起部を備えた少なくとも2つの壁を有することを特徴とする請求項15記載のフリップチップ・パッケージングされた半導体デバイス。
- 前記ダイ取り付けパッドが4つの縁部と突起部を備えた少なくとも3つの壁を有することを特徴とする請求項15記載のフリップチップ・パッケージングされた半導体デバイス。
- 前記突起部の頂部は前記バンプまたはボール接続と実質的に同一面にあることを特徴とする請求項15記載のフリップチップ・パッケージングされた半導体デバイス。
- 前記1つ以上の壁の各々の前記ベースと前記ダイ取り付けパッドの接合面は、除去により形成されたダイ取り付け材料の溝によって画定されることを特徴とする請求項15記載のフリップチップ・パッケージングされた半導体デバイス。
- 前記1つ以上の壁の各々が前記1つ以上の壁のそれぞれと関連付けられた前記溝によって画定される軸のまわりに曲げられることを特徴とする請求項15記載のフリップチップ・パッケージングされた半導体デバイス。
- 前記ダイ取り付けパッドと前記1つ以上の壁が共通の材料と前記1つ以上の壁のベースを有し、前記ダイ取り付けパッドは前記共通の材料における曲げによりさらに画定されることを特徴とする請求項15記載のフリップチップ・パッケージングされた半導体デバイス。
- 半導体ダイをパッケージングする方法であって、
前記半導体ダイを受けて保持する平坦なダイ取り付けパッドを備えたリードフレームを設けるステップと、
前記ダイ取り付けパッドの1つ以上の縁部に突起部をパンチングして、縁部から突き出た1つ以上の突起部を形成するステップと、
パンチングされた各縁部の近傍において、前記ダイ取り付けパッドの前記表面部に溝を形成するステップと、
前記1つ以上の突起部の各々の端部に4つの傾斜面を有する先端部を形成するステップと、
形成された溝に対してパンチングされた縁部を2つの別々の工程により溝の方向へ曲げて、突起部を備えた前記パンチングされた縁部をダイ取り付けパッドに対して1の角度に配するステップと、を有することを特徴とする半導体ダイをパッケージングする方法。 - 平坦な接続部を備えた1つの表面にある平坦部とバンプの接続部を備えた反対側の表面部を有する半導体ダイを設けるステップと、
前記半導体ダイの前記平坦な表面部を前記平坦なダイ取り付けパッドへ接続するステップと、
前記突起部の前記端部が前記半導体表面のバンプの端部が同一面になるようにまで、突起部を備えるパンチングされた前記縁部の各々を溝に対して平行な軸のまわりに曲げるステップと、を有することを特徴とする請求項23記載の方法。 - 半導体ダイをパッケージングする方法であって、
前記半導体ダイを受けて保持する平坦部を備えたリードフレームを設けるステップと、
前記リードフレームの前記平坦部の1つの縁部に沿って突起部を形成するステップと、
前記突起部の端部に4つの傾斜面を有する先端部を形成するステップと、
前記突起部を有する前記縁部に平行に設けられ且つ前記縁部から離間された前記平坦部の表面部に溝を形成するステップと、
前記縁部を、前記リードフレームの前記平坦部に対し前記溝のまわりに1の角度まで曲げるステップと、
前記突起部の端部を叩くステップと、を含む半導体ダイをパッケージングする方法。 - 平坦な接続部を備えた1つの表面にある平坦部とバンプの接続部を備えた反対側の表面部を有する半導体ダイを設けるステップと、
前記半導体ダイの前記平坦な表面部を前記平坦なダイ取り付けパッドへ接続するステップと、
前記突起部の前記端部が前記半導体表面のバンプの端部が同一面になるようにまで、突起部を備えるパンチングされた前記縁部の各々を溝に対して平行な軸のまわりに曲げるステップと、を有することを特徴とする請求項25記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/179,348 | 2005-07-12 | ||
US11/179,348 US7402462B2 (en) | 2005-07-12 | 2005-07-12 | Folded frame carrier for MOSFET BGA |
PCT/US2006/027167 WO2007009024A2 (en) | 2005-07-12 | 2006-07-12 | Folded frame carrier for mosfet bga |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009502026A JP2009502026A (ja) | 2009-01-22 |
JP4903205B2 true JP4903205B2 (ja) | 2012-03-28 |
Family
ID=37637955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008521595A Expired - Fee Related JP4903205B2 (ja) | 2005-07-12 | 2006-07-12 | フリップチップ・パッケージングされた半導体デバイス及び半導体ダイをパッケージングする方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7402462B2 (ja) |
JP (1) | JP4903205B2 (ja) |
KR (1) | KR101321190B1 (ja) |
CN (1) | CN101553908B (ja) |
DE (1) | DE112006001866T5 (ja) |
TW (1) | TWI395301B (ja) |
WO (1) | WO2007009024A2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4977378B2 (ja) * | 2006-02-23 | 2012-07-18 | 山梨日本電気株式会社 | 磁気センサ、回転検出装置及び位置検出装置 |
US20090166826A1 (en) * | 2007-12-27 | 2009-07-02 | Janducayan Omar A | Lead frame die attach paddles with sloped walls and backside grooves suitable for leadless packages |
US7855439B2 (en) * | 2008-08-28 | 2010-12-21 | Fairchild Semiconductor Corporation | Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same |
US7829988B2 (en) * | 2008-09-22 | 2010-11-09 | Fairchild Semiconductor Corporation | Stacking quad pre-molded component packages, systems using the same, and methods of making the same |
US8314499B2 (en) * | 2008-11-14 | 2012-11-20 | Fairchild Semiconductor Corporation | Flexible and stackable semiconductor die packages having thin patterned conductive layers |
JP6210818B2 (ja) * | 2013-09-30 | 2017-10-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN115939074B (zh) * | 2023-03-13 | 2023-08-22 | 新恒汇电子股份有限公司 | 一种新型双面柔性引线框架结构及其制备工艺 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026067A (ja) * | 2000-07-04 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその実装方法 |
JP2002270751A (ja) * | 2001-03-13 | 2002-09-20 | Fujitsu Denso Ltd | リード端子、リードフレームおよび電子部品 |
JP2003086737A (ja) * | 2001-09-11 | 2003-03-20 | Toshiba Corp | 半導体装置 |
JP2004040008A (ja) * | 2002-07-08 | 2004-02-05 | Nec Electronics Corp | 半導体装置 |
JP2004281603A (ja) * | 2003-03-14 | 2004-10-07 | Toko Inc | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
US6893901B2 (en) | 2001-05-14 | 2005-05-17 | Fairchild Semiconductor Corporation | Carrier with metal bumps for semiconductor die packages |
US7122884B2 (en) * | 2002-04-16 | 2006-10-17 | Fairchild Semiconductor Corporation | Robust leaded molded packages and methods for forming the same |
US6860741B2 (en) * | 2002-07-30 | 2005-03-01 | Avx Corporation | Apparatus and methods for retaining and placing electrical components |
WO2004015769A1 (de) * | 2002-08-05 | 2004-02-19 | Osram Opto Semiconductors Gmbh | Verfahren zum herstellen eines elektrischen leiterrahmens, verfahren zum herstellen eines oberflächenmontierbaren halbleiterbauelements und leiterrahmenstreifen |
JP4248928B2 (ja) * | 2003-05-13 | 2009-04-02 | ローム株式会社 | 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置 |
TWI274406B (en) * | 2003-07-16 | 2007-02-21 | Freescale Semiconductor Inc | Dual gauge leadframe |
TWI224841B (en) * | 2003-08-20 | 2004-12-01 | Chipmos Technologies Inc | Film ball grid array package structure of an image sensor |
-
2005
- 2005-07-12 US US11/179,348 patent/US7402462B2/en not_active Expired - Fee Related
-
2006
- 2006-07-11 TW TW095125352A patent/TWI395301B/zh not_active IP Right Cessation
- 2006-07-12 KR KR1020087000712A patent/KR101321190B1/ko not_active IP Right Cessation
- 2006-07-12 CN CN2006800332195A patent/CN101553908B/zh not_active Expired - Fee Related
- 2006-07-12 WO PCT/US2006/027167 patent/WO2007009024A2/en active Application Filing
- 2006-07-12 DE DE112006001866T patent/DE112006001866T5/de not_active Withdrawn
- 2006-07-12 JP JP2008521595A patent/JP4903205B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026067A (ja) * | 2000-07-04 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその実装方法 |
JP2002270751A (ja) * | 2001-03-13 | 2002-09-20 | Fujitsu Denso Ltd | リード端子、リードフレームおよび電子部品 |
JP2003086737A (ja) * | 2001-09-11 | 2003-03-20 | Toshiba Corp | 半導体装置 |
JP2004040008A (ja) * | 2002-07-08 | 2004-02-05 | Nec Electronics Corp | 半導体装置 |
JP2004281603A (ja) * | 2003-03-14 | 2004-10-07 | Toko Inc | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE112006001866T5 (de) | 2008-05-15 |
JP2009502026A (ja) | 2009-01-22 |
CN101553908A (zh) | 2009-10-07 |
WO2007009024A2 (en) | 2007-01-18 |
TWI395301B (zh) | 2013-05-01 |
US7402462B2 (en) | 2008-07-22 |
KR101321190B1 (ko) | 2013-10-23 |
TW200713526A (en) | 2007-04-01 |
CN101553908B (zh) | 2012-06-13 |
WO2007009024A3 (en) | 2009-04-09 |
KR20080031270A (ko) | 2008-04-08 |
US20070015316A1 (en) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4903205B2 (ja) | フリップチップ・パッケージングされた半導体デバイス及び半導体ダイをパッケージングする方法 | |
CN101355073B (zh) | 引线框面板 | |
EP2963684A1 (en) | Power semiconductor device | |
JP3853263B2 (ja) | 半導体装置 | |
US10297535B2 (en) | Die package component with jumper structure and manufacturing method thereof | |
JP3776427B2 (ja) | 半導体装置及びその製造方法 | |
KR100721279B1 (ko) | 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치 | |
JP3776907B2 (ja) | 回路基板 | |
US7534661B2 (en) | Method of forming molded resin semiconductor device | |
JPH08148623A (ja) | 半導体装置 | |
EP0204102A2 (en) | Direct connection of lead frame having flexible, tapered leads and mechanical die support | |
US11817374B2 (en) | Electronic device with exposed tie bar | |
TWI250581B (en) | Three dimension package and method for manufacturing the same | |
KR100721274B1 (ko) | 반도체 칩 조립체의 형성 방법 | |
JP2006261448A (ja) | 半導体装置および半導体装置の製造方法 | |
CN116598211A (zh) | 电子器件及其封装方法 | |
JP2013048150A (ja) | 半導体モジュール及びその製造方法 | |
JP2003175493A (ja) | 打抜金型 | |
JP2005072190A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH05315531A (ja) | リードフレーム及びその製造方法 | |
JP2015043465A (ja) | 半導体装置 | |
JP2000232185A (ja) | 半導体パッケージ用プリント配線基板、半導体パッケージ及び半導体パッケージの製造方法 | |
JP2006196927A (ja) | 半導体装置 | |
JP2001007273A (ja) | 半導体装置およびその製造方法 | |
JP2005203500A (ja) | Bgaテープキャリア打抜き用金型及びbgaテープキャリアの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |