TWI393490B - 多組同軸導線於基材之單一通孔中之結構與其製作方法 - Google Patents

Description

多組同軸導線於基材之單一通孔中之結構與其製作方法

本發明是有關於一種導線於基材的通孔中之結構，且特別是有關於一種多組同軸導線於基材之單一通孔中之結構。

隨著半導體製程越來越精密，在未來45奈米(nm)以下之製程中，如欲將寬度低於45奈米之極細導線通過孔徑大於1微米(μm)之通孔，以連接至另一極細導線，勢必會產生極嚴重的阻抗不匹配之問題，以致於無法進行高速的訊號傳輸。然而，若在通孔中設置多數導線以解決上述問題，則多數導線之間會有嚴重的訊號干擾問題。

例如，美國第5,587,119號專利係揭露一個同軸導線結構。請參照圖1A至圖1F，其為依照美國第5,587,119號專利之方法製作的同軸導線結構剖面示意圖。首先，請參照圖1A，提供基材102；接著製作第一通孔104於基材102中，其中基材102具有上表面106以及下表面108，而第一通孔104具有孔壁表面110，如圖1B所示。參照圖1C，再製作表面金屬層112、以及孔壁金屬層114；產生具有孔壁金屬層114的第二通孔116。接著，填充絕緣材料118於第二通孔116中，如圖1D所示。然後，參照圖1E，在絕緣材料118中心製作第三通孔120。最後，如圖1F所示，在第三通孔120中填入金屬導線122，使孔壁金屬層114、絕緣材料118、與中心的金屬導線122構成同軸導線結構100。同軸導線結構100中，孔壁金屬層114可以接地，且因其包圍中心的金屬導線122，故金屬導線122可以得到良好的電磁屏蔽(Electromagnetic Shielding)，用以消除訊號干擾(Crosstalk)。

另外，美國第5,421,083號專利也揭露了一個同軸導線結構，如圖2所示，其為依照美國第5,421,083號專利之方法製作的同軸導線結構剖面示意圖。同軸導線結構200包括基材202、第一導電層204、第二導電層206、第一絕緣層208與第二絕緣層210。此發明提供第一導電層204與第二導電層206同時通過通孔以傳輸訊號。

再者，美國第6,943,452號專利也揭露了一個同軸導線結構，如圖3所示，其為美國第6,943,452號專利之同軸導線結構剖面示意圖。同軸導線結構300包括一圓柱狀導線304，其可放入導電管306中，並與導電管306電性連接，其中導電管306設置於複合基材302中，且導電管306周圍設有多數個接地裝置308，其環繞導電管306。然而，接地裝置308並非上下連續。

美國第7,404,250號專利也揭露了一個同軸導線結構，如圖4所示，其為美國第7,404,250號專利之同軸導線結構剖面示意圖。同軸導線結構400包括第一導線404、環繞於第一導線404的絕緣層406、環繞於絕緣層406的第二導線410與導電層408，其中導電層408與第一導線404電性相連。如同美國第5,421,083號專利，此發明提供第一導線404與第二導線410同時通過通孔以傳輸訊號。

美國第6,943,452號專利與中華民國第I248330號專利也分別揭露一個導線結構，其包括接地裝置，以減少導線之訊號干擾。美國第7,129,567號專利則揭露於單一通孔中設置多數導線。

在半導體製程愈來愈精密的情況下，一個通孔中製作多組同軸導線是未來必然的趨勢，以便提高單位面積內的電路密度，使得產品更為輕薄短小。然而由上述可之，先前技藝僅顯示在單一通孔中製作一條同軸導線，或在單一通孔中製作多數導線但未解決訊號干擾之問題。因此，能避免訊號干擾之問題，且於單一通孔中製作多數同軸導線之發明是被迫切需要的。

本發明提供一種製作方法，可用於製作上述導線於基材的通孔中之結構。在一實施例中，此製作方法包括提供第一基材與第二基材並於第一基材之一表面上製作第一導電層，再於第二基材之一表面上製作第二導電層，並將第一基材置於第二導電層上。接著，於第一基材中製作通孔，並設置外環導體於通孔。繼之，圖案化外環導體，以產生多數環狀凹槽，其中環狀凹槽中形成至少一導線。最後，填充絕緣材料於該些環狀凹槽。

本發明亦提供一種在基材之單一通孔中具有多組同軸導線之結構，其中包含一基材，該基材包含至少一通孔，以及多組同軸導線安置於所述之通孔內，每一組所述之同軸導線至少包括一外環導體、一環狀絕緣材料、以及一導線。

為了讓本發明之上述特徵能更明顯易懂，下文特舉實施例，並配合圖示做詳細說明如下。

底下將以不同的實施例，說明本發明所提出的導線於基材的通孔中之結構與其製造方法。

請同時參照圖5A與圖5B，其分別為本發明一實施例之導線於基材的通孔中之結構的上視示意圖與剖面示意圖。基材502具有通孔504，通孔504中具有外環導體506與兩條導線508，外環導體506環繞導線508。絕緣材料510設置於外環導體506與導線508之間，且導線508之上端與下端裸露，以與導電層電性連接。導電層512電性連接於外環導體506，使其接地。由於導線508被外環導體506所環繞，故能獲得完整的電磁屏蔽之效果。

請參照圖6A至圖6L，其為依照本發明一實施例製作之導線於基材的通孔中之結構的剖面示意圖。首先，如圖6A所示，提供第一基材602，並於其一表面上設置第一導電層612，且製作第一通孔614，並提供第二基材622，其一表面上設置第二導電層624。將第一基材602以其另一表面設置於第二導電層624上。接著，參照圖6B，設置外環導體606以填滿第一通孔614，其中外環導體606電性連接第一導電層612與第二導電層624。圖案化外環導體606以及下方的第二導電層624，產生環狀凹槽610，且環狀凹槽610內有導線608L與導線608R(其本來為外環導體606之一部分)，如圖6C所示。繼之，以絕緣材料610D填充環狀凹槽610以及外環導體606、第一導電層612、導線608L與導線608R之表面，並圖案化絕緣材料610D以暴露導線608L與導線608R之表面，如圖6D所示。接著，參照圖6E，設置第三導電層616，且圖案化第三導電層616使得導線608L電性連接第三導電層616。然後，參照圖6F，設置絕緣材料層618D，並圖案化絕緣材料層618D以暴露導線608R之上端。接著，設置第四導電層620，且圖案化第四導電層620使得導線608R電性連接第四導電層620，如圖6G所示。

然後，製作基材602下方之電路。請參照圖6H，將第二基材622去除，設置絕緣材料層626D並將其圖案化，以裸露導線608L與導線608R之另一表面，如圖6I所示。繼之，設置第五導電層628，且圖案化第五導電層628使其與導線608L電性連接。最後，參照圖6K，設置絕緣材料層630D並將其圖案化，以裸露導線608R之另一表面，並設置第六導電層632，且圖案化第六導電層632使其與導線608R電性連接，如圖6L所示。此外，上述第一至第六之六層導電層中，第一導電層612與第二導電層624可將外環導體606電性耦合接地；另第三導電層616、第四導電層620、第五導電層628與第六導電層632可分別將導線608L及導線608R電性耦合至其他訊號或電位。

本實施例揭示四層訊號導電層與兩層接地導電層，但本發明並不以此為限，訊號導電層與接地導電層之數目可以更多或更少。

請參照圖7，其為本發明一實施例之導線於基材的通孔中之結構的示意圖。本發明可製作成多層結構，分別連接至不同導電層。第一外環導體706A、第二外環導體706B與第三外環導體706C皆位於本發明之第一通孔中，且其分別具有第一導線708A、第二導線708B與第三導線708C，可分別連接至第一導電層716A、第二導電層716B與第三導電層716C，且第一至第三導電層可分別電性耦合至其他訊號或電位。另外，第一外環導體706A、第二外環導體706B與第三外環導體706C如同蛋糕狀堆疊，其中第一外環導體706A具有最大之半徑，第三外環導體706C具有最小之半徑，且三者皆可藉由第四導電層712電性耦合接地。

本實施例揭示三層訊號導電層、一層接地導電層與三個外環導體，但本發明並不以此為限，訊號導電層、接地導電層與外環導體之數目可以更多或更少。

請參照圖8，其為本發明一實施例之導線於基材的通孔中之結構的示意圖。本發明之外環導體也可分別電性連接至不同接地導電層。第一外環導體806A、第二外環導體806B與第三外環導體806C皆位於本發明之第一通孔中，且其分別具有第一導線808A、第二導線808B與第三導線808C，可分別連接至第一導電層816A、第二導電層816B與第三導電層816C，且第一至第三導電層可分別電性耦合至其他訊號或電位。另外，第一外環導體806A、第二外環導體806B與第三外環導體806C如同蛋糕狀堆疊，其中第一外環導體806A具有最大之半徑，第三外環導體806C具有最小之半徑，且可分別藉由第四導電層812A、第五導電層812B與第六導電層812C電性耦合接地。在本實施例中，第一導電層812A、第一導線808A、第二導電層812B、第二導線808B、第三導電層812C與第三導線808C堆疊排列，可使其有更好的電性表現。

本實施例揭示三層訊號導電層、三層接地導電層與三個外環導體，但本發明並不以此為限，訊號導電層、接地導電層與外環導體之數目可以更多或更少。

上述實施例中，通孔、外環導體與導線為圓形，但本發明並不以此為限，通孔、外環導體與導線可為方形或其他形狀。

此外，上述實施例中，導電層、外環導體與導線可為金屬或是其他導電材料。

上述實施例提供一導線於基材的通孔中之結構，其可避免訊號干擾之問題，可用於基材之一表面之電路與另一表面之電路之間的垂直連接(vertical interconnection)結構及製程，且適用於積體電路製程以及電路板等多層電路製程。

上述實施例係於單一通孔中製作多數同軸導線。同軸導線中具有導線，其用以電性連接位於通孔不同表面的電路。外環導體包覆導線，以提供電磁屏蔽並解決訊號干擾之問題；其中外環導體可以接地。

上述實施例所提供之導線於基材的通孔中之結構，由於其單一通孔中具有多數同軸導線，故能解決阻抗不匹配之問題。

上述實施例所提供之導線於基材的通孔中之結構，可以適用於電性連接基材之一表面之多數層電路與另一表面之多數層電路，以便提高單位面積內的電路密度。

除此之外，上述實施例提供一種製作方法，可用於製作上述導線於基材的通孔中之結構。在本發明一實施例中，於上述第一導電層與第二導電層之表面再設置多數圖案化的絕緣材料層與導電層，以增加電路密度，且基材不同表面上之導電層透過通孔中之導線電性連接。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

502、602、622、702、802．．．基材

504、614．．．通孔

506、606、706A~706C、806A~806C．．．外環導體

610．．．環狀凹槽

508、608R、608L、708A~708C、808A~808C．．．導線

510、610D．．．絕緣材料

618D、626D、630D．．．絕緣材料層

512、612、624、712、812A~812C．．．導電層

616、620、628、632、716A~716C、816A~816C．．．導電層

圖1A至圖1F為依照美國第5,587,119號專利之方法製作的同軸導線結構剖面示意圖。

圖2為依照美國第5,421,083號專利之方法製作的同軸導線結構剖面示意圖。

圖3為美國第6,943,452號專利之同軸導線結構剖面示意圖。

圖4為美國第7,404,250號專利之同軸導線結構剖面示意圖。

圖5A為本發明一實施例之導線於基材的通孔中之結構的上視示意圖。

圖5B為本發明一實施例之導線於基材的通孔中之結構的剖面示意圖。

圖6A至圖6L為依照本發明一實施例製作之導線於基材的通孔中之結構的剖面示意圖。

圖7為本發明一實施例之導線於基材的通孔中之結構的示意圖。

圖8為本發明一實施例之導線於基材的通孔中之結構的示意圖。

602．．．基材

606．．．外環導體

608R、608L．．．導線

610D．．．絕緣材料

618D．．．絕緣材料層

612、624．．．導電層

616、620、628、632．．．導電層

Claims (29)

1. 一種在基材之單一通孔內製作多組同軸導線之製造方法，包含：準備一第一基材，其中所述之第一基材之一表面形成一第一導電層以及一第一通孔；準備一第二基材，其中所述之第二基材之一表面形成一第二導電層；將所述之第一基材安置在所述之第二基材的第二導電層上；填充一外環導體層於所述之第一通孔；環狀蝕刻所述之外環導體層，產生多組環狀凹槽；以及填充一第一絕緣材料於所述之環狀凹溝，以產生多組同軸導線。
2. 如申請專利範圍第1項所述之一種在基材之單一通孔內製作多組同軸導線之製程，其中：每一環狀凹槽中至少包含一導線，以形成至少一第一組導線與一第二組導線。
3. 如申請專利範圍第2項所述之一種在基材之單一通孔內製作多組同軸導線之製程，更包含：在所述之第一導電層、外環導體層與導線上沉積一圖案化之第二絕緣材料層，並裸露所述之同軸導線中第一組導線與第二組導線的上端；在所述之圖案化第二絕緣材料層上沈積一圖案化之第三導電層，將所述之第一組導線電性耦合至所述之第一基材上之第三導電層。
4. 如申請專利範圍第3項所述之一種在基材之單一通孔內製作多組同軸導線之製程，更包含：在所述之圖案化第二絕緣材料層與圖案化第三導電層上沉積一圖案化之第三絕緣材料層，並裸露所述之同軸導線中所述之第二組導線的上端；在所述之圖案化第三絕緣材料層上沉積一圖案化第四導電層，將所述之第二組導線電性耦合至所述之第一基材上之第四導電層。
5. 如申請專利範圍第4項所述之一種在基材之單一通孔內製作多組同軸導線之製程，更包含：去除所述之第二基材；在所述之第二導電層面對結合所述之第一基材的另一表面上，沉積一圖案化之第四絕緣材料層，並裸露所述之第一組導線與第二組導線的下端；在所述之圖案化第四絕緣材料層上沉積一圖案化第五導電層，將所述之第一組導線電性耦合至所述之第一基材下方之第五導電層。
6. 如申請專利範圍第5項所述之一種在基材之單一通孔內製作多組同軸導線之製程，更包含：在所述之圖案化第四絕緣材料層與圖案化第五導電層上沉積一圖案化之第五絕緣材料層，並裸露所述之第二組導線的下端；在所述之圖案化之第五絕緣材料層上沉積一圖案化之第六導電層，將所述之第二組導線電性耦合至所述之第一基材下方之第六導電層。
7. 一種在基材之單一通孔中具有多組同軸導線之結構，包含：一基材包含至少一通孔；一第一外環導體，安置於所述之通孔內，其中該第一外環導體包括多個第一通孔；一第二外環導體，安置於所述之第一外環導體內，其中該第二外環導體包括多個第二通孔；以及多個同軸導線，至少包括一第一群的多個同軸導線與一第二群之多個同軸導線，其中所述之第一群的該些同軸導線安置於所述之該些第一通孔，所述之第二群的該些同軸導線安置分別安置於所述之該些第二通孔。
8. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中所述之第一群之該些同軸導線安置於所述之通孔中最外圈並環狀排列。
9. 如申請專利範圍第8項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中所述之第二群之該些同軸導線安置於所述之通孔中次外圈並環狀排列，其中所述之第二群的該些同軸導線上端突出於所述之第一群同軸導線上端。
10. 如申請專利範圍第9項所述之一種在基材之單一通孔中具有多組同軸導線之結構，更包含一第三外環導體，安置於所述之第二外環導體內，其中該第三外環導體包括多個第三通孔；以及一第三群的多個同軸導線，安置於所述之該些第三通孔中，其中所述之第三群同軸導線上端突出於所述之第二群 的該些同軸導線上端。
11. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中所述之第一外環導體或所述之第二外環導體其中之一，電性耦合至地面電位。
12. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中部分所述之第一外環導體或所述之第二外環導體的該些同軸導線電性耦合至信號線。
13. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中部分所述之第一外環導體或所述之第二外環導體的該些同軸導線電性耦合至所述之基材上方同一導電層。
14. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中部分所述之第一外環導體或所述之第二外環導體的該些同軸導線分別電性耦合至所述之基材上方之不同導電層。
15. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中部分所述之第一外環導體或所述之第二外環導體的該些同軸導線電性耦合至所述之基材下方同一導電層。
16. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中部分所述之第一外環導體或所述之第二外環導體的該些同軸導線分別電性耦合至所述之基材下方不同導電層。
17. 如申請專利範圍第7項所述之一種在基材之單一通 孔中具有多組同軸導線之結構，其中所述第一外環導體與所述第二外環導體係整合為一體者。
18. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中所述第一外環導體與所述第二外環導體的高度等於所述之通孔高度。
19. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中所述第一外環導體與所述第二外環導體的高度大於所述之通孔高度。
20. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中所述之第一群的該些同軸導線之兩端齊平於所述之第一外環導體之兩端，所述之第二群的該些同軸導線之兩端齊平於所述之第二外環導體之兩端。
21. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中所述之第一群的該些同軸導線之兩端凸出於所述之第一外環導體之兩端，所述之第二群的該些同軸導線之兩端凸出於所述之第二外環導體之兩端。
22. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中所述之第一群的該些同軸導線連接到一第一導體層；以及所述之第二群的該些同軸導線連接到一第二導體層。
23. 如申請專利範圍第7項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中 所述之第一群的該些同軸導線包括多個第一導線，分別安置於所述之第一外環導體之該些第一通孔內；以及多個第一絕緣層，每一該第一絕緣層對應地環繞包覆該些第一導線其中之一，其中所述之第一外環導體分別環繞包覆該些第一絕緣層之外側；所述之第二群的該些同軸導線包括多個第二導線，分別安置於所述之第二外環導體之該些第二通孔內；以及多個第二絕緣層，每一該第二絕緣層對應地環繞包覆該些第二導線其中之一，其中所述之第二外環導體分別環繞包覆該些第二絕緣層之外側。
24. 如申請專利範圍第10項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中所述之第一群的該些同軸導線包括多個第一導線，分別安置於所述之第一外環導體之該些第一通孔內；以及多個第一絕緣層，每一該第一絕緣層對應地環繞包覆該些第一導線其中之一，其中所述之第一外環導體分別環繞包覆該些第一絕緣層之外側；所述之第二群的該些同軸導線包括多個第二導線，分別安置於所述之第二外環導體之該些第二通孔內；以及多個第二絕緣層，每一該第二絕緣層對應地環繞包覆該些第二導線其中之一，其中所述之第二外環 導體分別環繞包覆該些第二絕緣層之外側；以及所述之第三群的該些同軸導線包括多個第三導線，分別安置於所述之第三外環導體之該些第三通孔內；以及多個第三絕緣層，每一該第三絕緣層對應地環繞包覆該些第三導線其中之一，其中所述之第三外環導體分別環繞包覆該些第三絕緣層之外側。
25. 如申請專利範圍第10項所述之一種在基材之單一通孔中具有多組同軸導線之結構，其中所述之第一群的該些同軸導線連接到一第四導體層；所述之第二群的該些同軸導線連接到一第五導體層；以及所述之第三群的該些同軸導線連接到一第六導體層。
26. 一種多組同軸導線結構，包含：一基材，包含至少一通孔；一外環導體，安置於所述之通孔內，其中該外環導體包括多個第一通孔；一導電層，位於該基材上；多個導線，分別安置於所述之該些第一通孔內；多個絕緣層，每一該絕緣層對應地環繞包覆該些導線其中之一，其中所述之外環導體分別環繞包覆該些絕緣層之外側。
27. 如申請專利範圍第26項所述之多組同軸導線結構，其中，該些導線的每一該導線包括一上端與一下端，而該些導線的該些上端與該些下端裸露，用以電性連接到 該基材之一或多個其他導電層。
28. 如申請專利範圍第26項所述之多組同軸導線結構，其中，該導電層電性連接到該該外環導體，用以使該外環導體連接到一電位。
29. 如申請專利範圍第28項所述之多組同軸導線結構，其中，該電位為一接地電位。