TWI393247B - 具有深溝結構之半導體裝置 - Google Patents

具有深溝結構之半導體裝置 Download PDF

Info

Publication number
TWI393247B
TWI393247B TW097150262A TW97150262A TWI393247B TW I393247 B TWI393247 B TW I393247B TW 097150262 A TW097150262 A TW 097150262A TW 97150262 A TW97150262 A TW 97150262A TW I393247 B TWI393247 B TW I393247B
Authority
TW
Taiwan
Prior art keywords
conductivity type
region
insulating layer
well
forming
Prior art date
Application number
TW097150262A
Other languages
English (en)
Other versions
TW200937621A (en
Inventor
Do Hyung Kim
Yong Gyu Lim
Original Assignee
Magnachip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnachip Semiconductor Ltd filed Critical Magnachip Semiconductor Ltd
Publication of TW200937621A publication Critical patent/TW200937621A/zh
Application granted granted Critical
Publication of TWI393247B publication Critical patent/TWI393247B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

具有深溝結構之半導體裝置
本發明係關於一種具有深溝結構之半導體裝置且更特定言之係關於一種具有用於在一高操作電壓下彼此有效地絕緣相鄰元件之重摻雜井之深溝結構的半導體裝置。
隨著具有各種功能之積體電路因為半導體電路之高整合度而共存於相同產品內，要求一多電壓/電流驅動高電壓電晶體。
一薄膜電晶體-液晶顯示器(TFT-LCD)包括一驅動電路與一控制電路。該控制電路具有在5V下操作的一邏輯電路且該驅動電路具有在高於30V下操作的一高電壓電晶體，並因而無法使用一標準互補金氧半導體(CMOS)程序來製造TFT-LCD。另外，當將一高電壓裝置製程應用於TFT-LCD時，該控制電路之功率消耗與TFT-LCD之大小會增加。
為了解決該些問題，提出一種添加一遮罩程序與一離子植入程序至一1.2μm邏輯製程以容易地控制電壓及電流位準而不改變邏輯元件之特性的方法。
同時，一習知高電壓裝置運用深井以便耐受一高電壓。在此情況下，難以在高電壓元件之一操作電壓增加時令相鄰井彼此絕緣。
參考圖1，在具有一高電壓井HNW形成於其內的一基板內形成漂移區域1並在其上形成一閘極氧化物2與一閘極電極3。源極及汲極區域5係分別形成於漂移區域1內，具有閘極電極3形成於其間，且塊體離子植入區域6係形成於高電壓井HNW內。該等源極及汲極區域5係分別依據一窄絕緣層4來與該等塊體離子植入區域6絕緣。
此處，儘管該等源極及汲極區域5可分別使用窄絕緣層4來與塊體離子植入區域6絕緣，但仍應形成一寬絕緣層7以便絕緣高電壓井HNW，因為絕緣層7在具有一高操作電壓之一高電壓裝置內具有一淺溝結構，如圖1中所解說。此增加該高電壓裝置之大小，並因而該高電壓裝置不適用於一驅動IC。
即，該高電壓裝置之大小增加引起裝置成本增加及整合度劣化，並因而該高電壓裝置不適用於用作一驅動IC，因為目前裝置要求一較小大小、高整合度及低成本。
據此，已鑑於在先前技術中所出現之上述問題來形成本發明，且本發明之一主要目的係提供一種具有一深溝結構之半導體裝置及其製造方法用於形成具有深於井之一溝結構的一絕緣層並使用具有一淺溝結構之一絕緣層來絕緣源極及汲極區域形成漂移區域以令要求一高操作電壓之PMOS及NMOS區域之井有效地彼此絕緣。
為了實現本發明之以上目的，依據本發明，提供一種具有一深溝結構之半導體裝置，其包括一半導體基板，其中形成一第一導電類型井與一第二導電類型井，該第二導電類型井具有與該第一導電類型井之導電性質相反的導電性質；一閘極氧化物膜與一閘極電極，其係層壓於該第一導電類型井與該第二導電類型井之每一者上；第二導電類型漂移區域，其係形成於在該第一導電類型井上所形成的該閘極電極之兩側上；第一導電類型漂移區域，其係形成於在該第二導電類型井上所形成的該閘極電極之兩側上；及一第一絕緣層，其具有深於該等第一及第二導電類型井之一溝結構並令該第一導電類型井與該第二導電類型井彼此絕緣。
該具有一深溝結構之該半導體裝置進一步包括第一導電類型源極及汲極區域，其係分別形成於該等第一導電類型漂移區域內，具有該閘極電極形成於其間；第二導電類型源極及汲極區域，其係分別形成於該第二導電類型漂移區域內，具有該閘極電極形成於其間；第二導電類型塊體離子植入區域，其係分別緊密接近在該第一導電類型井內的該等第一導電類型源極及汲極區域而形成；第一導電類型塊體離子植入區域，其係分別緊密接近在該第二導電類型井內的該等第二導電類型源極及汲極區域而形成；及一第二絕緣層，其具有淺於該第一絕緣層之一溝結構並電絕緣該等第一及第二導電類型源極及汲極區域之每一者與該等第一及第二導電類型塊體離子植入區域之每一者。
該第一導電類型可能對應於一N型而該第二導電類型可能對應於一P型。
為了實現本發明之以上目的，依據本發明，提供一種製造具有一深溝結構之一半導體裝置之方法，其包括以下步驟：在一半導體基板內形成具有一深溝結構之一第一絕緣層以將一NMOS區域與一PMOS區域彼此絕緣；在該NMOS區域內形成淺於該第一絕緣層之一P井並在該PMOS區域內形成淺於該第一絕緣層之一N井；在該P井內形成N型漂移區域並在該N井內形成P型漂移區域；及在該NMOS區域與該PMOS區域之每一者內形成一閘極氧化物與一閘極電極。
製造具有一深溝結構之一半導體裝置之該方法進一步包含以下步驟：在該等漂移區域之每一者之邊緣上形成一第二絕緣層，其具有淺於該第一絕緣層之一溝結構；分別在該等漂移區域內形成源極及汲極區域；及形成塊體離子植入區域，其依據該第二絕緣層與該等源極及汲極區域絕緣。
本發明在一高操作電壓下使用具有一深溝結構之一絕緣層來絕緣重摻雜井以便高度整合具有該等井之一半導體裝置並降低該半導體裝置之大小以減少其成本。
圖2係解說依據本發明之一具體實施例具有一深溝結構之一半導體裝置之一高電壓區域的一斷面圖而圖3係解說具有圖2中所解說之一深溝結構之半導體裝置之一低電壓區域的一斷面圖。將省略該低電壓區域之詳細解釋。
參考圖2，一半導體基板10係依據具有一深溝結構之一第一絕緣層16來劃分成一PMOS區域與一NMOS區域並分別在該PMOS區域與該NMOS區域內形成相反導電類型的一N井HNW與一P井HPW。一閘極氧化物膜20a與一閘極電極22a係層壓於該N井HNW上且一閘極氧化物膜20b與一閘極電極22b係層壓於該P井HPW上。
摻雜具有與該N井HNW相反之導電性質之離子的P型漂移區域P Drift係在該N井HNW內分別形成於閘極電極22a之兩側上且摻雜具有與該P井HPW相反之導電性質之離子的N型漂移區域N Drift係在該P井HPW內分別形成於閘極電極22b之兩側上。
P型源極及汲極區域30a及32a係分別形成於該等P型漂移區域P Drift內，具有閘極電極22a形成於其間。N型源極及汲極區域30b及32b係分別形成於該等N型漂移區域N Drift內，具有閘極電極22b形成於其間。
明確而言，P型源極區域30a係形成於在該PMOS區域之閘極電極22a之一側處所形成之P型漂移區域P Drift內且P型汲極區域32a係形成於在閘極電極22a之另一側處所形成之P型漂移區域P Drift內。此外，N型汲極區域32b係形成於在該NMOS區域之閘極電極22b之一側處所形成之N型漂移區域N Drift內且N型源極區域30b係形成於在閘極電極22b之另一側處所形成之N型漂移區域N Drift內。
淺於第一絕緣層16之一第二絕緣層18係形成於每一漂移區域之邊緣上。此處，第一絕緣層16具有在3至6μm之範圍內的一深度與在0.4至1.3μm之範圍內的一寬度且第二絕緣層18具有在0.7至1.5μm之範圍內的一深度與在0.3至1.0μm之範圍內的一寬度。
塊體離子植入區域40a及40b係分別形成於該N井HNW與該P井HPW內並依據第二絕緣層18來與該等源極及汲極區域30a及32a與該等源極及汲極區域30b及32b絕緣。此處，該等塊體離子植入區域40a及40b係用於拾取該N井HNW與該P井HPW並分別摻雜具有與該N井HNW與該P井HPW之該等導電性質相同之導電性質的離子。
如上所說明，本發明形成具有深於該等井HNW及HPW之一溝結構的絕緣層16以有效地彼此電絕緣該等井HNW與HPW以便降低該半導體裝置之大小並改良要求一高操作電壓之半導體裝置之整合度。
圖4a至4e係解說依據本發明之一具體實施例之一種製造具有一深溝結構之一半導體裝置之方法的斷面圖。
參考圖4a，將一襯墊氧化物膜12與一襯墊氮化物膜14循序形成於一半導體基板10上並接著循序蝕刻襯墊氮化物膜14與襯墊氧化物膜12以定義一絕緣區域。
參考圖4b，使用襯墊氮化物膜14作為一硬遮罩來蝕刻半導體基板10至一預定深度以形成一深溝。形成一預定絕緣程序以埋入該深溝並平坦化該深溝以便形成一第一絕緣層16，其具有在3至6μm之範圍內的一深度與在0.4至1.3μm之範圍內的一寬度，由此將一NMOS區域與一PMOS區域彼此絕緣。
更明確而言，移除襯墊氮化物膜14，並接著透過乾式氧化在900至1200℃之範圍內的一溫度(較佳的係1050℃)下在該深溝之內壁上形成一側壁氧化物膜(未顯示)，其具有在100至300之範圍內的一厚度(較佳的係200)。接著將一HLD氧化物層(未顯示)形成在1500至2500之範圍的一厚度(較佳的係2000)，然後執行一多晶矽間隙填充程序與一回蝕濕式氧化程序。隨後，在900至1100℃之範圍內的一溫度(較佳的係1000℃)下，透過濕式氧化來形成一氧化物膜，其具有在1000至2000之範圍內的一厚度(較佳的係1500)。
淺於第一絕緣層16的一N井HNW與一P井HPW係分別形成於依據第一絕緣層16來彼此絕緣的該PMOS區域與該NMOS區域內。
明確而言，該NMOS區域係使用一光阻圖案來遮罩並離子植入高濃度N型雜質以在該PMOS區域內形成該N井HNW。該PMOS區域係使用一光阻圖案來遮罩並離子植入高濃度P型雜質以在該NMOS區域內形成該P井HPW。
參考圖4c，P型漂移區域P Drift與N型漂移區域N Drift係分別形成於該N井HNW與該P井HPW內，並接著執行熱處理以擴散植入至該等P型漂移區域P Drift與該等N型漂移區域N Drift內的離子。
明確而言，僅該N井HNW之表面之預定部分係使用一光阻圖案來加以曝露且P型雜質離子係輕摻雜至該N井HNW內以形成該等P型漂移區域P Drift內。此外，僅該P井HPW之表面之預定部分係使用一光阻圖案來加以曝露且N型雜質離子係輕摻雜至該P井HPW內以形成該等N型漂移區域N Drift內。
隨後，透過光微影術在該等P型及N型漂移區域之每一者之邊緣上形成一第二絕緣層18，其具有在0.7至1.5μm之範圍內的一深度與在0.3至1.0μm之範圍內的一寬度並淺於第一絕緣層16。
此處，第二絕緣層18係使用一習知絕緣程序來形成，包括使用一硬遮罩之一蝕刻程序、形成一側壁氧化物之一程序、形成一襯套氧化物之一程序、形成一緩衝氧化物之一程序、形成HLD及HDP氧化物膜之一程序、一化學機械拋光程序及一HLD退火程序。
參考圖4d，將一氧化物層與一多晶矽層形成於半導體基板10上並實施光微影術以在該PMOS區域內形成一閘極氧化物膜20a與一閘極電極22a並在該NMOS區域內形成一閘極氧化物膜20b與一閘極電極22b。
參考圖4e，將源極及汲極區域30a及32a分別形成於在閘極電極22a之兩側上所形成之該等P型漂移區域P Drift內並將源極及汲極區域30b及32b分別形成於在閘極電極22b之兩側上所形成之該等N型漂移區域N Drift內。
明確而言，P型雜質離子係重植入至該PMOS區域之該等P型漂移區域P Drift內以形成彼此分開一預定距離定位的該等源極及汲極區域30a及32a，具有閘極電極22a形成於其間。此外，N型雜質離子係重植入至該NMOS區域之該等N型漂移區域N Drift內以形成彼此分開一預定距離定位的該等源極及汲極區域30b及32b，具有閘極電極22b形成於其間。
隨後，分別在該N井HNW與該P井HPW內形成依據第二絕緣層18與該等源極及汲極區域30a及32a絕緣之塊體離子植入區域40a與依據第二絕緣層18與該等源極及汲極區域30b及32b絕緣之塊體離子植入區域40b。
其後，執行一習知絕緣層形成程序、一金屬程序及一互連程序。
圖5係解說依據本發明之一具體實施例之具有該深溝結構之半導體裝置之一PMOS之一電流-電壓(I-V)曲線的一圖表。
參考圖5，依據本發明之具有該深溝結構之半導體裝置可在20V的一閘極電壓(VG)下操作並具有極佳飽和電流特性。此係因為在該N井HNW與該P井HPW之間形成該深溝並因而有效地絕緣該PMOS與該NMOS且該半導體裝置可耐受一崩潰電壓。
雖然已參考該等特定解說性具體實施例來說明本發明，但其不受該等具體實施例限制而僅受隨附申請專利範圍限制。應瞭解，習知此項技術者可變更或修改該等具體實施例而不脫離本發明之範疇及精神。
1．．．漂移區域
2．．．閘極氧化物
3．．．閘極電極
4．．．窄絕緣層
5．．．源極及汲極區域
6．．．塊體離子植入區域
7．．．寬絕緣層
10．．．半導體基板
12．．．襯墊氧化物膜
14．．．襯墊氮化物膜
16．．．第一絕緣層
18．．．第二絕緣層
20a．．．閘極氧化物膜
20b．．．閘極氧化物膜
22a．．．閘極電極
22b．．．閘極電極
30a．．．P型源極及汲極區域
30b．．．N型源極及汲極區域
32a．．．P型源極及汲極區域
32b．．．N型源極及汲極區域
40a．．．塊體離子植入區域
40b．．．塊體離子植入區域
HNW．．．高電壓井/N井
HPW．．．P井
N Drift．．．N型漂移區域
P Drift．．．P型漂移區域
結合該等附圖，根據本發明之該等較佳具體實施例之以上詳細說明，已明白本發明之以上及其他目的、特徵及優點，其中：
圖1係解說一習知半導體裝置之一高電壓區域的一斷面圖；
圖2係解說依據本發明之一具體實施例具有一深溝結構之一半導體裝置之一高電壓區域的一斷面圖；
圖3係解說依據本發明之一具體實施例具有一深溝結構之半導體裝置之一低電壓區域的一斷面圖；
圖4a至4e係解說依據本發明之一具體實施例之一種製造具有一深溝結構之一半導體裝置之方法的斷面圖；以及
圖5係解說依據本發明之一具體實施例之具有一深溝結構之半導體裝置之一PMOS之一電流-電壓(I-V)曲線的一圖表。
10．．．半導體基板
16．．．第一絕緣層
18．．．第二絕緣層
20a．．．閘極氧化物膜
20b．．．閘極氧化物膜
22a．．．閘極電極
22b．．．閘極電極
30a．．．P型源極及汲極區域
30b．．．N型源極及汲極區域
32a．．．P型源極及汲極區域
32b．．．N型源極及汲極區域
40a．．．塊體離子植入區域
40b．．．塊體離子植入區域
HNW．．．高電壓井/N井
HPW．．．P井
N Drift．．．N型漂移區域
P Drift．．．P型漂移區域

Claims (10)

  1. 一種具有一深溝結構之半導體裝置，其包含：一半導體基板，其中形成一第一導電類型井與一第二導電類型井，該第二導電類型井具有與該第一導電類型井之導電性質相反的導電性質；一閘極氧化物膜與一閘極電極，其係層壓於該第一導電類型井與該第二導電類型井之每一者上；第二導電類型漂移區域，其係形成於在該第一導電類型井上所形成之該閘極電極之兩側上；第一導電類型漂移區域，其係形成於在該第二導電類型井上所形成之該閘極電極之兩側上；以及一第一絕緣層，其具有深於該等第一及第二導電類型井之一溝結構並令該第一導電類型井與該第二導電類型井彼此絕緣。
  2. 如請求項1之半導體裝置，其進一步包含：第一導電類型源極及汲極區域，其係分別形成於該等第一導電類型漂移區域內，具有該閘極電極形成於其間；第二導電類型源極及汲極區域，其係分別形成於該等第二導電類型漂移區域內，具有該閘極電極形成於其間；第二導電類型塊體離子植入區域，其係分別緊密接近在該第一導電類型井內的該等第一導電類型源極及汲極區域而形成；第一導電類型塊體離子植入區域，其係分別緊密接近在該第二導電類型井內的該等第二導電類型源極及汲極區域而形成；以及一第二絕緣層，其具有淺於該第一絕緣層之一溝結構並電絕緣該等第一及第二導電類型源極及汲極區域之每一者與該等第一及第二導電類型塊體離子植入區域之每一者。
  3. 如請求項1或2之半導體裝置，其中該第一導電類型對應於N型而該第二導電類型對應於P型。
  4. 如請求項2之半導體裝置，其中該第一絕緣層具有在3至6μm之範圍內的一深度與在0.4至1.3μm之該範圍內的一寬度。
  5. 如請求項2之半導體裝置，其中該第二絕緣層具有在0.7至1.5μm之該範圍內的一深度與在0.3至1.0μm之該範圍內的一寬度。
  6. 一種製造具有一深溝結構之一半導體裝置之方法，其包含以下步驟：在一半導體基板內形成具有一深溝結構之一第一絕緣層以將一NMOS區域與一PMOS區域彼此絕緣；在該NMOS區域內形成淺於該第一絕緣層之一P井並在該PMOS區域內形成淺於該第一絕緣層之一N井；在該P井內形成N型漂移區域並在該N井內形成P型漂移區域；以及在該NMOS區域與該PMOS區域之每一者內形成一閘極氧化物與一閘極電極。
  7. 如請求項6之方法，其進一步包含以下步驟：在該等漂移區域之每一者之邊緣上形成一第二絕緣層，其具有淺於該第一絕緣層之一溝結構；分別在該等漂移區域內形成源極及汲極區域；以及形成塊體離子植入區域，其依據該第二絕緣層與該等源極及汲極區域絕緣。
  8. 如請求項6或7之方法，其中該第一導電類型對應於N型而該第二導電類型對應於P型。
  9. 如請求項6之方法，其中該第一絕緣層具有在3至6μm之該範圍內的一深度與在0.4至1.3μm之該範圍內的一寬度。
  10. 如請求項7之方法，其中該第二絕緣層具有在0.7至1.5μm之該範圍內的一深度與在0.3至1.0μm之該範圍內的一寬度。
TW097150262A 2007-12-28 2008-12-23 具有深溝結構之半導體裝置 TWI393247B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140352A KR101035596B1 (ko) 2007-12-28 2007-12-28 딥 트렌치 구조를 갖는 반도체 소자

Publications (2)

Publication Number Publication Date
TW200937621A TW200937621A (en) 2009-09-01
TWI393247B true TWI393247B (zh) 2013-04-11

Family

ID=40797083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097150262A TWI393247B (zh) 2007-12-28 2008-12-23 具有深溝結構之半導體裝置

Country Status (4)

Country Link
US (1) US8049283B2 (zh)
JP (1) JP5229626B2 (zh)
KR (1) KR101035596B1 (zh)
TW (1) TWI393247B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698044B2 (en) 2011-12-01 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Localized carrier lifetime reduction
JP6154583B2 (ja) 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
JP6154582B2 (ja) 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US9076863B2 (en) 2013-07-17 2015-07-07 Texas Instruments Incorporated Semiconductor structure with a doped region between two deep trench isolation structures
CN104392961A (zh) * 2014-12-11 2015-03-04 中国电子科技集团公司第四十七研究所 一种cmos集成电路的制造方法
US10121779B2 (en) * 2016-12-13 2018-11-06 Globalfoundries Singapore Pte. Ltd. Integrated circuits with high current capacity and methods for producing the same
US10892360B2 (en) * 2017-11-27 2021-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with high voltage device
US11031303B1 (en) 2020-01-15 2021-06-08 Taiwan Semiconductor Manufacturing Company Limited Deep trench isolation structure and method of making the same
CN111725299B (zh) * 2020-07-14 2023-03-24 华虹半导体(无锡)有限公司 Soi晶体管及其制造方法
CN114068534A (zh) * 2021-11-15 2022-02-18 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW425692B (en) * 1996-12-13 2001-03-11 Hitachi Ltd Semiconductor integrated circuit apparatus and its fabrication method
JP2007115998A (ja) * 2005-10-21 2007-05-10 Seiko Epson Corp 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232739A (ja) * 1988-03-12 1989-09-18 Ricoh Co Ltd 半導体装置の製造方法
JP3400528B2 (ja) * 1994-04-01 2003-04-28 三菱電機株式会社 半導体装置およびその製造方法
JPH10229134A (ja) * 1996-12-13 1998-08-25 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6310385B1 (en) * 1997-01-16 2001-10-30 International Rectifier Corp. High band gap layer to isolate wells in high voltage power integrated circuits
KR100275500B1 (ko) * 1998-10-28 2000-12-15 정선종 집적화된 고전압 전력 소자 제조방법
JP3322239B2 (ja) * 1999-04-30 2002-09-09 日本電気株式会社 半導体装置の製造方法
US6140170A (en) * 1999-08-27 2000-10-31 Lucent Technologies Inc. Manufacture of complementary MOS and bipolar integrated circuits
US6222233B1 (en) * 1999-10-04 2001-04-24 Xemod, Inc. Lateral RF MOS device with improved drain structure
KR100652071B1 (ko) * 2000-12-29 2006-11-30 매그나칩 반도체 유한회사 반도체 소자
KR100402101B1 (ko) * 2001-06-23 2003-10-17 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US8253196B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
KR101035578B1 (ko) * 2005-02-21 2011-05-19 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP4541980B2 (ja) * 2005-06-27 2010-09-08 シャープ株式会社 半導体装置
CN101326640A (zh) * 2005-10-12 2008-12-17 斯平内克半导体股份有限公司 软差错率为零的cmos器件
KR101198938B1 (ko) * 2005-12-21 2012-11-07 매그나칩 반도체 유한회사 고전압 소자의 소자 분리 방법
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
US7411271B1 (en) * 2007-01-19 2008-08-12 Episil Technologies Inc. Complementary metal-oxide-semiconductor field effect transistor
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
US8125044B2 (en) * 2007-10-26 2012-02-28 Hvvi Semiconductors, Inc. Semiconductor structure having a unidirectional and a bidirectional device and method of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW425692B (en) * 1996-12-13 2001-03-11 Hitachi Ltd Semiconductor integrated circuit apparatus and its fabrication method
JP2007115998A (ja) * 2005-10-21 2007-05-10 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
US8049283B2 (en) 2011-11-01
KR101035596B1 (ko) 2011-05-19
JP2009164609A (ja) 2009-07-23
US20090166744A1 (en) 2009-07-02
TW200937621A (en) 2009-09-01
JP5229626B2 (ja) 2013-07-03
KR20090072286A (ko) 2009-07-02

Similar Documents

Publication Publication Date Title
TWI393247B (zh) 具有深溝結構之半導體裝置
TWI672815B (zh) 金氧半導體電晶體與形成閘極佈局圖的方法
US10777551B2 (en) Integrated semiconductor device and method for manufacturing the same
US8847332B2 (en) Laterally diffused metal oxide semiconductor device having halo or pocket implant region
KR101531882B1 (ko) 반도체 소자 및 그 제조 방법
KR20120127945A (ko) Ｌｄｍｏｓ 소자 제조 방법
US20170263764A1 (en) Semiconductor device capable of high-voltage operation
TWI455318B (zh) 高壓半導體裝置及其製造方法
US10256340B2 (en) High-voltage semiconductor device and method for manufacturing the same
US20100187606A1 (en) Semiconductor device that includes ldmos transistor and manufacturing method thereof
TWI634660B (zh) 高壓半導體裝置及其製造方法
KR100710194B1 (ko) 고전압 반도체소자의 제조방법
TWI587402B (zh) 高壓半導體裝置及其製造方法
KR100731062B1 (ko) 고전압 소자의 제조방법
JP2013251497A (ja) 半導体装置及びその製造方法
JP2017162920A (ja) 半導体装置及びその製造方法
JP2002270824A (ja) 半導体集積回路装置の製造方法
KR100731092B1 (ko) 고전압 반도체소자 및 그 제조방법
JP2011204938A (ja) 半導体装置およびその製造方法
US10103273B2 (en) Semiconductor structure
KR100982961B1 (ko) 반도체 소자의 제조 방법
JP2007258568A (ja) 半導体装置の製造方法
KR20050101615A (ko) 고전압 트랜지스터 제조방법
JP2002329728A (ja) 高耐圧トランジスタ、半導体装置および高耐圧トランジスタの製造方法
KR20050001835A (ko) Ｍｏｓ 트랜지스터 제조 방법