TWI392203B - 具有縮短停滯時間之電源轉換驅動電路及系統 - Google Patents

具有縮短停滯時間之電源轉換驅動電路及系統 Download PDF

Info

Publication number
TWI392203B
TWI392203B TW098124083A TW98124083A TWI392203B TW I392203 B TWI392203 B TW I392203B TW 098124083 A TW098124083 A TW 098124083A TW 98124083 A TW98124083 A TW 98124083A TW I392203 B TWI392203 B TW I392203B
Authority
TW
Taiwan
Prior art keywords
signal
switch
coupled
dead time
logic
Prior art date
Application number
TW098124083A
Other languages
English (en)
Other versions
TW201105014A (en
Inventor
Wei Wang
Chien Hung Kuo
Chun Chang
Original Assignee
Princeton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princeton Technology Corp filed Critical Princeton Technology Corp
Priority to TW098124083A priority Critical patent/TWI392203B/zh
Priority to US12/829,399 priority patent/US8324880B2/en
Publication of TW201105014A publication Critical patent/TW201105014A/zh
Application granted granted Critical
Publication of TWI392203B publication Critical patent/TWI392203B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

具有縮短停滯時間之電源轉換驅動電路及系統
本發明係有關一種電源轉換系統，更明確地說，係有關一種具有縮短停滯時間(dead-time)之功能之電源轉換系統。
於脈衝寬度/頻率調變(Pulse Width Modulation/Pulse Frequency Modulation,PWM/PFM)電路中，停滯時間的控制是相當重要的。於先前技術中，停滯時間產生器僅由邏輯閘構成，故所產生的停滯時間容易受製程/溫度變化而影響。若產生的停滯時間過短，則有可能造成輸出級的功率開關同時導通，產生大電流而過熱，進一步損毀功率開關。若停滯時間過長，會降低輸出級電路的工作效率。因此，在脈衝寬度/頻率調變電路的設計中，停滯時間需要適切地設計且不能有太大的變化。
本發明係提供一種具縮短停滯時間之電源轉換驅動電路。該電源轉換驅動電路包含一停滯時間偵測電路、一責任週期控制電路，以及一開關控制電路。該停滯時間偵測電路耦接於一功率開關組之一輸出端，用來偵測該功率開關組之該輸出端之一切換電壓，並據以產生一停滯時間偵測訊號。該功率開關組之該輸出端耦接於一電感性負載之一第一端。該電感性負載之一第二端提供一輸出電壓。該責任週期控制電路耦接於該電感性負載之該第二端，用來根據該輸出電壓，產生一設定/重置訊號。該開關控制電路用來根據該設定/重置訊號與該停滯時間偵測訊號，控制該功率開關組以離開一停滯狀態。
本發明另提供一種具有縮短停滯時間之電源轉換系統。該電源轉換系統包含一功率開關組、一停滯時間偵測電路、一責任週期控制電路，以及一開關控制電路。該功率開關組，耦合至一電感性負載，該功率開關組具有一第一功率開關以及一第二功率開關，根據一第一開關驅動訊號與一第二開關驅動訊號以控制該功率開關組離開一停滯狀態。該停滯時間偵測電路，耦接於該電感性負載之第一端，用來偵測該電感性負載之第一端之一切換電壓，並據以產生一停滯時間偵測訊號。該責任週期控制電路，耦接於該電感性負載之第二端，用來根據該電源轉換驅動系統之輸出電壓，產生一設定/重置訊號。該開關控制電路，用來根據該設定/重置訊號與該停滯時間偵測訊號，產生該第一開關驅動訊號與該第二開關驅動訊號。
有鑑於此，本發明提供一種電源轉換系統，可偵測電源轉換系統是否處於停滯狀態。當電源轉換系統處於停滯狀態時，可及時開啟對應的功率開關，以縮短停滯時間，來提升工作效率。
請參考第1圖，根據本發明之較佳實施例，為說明本發明之電源轉換系統100之示意圖。電源轉換系統100可設定操作於連續電流模式(Continuous Current Mode,CCM)或非連續電流模式(Discontinuous Current Mode,DCM)，以將一輸入電壓源VIN 轉換為一輸出電壓源VOUT 。電源轉換系統100包含一電源轉換驅動電路700、一功率開關組200、一電感性負載L，以及一輸出電容COUT 。功率開關組200包含功率開關Q1 與Q2 。於電源轉換系統100中，功率開關組200可視為一PWM/PFM電路。功率開關Q1 可為一P通道金氧半導體(P channel Metal Oxide Semiconductor,PMOS)電晶體，D1 係為功率開關Q1 之寄生二極體(parasitic diode)；功率開關Q2 可為一N通道金氧半導體(N channel Metal Oxide Semiconductor,NMOS)電晶體，D2 係為功率開關Q2 之寄生二極體。當功率開關Q1 導通而功率開關Q2 關閉時，輸入電壓源VIN 透過功率開關Q1 以及電感性負載L，對輸出電容COUT 充電，而使得輸出電壓VOUT 上升；當功率開關Q1 關閉而功率開關Q2 導通，電感性負載L之電壓極性反轉而使得輸出電壓VOUT 下降，其中於功率開關Q1 關閉時，電感性負載L透過功率開關Q2 以及寄生二極體D2 ，從電壓源VSS 汲取電流，以維持流經電感性負載L之電流，並將電流提供給輸出電容COUT ，來減緩輸出電壓VOUT 下降之速度。而於上述狀態下，電感性負載L係處於放電狀態。如此一來，藉由控制功率開關Q1 與Q2 之導通/關閉，可反覆地使輸出電壓VOUT 上升/下降，以使輸出電壓VOUT 維持在一預定電位。
電源轉換驅動電路700用來根據輸出電壓VOUT 與功率開關組200之輸出端O上之切換電壓VS ，來控制功率開關Q1 與Q2 導通/關閉。此外，為了避免功率開關Q1 與Q2 同時開啟，電源轉換驅動電路700會以一預定時間將功率開關Q1 與Q2 同時關閉，而讓功率開關組200(PWM/PFM電路)進入停滯狀態(意即功率開關組200處於停滯時間)。舉例而言，當功率開關Q1 關閉而功率開關Q2 未能及時開啟時，上述電路將進入停滯狀態。此時，由於電感性負載的電流連續特性，電感性負載L會產生反電動勢而使功率開關組200之輸出端O上之切換電壓VS 之電位小於電壓源VSS ，而使功率開關Q2 的寄生二極體D2 導通，產生電流放電路徑。
電源轉換驅動電路700包含一責任週期控制電路300、一停滯時間偵測電路400、一開關控制電路500以及一分壓電路600。
分壓電路600用來將輸出電壓VOUT 分壓以產生一回授電壓VFB ，其包含兩回授電阻RFB1 與RFB2 。
責任週期控制電路300包含一責任週期控制器310以及一反相器INV1 。當責任週期控制電路300偵測到回授電壓VFB 過高而要降低輸出電壓VOUT 時，責任週期控制器310輸出代表「降低」(低電位)之責任週期控制訊號SDUTY ，以使反相器INV1 產生代表「重置」(高電位)之設定/重置訊號SS/R ；當責任週期控制電路300偵測到回授電壓VFB 過低而要升高輸出電壓VOUT 時，責任週期控制器310輸出代表「升高」(高電位)之責任週期控制訊號SDUTY ，以使反相器INV1 產生代表「設定」(低電位)之設定/重置訊號SS/R 。
停滯時間電路400用來根據功率開關組200之輸出端O上之一切換電壓VS ，產生一停滯時間偵測訊號SDN 。
開關控制電路500用來根據設定/重置訊號SS/R 與停滯時間偵測訊號SDN ，產生開關驅動訊號SSWD1 與SSWD2 ，以分別控制功率開關組200中之功率開關Q1 與Q2 開啟/關閉。開關控制電路500包含一閂鎖器電路510、一邏輯運算模組520，以及一緩衝電路530。閂鎖器電路510包含一R型閂鎖器511與一S型閂鎖器512。邏輯運算模組520包含邏輯運算電路521與522。緩衝電路530包含緩衝器531與532。
R型閂鎖器511用來根據邏輯訊號SH 、設定/重置訊號SS/R ，以及停滯時間偵測訊號SDN ，輸出一控制訊號SC1 。R型閂鎖器511包含一輸入端I、一重置端R、一時脈控制端CLK，以及一輸出端O。R閂鎖器之511之輸入端I所接收之邏輯訊號SH 恆代表邏輯「1」(高電位)。R閂鎖器511之重置端R用來接收設定/重置訊號SS/R ；R閂鎖器511之時脈控制端CLK用來接收停滯時間偵測訊號SDN ；R閂鎖器511之輸出端O，用來輸出控制訊號SC1 。R型閂鎖器511係為一具有清除(重置)功能之栓鎖器。意即當R型閂鎖器511之重置端接收到高電位之訊號時，R型閂鎖器511所輸出之控制訊號SC1 之邏輯會被清除(重置)為邏輯「0」(低電位)。當設定/重置訊號SS/R 代表「重置」時，控制訊號SC1 代表邏輯「0」(低電位)；當設定/重置訊號SS/R 代表「設定」，且停滯時間偵測訊號SDN 代表「關閉」時，控制訊號SC1 保持之前所輸出之邏輯；當設定/重置訊號SS/R 代表「設定」，且停滯時間偵測訊號SDN 代表「開啟」時，控制訊號SC1 改變為邏輯「1」。
S型閂鎖器512用來根據邏輯訊號SL 、設定/重置訊號SS/R ，以及停滯時間偵測訊號SDN ，輸出一控制訊號SC2 。S型閂鎖器512包含一輸入端I、一設定端S、一時脈控制端CLK，以及一輸出端O。S型閂鎖器之512之輸入端I所接收之邏輯訊號SL 恆代表邏輯「0」(低電位)。S型閂鎖器512之設定端S用來接收設定/重置訊號SS/R ；S型閂鎖器512之時脈控制端CLK用來接收停滯時間偵測訊號SDN ；S型閂鎖器512之輸出端O用來輸出控制訊號SC2 。S型閂鎖器512係為一具有設定功能之栓鎖器。意即當S型閂鎖器512之設定端接收到低電位之訊號時，S型閂鎖器512所輸出之控制訊號SC2 之邏輯會被設定為邏輯「1」(高電位)。當設定/重置訊號SS/R 代表「設定」時，控制訊號SC2 代表邏輯「1」(高電位)；當設定/重置訊號SS/R 代表「重置」，且停滯時間偵測訊號SDN 代表「關閉」時，控制訊號SC1 保持之前所輸出之邏輯；當設定/重置訊號SS/R 代表「重置」，且停滯時間偵測訊號SDN 代表「開啟」時，控制訊號SC2 改變為邏輯「0」。
邏輯運算電路521包含一反或閘(NOR gate)NOR1 ，以及一或閘(OR gate)OR1 。當控制訊號SC1 代表邏輯「1」時，或閘OR1 輸出代表邏輯「1」之開關訊號SSW1 ；當控制訊號SC1 代表邏輯「0」時，或閘OR1 之輸出訊號係取決於反或閘NOR1 之輸出訊號。若設定/重置訊號SS/R 代表「設定」(低電位)且開關驅動訊號SSWD2 代表「關閉」(低電位)時，反或閘NOR1 輸出之訊號為高電位。此時，邏輯運算電路521輸出代表邏輯「1」開關訊號SSW1 ；否則若設定/重置訊號SS/R 代表「重置」(高電位)或開關驅動訊號SSWD2 代表「開啟」(高電位)時，反或閘NOR1 輸出之訊號為低電位。此時，邏輯運算電路521輸出代表邏輯「0」開關訊號SSW1 。
邏輯運算電路522包含一反及閘(NAND gate)NAND1 ，以及一及閘(AND gate)AND1 。當控制訊號SC2 代表邏輯「0」時，及閘AND1 輸出代表邏輯「0」之開關訊號SSW2 ；當控制訊號SC2 代表邏輯「1」時，及閘AND1 之輸出訊號係取決於反及閘NAND1 之輸出訊號。若設定/重置訊號SS/R 代表「重置」(高電位)且開關驅動訊號SSWD1 代表「關閉」(高電位)時，反及閘NAND1 輸出之訊號為低電位。此時，邏輯運算電路522輸出代表邏輯「0」開關訊號SSW1 ；否則若設定/重置訊號SS/R 代表「設定」(低電位)或開關驅動訊號SSWD2 代表「開啟」(低電位)時，反及閘NAND1 輸出之訊號為高電位。此時，邏輯運算電路522輸出代表邏輯「1」開關訊號SSW2 。
緩衝器531與532分別用來根據開關訊號SSW1 與SSW2 ，以產生開關驅動訊號SSWD1 與SSWD2 。當開關訊號SSW1 代表邏輯「1」時，開關驅動訊號SSWD1 代表「開啟」。此時，開關驅動訊號SSWD1 為低電位，使得功率開關Q1 導通；當開關訊號SSW1 代表邏輯「0」時，開關驅動訊號SSWD1 代表「關閉」。此時，開關驅動訊號SSWD1 為高電位，使得功率開關Q1 關閉。當開關訊號SSW2 代表邏輯「1」時，開關驅動訊號SSWD2 代表「關閉」。此時，開關驅動訊號SSWD2 為高電位，使得功率開關Q2 導通；當開關訊號SSW2 代表邏輯「0」時，開關驅動訊號SSWD2 代表「開啟」。此時，開關驅動訊號SSWD2 為低電位，使得功率開關Q2 關閉。
由於當設定/重置訊號SS/R 代表「重置」(高電位)時，R型閂鎖器511之輸出代表邏輯「0」(低電位)之控制訊號SC1 ，且反或閘NOR1 所輸出之訊號也為低電位，而使得或閘OR1 輸出代表邏輯「0」之開關訊號SSW1 。如此一來，緩衝器531會據以產生代表「關閉」(高電位)之開關驅動訊號SSWD1 ，而使功率開關Q1 關閉；反之，當設定/重置訊號SS/R 代表「設定」(低電位)時，S型閂鎖器512之輸出代表邏輯「1」(高電位)之控制訊號SC2 ，且反及閘NAND1 所輸出之訊號也為高電位，而使得及閘AND1 輸出代表邏輯「1」之開關訊號SSW2 。如此一來，緩衝器532會據以產生代表「關閉」(低電位)之開關驅動訊號SSWD2 ，而使功率開關Q2 關閉。因此，藉由控制設定/重置訊號SS/R ，可控制功率開關Q1 或Q2 關閉。如此一來，責任週期控制電路300可藉由回授電壓VFB ，偵測輸出電壓VOUT 之大小，以決定設定/重置訊號SS/R 為「設定」或「重置」，來透過開關控制電路500，控制功率開關Q1 或Q2 之「開啟」或「關閉」。
停滯時間偵測電路400用來偵測位於功率開關組200之輸出端O(電感性負載L之第一端1)上之切換電壓VS ，並據以產生停滯時間偵測訊號SDN 。舉例而言，設電源轉換系統100操作於連續電流模式。當功率開關Q1 與Q2 皆為關閉時，此時功率開關組200處於停滯狀態，意即電感性負載L之電壓極性反轉，進入放電狀態，且電感性負載L透過功率開關Q2 之寄生二極體D2 從電壓源VSS 汲取電流。因此，切換電壓VS 之電位為電壓源VSS (例0伏特)減去寄生二極體D2 之順向電壓VD1 (約為0.7伏特)。因此，停滯時間偵測電路400會輸出代表「開啟」(高電位)之停滯時間偵測訊號SDN ；反之當切換電壓VS 之電位高於(VSS -VD2 )時，代表功率開關組400未進入停滯狀態(功率開關Q1 或Q2 其中之一為開啟)。此時，停滯時間偵測電路400輸出代表「關閉」(低電位)之停滯時間偵測訊號SDN 。
由於當停滯時間偵測訊號SDN 代表「開啟」時，若此時設定/重置訊號代表「重置」，則S型反相器512會輸出代表邏輯「0」之控制訊號SC2 。如此一來，及閘AND1 會輸出代表邏輯「0」之開關訊號SSW2 ，而使緩衝器532據以輸出代表「開啟」之開關驅動訊號SSWD2 ，以開啟功率開關Q2 ；反之，若此時設定/重置訊號代表「設定」，則R型反相器511會輸出代表邏輯「1」之控制訊號SC1 。如此一來，OR閘OR1 會輸出代表邏輯「1」之開關訊號SSW1 ，而使緩衝器531據以輸出代表「開啟」之開關驅動訊號SSWD1 ，以開啟功率開關Q1 。
當設定/重置訊號SS/R 代表「重置」時，若停滯時間偵測訊號SDN 從「開啟」變為「關閉」，R型反相器511仍輸出代表邏輯「0」之控制訊號SC1 ，而且S型反相器512所輸出之控制訊號SC2 維持不變。因此，當停滯時間偵測訊號SDN 從「開啟」變為「關閉」時，開關驅動訊號SSWD1 與SSWD2 皆維持不變；當設定/重置訊號SS/R 代表「設定」時，若停滯時間偵測訊號SDN 從「開啟」變為「關閉」，S型反相器512仍輸出代表邏輯「1」之控制訊號SC2 ，而且R型反相器511所輸出之控制訊號SC1 維持不變。因此，當停滯時間偵測訊號SDN 從「開啟」變為「關閉」時，開關驅動訊號SSWD1 與SSWD2 皆維持不變。也就是說，當停滯時間偵測訊號SDN 從「開啟」變為「關閉」時，功率開關Q1 與Q2 之開啟/關閉狀態會維持不變。
此外，若設定電源轉換系統100操作於非連續電流模式。當功率開關Q2 維持關閉且功率開關Q1 從導通變成關閉，而使功率開關組200處於停滯狀態時，電感性負載L仍會透過功率開關Q2 之寄生二極體D2 從電壓源VSS 汲取電流。因此，切換電壓VS 之電位為電壓源VSS (0伏特)減去寄生二極體D2 之順向電壓VD1 (約為0.7伏特)。因此，停滯時間偵測電路400會輸出代表「開啟」(高電位)之停滯時間偵測訊號SDN 而及時開啟功率開關Q2 ，以讓功率開關組200離開停滯狀態。然而，當功率開關Q1 為關閉且功率開關Q2 從導通變成關閉，而使功率開關組200處於停滯狀態時，由於此時電源轉換系統100操作在非連續電流模式，因此流經電感性負載L之電流之大小已降為零。此時，電感性負載L不會再透過功率開關Q2 之寄生二極體D2 從電壓源VSS 汲取電流。如此，切換電壓VS 之電位便會高於(VSS -VD2 )。換句話說，此時停滯時間偵測電路400將仍輸出代表「關閉」(低電位)之停滯時間偵測訊號SDN ，因此無法正確偵測功率開關組200的狀態。然而，當功率開關Q1 維持關閉且功率開關Q2 從導通變成關閉時，表示開關驅動訊號SSWD2 從「開啟」(高電位)變成「關閉」(低電位)且此時設定/重置訊號SS/R 代表「設定」(低電位)。此時，邏輯運算模組520之邏輯運算電路522之反或閘NOR1 之輸出訊號取決於開關驅動訊號SSWD2 。由於開關驅動訊號SSWD2 之從「開啟」(高電位)變成「關閉」(低電位)時，因此反或閘NOR1 會輸出高電位之訊號。更明確地說，藉由設計反或閘NOR1 之轉態點之電壓，當開關驅動訊號SSWD2 是否小於功率開關Q2 之臨界電壓(threshold voltage)VT2 時，反或閘NOR1 可判斷開關驅動訊號SsWD2 已從高電位變成低電位且功率開關Q2 已經關閉。因此反或閘NOR1 會輸出高電位之訊號，而使得邏輯運算電路522輸出代表邏輯「1」之開關訊號SSW1 ，以使緩衝器530輸出代表「開啟」之開關驅動訊號SSWD1 ，來導通功率開關Q1 ，讓功率開關組200離開停滯狀態。
綜上所述，於本發明之電源轉換系統100中，開關控制電路500可藉由分壓電路600偵測輸出電壓VOUT ，並透過責任週期控制電路300控制設定/重置訊號SS/R ，以控制功率開關組200中之功率開關Q1 或Q2 關閉。若本發明之電源轉換系統100操作於連續電流模式，則當功率開關組200進入停滯狀態，停滯時間偵測電路400會偵測到功率開關組200處於停滯狀態，而輸出代表「開啟」之停滯時間偵測訊號SDN 。如此一來，開關控制電路500會由於停滯時間偵測訊號SDN 表示「開啟」，及時開啟所需的功率開關(如功率開關Q2 )。此外，若本發明之電源轉換系統100操作於非連續電流模式，當功率開關Q2 維持關閉且功率開關Q1 從導通變成關閉時，停滯時間偵測電路400仍可偵測到功率開關組200處於停滯狀態，而透過開關控制電路500及時開啟功率開關Q2 ；反之，當功率開關Q1 維持關閉且功率開關Q2 從導通變成關閉時，邏輯運算模組520之邏輯運算電路522可藉由偵測開關驅動訊號SSWD2 小於功率開關Q2 之臨界電壓VT (意即功率開關Q2 已經關閉)，而輸出代表邏輯「1」之開關訊號SSW1 ，使得緩衝器530輸出代表「開啟」之開關驅動訊號SSWD1 ，來導通功率開關Q1 ，以讓功率開關組200離開停滯狀態。如此一來，無論電源轉換系統100操作於連續電流模式或非連續電流模式，藉由停滯時間偵測電路400偵測切換電壓VS 之變化與邏輯運算模組520偵測開關驅動訊號SSWD1 之變化，可判斷出功率開關組200處於停滯狀態，而使開關控制電路500及時開啟所需的功率開關以讓功率開關組200離開停滯狀態，如此便能縮短停滯時間，進而提升工作效率。
請參考第2圖，停滯時間偵測電路400包含一電晶體Q3 、二電阻RXN 與RL ，以及一波形修整器410。電晶體Q3 可為一NMOS電晶體。電晶體Q3 之源極耦接於停滯時間偵測電路400之輸入端I(功率開關組200之輸出端O)，用來接收切換電壓VS ；電晶體Q3 之汲極耦接於電阻RXN ，用來產生前級停滯時間偵測訊號SDNP ；電晶體Q3 之閘極用來接收一閘極控制電壓VG_BIASN 。電阻RXN 耦接於電晶體Q3 之汲極與電壓源VDD 之間，用來於電晶體Q3 未產生表示「開啟」的前級停滯時間偵測訊號SDNP 時，透過電壓源VDD ，來維持前級停滯時間偵測訊號SDNP 之電位。電阻RL 耦接於電晶體Q3 之源極與功率開關組200之輸出端O之間，用來作為一限流電阻。波形修整器410耦接於電晶體Q3 之汲極與停滯時間偵測電路400之輸出端O之間，用來修整前級停滯時間偵測訊號SDNP 之波形，以輸出停滯時間偵測訊號SDN 。波形修整器410可以一反相器INVN 來實施。此外，設限流電阻RL 及功率開關上的壓降可以忽略，則閘極控制電壓VG_BIASN 之大小設計如下式：(VSS +VT3 )>VG_BIASN >VT3 +(VSS -VD2 )...(1)；其中VT3 表示電晶體Q3 之臨界電壓(threshold voltage)、VD2 代表當寄生二極體D2 導通時之順向電壓。停滯時間偵測電路400之運作原理說明如下。
當切換電壓VS 高於電壓(VSS -VD2 )時，電晶體Q3 之閘極-源極電壓VGS3 為[VT3 +(VSS -VD2 )-VS ]，此時的閘極-源極電壓VGS3 並未大於電晶體Q3 之臨界電壓VT3 ，而使得電晶體Q3 不導通。如此一來，前級停滯時間偵測訊號SDNP 透過電阻RXN ，被電壓源VDD 提升至高電位VDD ；反相器INVN 將前級停滯時間偵測訊號SDNP 反相，以輸出代表「關閉」之停滯時間偵測訊號SDN ，且此時的停滯時間偵測訊號SDN 為低電位。當切換電壓VS 等/低於電壓(VSS -VD2 )，表示功率開關組200處於停滯狀態(功率開關Q1 與Q2 皆為關閉)，且電感性負載L處於放電狀態。此時電晶體Q3 之閘極-源極電壓VGS3 為[VT3 +(VSS -VD2 )-VS ]，此時的閘極-源極電壓VGS3 會大於電晶體Q3 之臨界電壓VT3 ，而使得電晶體Q3 導通。如此一來，前級停滯時間偵測訊號SDNP 透過電晶體Q3 拉低至低電位；反相器INVN 將前級停滯時間偵測訊號SDNP 反相，以輸出代表「開啟」之停滯時間偵測訊號SDN ，且此時停滯時間偵測訊號SDN 為高電位。
以下設定功率開關Q1 從導通變為且功率開關Q2 維持關閉，以更進一步地說明停滯時間偵測電路400之工作原理。
請參考第3圖，為說明當功率開關Q1 導通且功率開關Q2 關閉時，流過電源轉換系統100之電感性負載L之電流之示意圖。此時，開關驅動訊號SSWD1 代表「開啟」(低電位)，而開關驅動訊號SSWD2 代表「關閉」(低電位)，輸入電壓源VIN 透過功率開關Q1 與電感性負載L，對輸出電容COUT 充電，而使輸出電壓VOUT 上升。切換電壓VS 之電位之值係介於輸入電壓VIN 與輸出電壓VOUT 之間。因此，切換電壓VS 之電位之值係高於(VSS -VD2 )，而使得停滯時間偵測電路400所輸出之停滯時間偵測訊號SDN 代表「關閉」。
請參考第4圖，為說明當第3圖中之功率開關Q1 從導通被切換為關閉之示意圖。此時，設定/重置訊號SS/R 代表「重置」(高電位)，而控制開關驅動訊號SSWD1 代表「關閉」(高電位)。電感性負載L之電壓極性反轉，且電感性負載L透過功率開關Q2 之寄生二極體D2 ，從電壓源VSS 汲取電流ILD2 ，以維持流經電感性負載L之電流不變，且功率開關組200處於停滯狀態。此時，切換電壓VS 之電位係為電壓VSS (0伏特)減去寄生二極體D2 之順向電壓VD2 (約為0.7伏特)。因此切換電壓VS 之電位約為-0.7伏特。由於當切換電壓VS 之電位等於(VSS -VD2 )時，停滯時間偵測訊號SDN 代表「開啟」。因此，S型閂鎖器512根據代表「開啟」之停滯時間偵測訊號SDN 與代表「重置」之設定/重置訊號SS/R ，以產生代表邏輯「0」之控制訊號SC1 ，及閘AND1 會輸出代表邏輯「0」之開關訊號SSW2 ，以使緩衝器532產生代表「開啟」(高電位)之開關驅動訊號SSWD2 ，來開啟功率開關Q2 。當功率開關Q2 導通時，電感性負載L可透過功率開關Q2 從電壓源VSS 汲取電流ILQ2 。此時，寄生二極體D2 之順向電壓VD2 會與功率開關Q2 之源極-汲極電壓VGD2 相同(約為0.2伏特)。因此，切換電壓VS 會升高變成(VSS -VGD2 )，而使停滯時間偵測訊號SDN 變成「關閉」。此時，功率開關Q1 與Q2 之開啟/關閉狀態會維持不變。
請參考第5圖。第5圖係為說明當功率開關Q1 從導通(第3圖)變成關閉(第4圖)時，切換電壓VS 之電位變化之示意圖。首先，功率開關Q1 導通且功率開關Q2 關閉。切換電壓VS 介於輸入電壓VIN 與輸出電壓VOUT 之間。此時，切換電壓VL 高於電壓(VSS -VD2 )，使得停滯時間偵測電路400之電晶體Q3 關閉。因此，停滯時間偵測電路400所輸出之停滯時間偵測訊號SDN 代表「關閉」(低電位)。當功率開關Q1 關閉時，電感性負載L透過功率開關Q2 之寄生二極體D2 從電壓源VSS 汲取電流ILD2 。此時，切換電壓VS 等於(VSS -VD2 )，使得停滯時間偵測電路400之電晶體Q3 導通。因此，停滯時間偵測電路400所輸出之停滯時間偵測訊號SDN 代表「開啟」(高電位)。當停滯時間偵測訊號SDN 代表「開啟」時，S型閂鎖器512根據代表「開啟」之停滯時間偵測訊號SDN 與代表「重置」之設定/重置訊號SS/R ，以透過及閘AND1 與緩衝器532，來開啟功率開關Q2 。此時，電感性負載L透過功率開關Q2 從電壓源VSS 汲取電流ILQ2 。寄生二極體D2 之順向電壓VD2 會與功率開關Q2 之源極-汲極電壓VGD2 相同(約為0.2伏特)。因此，切換電壓VS 會升高變成(VSS -VGD2 )，而使停滯時間偵測訊號SDN 變成「關閉」。
請參考第6圖，R型閂鎖器511包含三反相器INV2 、INV3 及INV4 、一開關SW1 、一反相開關SWN1 ，以及一NOR閘NOR2 。R型閂鎖器511中之各元件之耦接關係與其真值表如第6圖所示。R型閂鎖器511之運作原理係為業界所習知，故不再贅述。
請參考第7圖，S型閂鎖器512包含三反相器INV5 、INV6 及INV7 、一開關SW2 、一反相開關SWN2 ，以及一反及閘NAND2 。S閂鎖器512中之各元件之耦接關係與其真值表如第7圖所示。S型閂鎖器512之運作原理係為業界所習知，故不再贅述。
請參考第8圖。第8圖係為說明本發明之中之緩衝器800之示意圖。緩衝器800可作為緩衝電路530中之緩衝器531或532。緩衝器800包含N個串接的反相器INVC1 ~INVCN ，且N係代表一奇數。每個反相器係為一互補式金氧半導體(Complementary Metal Oxide Semiconductor,CMOS)電晶體，包含一PMOS電晶體與一NMOS電晶體，而緩衝器800中的每組CMOS電晶體之長寬比係依序變大，如此便能達成緩衝的功能。輸入緩衝器800之訊號會經過N個反相器INVC1 ~INVCN 之N次反相。由於N為奇數，因此緩衝器800之輸出訊號之邏輯係與緩衝器800之輸入訊號反相。
綜上所述，本發明所提供之電源轉換系統，無論操作於連續電流模式或非連續電流模式，皆可藉由停滯時間偵測電路偵測切換電壓之變化與邏輯運算模組偵測開關驅動訊號之變化，以判斷功率開關組是否處於停滯狀態。當功率開關組處於停滯狀態時，停滯時間偵測電路或邏輯運算模組會控制開關控制電路，以輸出對應的控制訊號，來開啟功率開關組中的功率開關，進而使功率開關組離開停滯狀態。如此一來，可縮短功率開關組之停滯時間，以提高工作效率，提供給使用者更大的便利性。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1、2．．．端點
100．．．電源轉換系統
200．．．功率開關組
300．．．責任週期控制電路
310．．．責任週期控制器
400．．．停滯時間偵測電路
410．．．波形修整器
500．．．開關控制電路
510．．．閂鎖器電路
511．．．R型閂鎖器
512．．．S型閂鎖器
520．．．邏輯運算模組
521、522．．．邏輯運算電路
530．．．緩衝電路
531、532、800．．．緩衝器
600．．．分壓電路
700．．．電源轉換驅動電路
AND1 ．．．及閘
C．．．控制端
CLK．．．時脈控制端
COUT ．．．輸出電容
D1 、D2 ．．．寄生二極體
I．．．輸入端
IL 、ILQ1 、ILQ2 、ILD2 ．．．電流
INV1 ~INV7 、INVN 、INVC1 ~INVCN ．．．反相器
L．．．電感性負載
NAND1 、NAND1 ．．．反及閘
NOR1 、NOR2 ．．．反或閘
O．．．輸出端
OR1 ．．．或閘
Q1 、Q2 ．．．功率開關
Q3 ．．．電晶體
R．．．重置端
RFB1 、RFB2 ．．．回授電阻
RXN 、RL ．．．電阻
S．．．設定端
SC1 、SC2 ．．．控制訊號
SDN ．．．停滯時間偵測訊號
SDNP ．．．前級停滯時間偵測訊號
SDUTY ．．．責任週期控制訊號
SH 、SL ．．．邏輯訊號
SS/R ．．．設定/重置訊號
SSW1 、SSW2 ．．．開關訊號
SSWD1 、SSWD2 ．．．開關驅動訊號
SW1 、SW2 ．．．開關
SWN1 、SWN2 ．．．反相開關
VDD 、VSS ．．．電壓源
VFB ．．．回授電壓
VG_BIASN ．．．閘極控制電壓
VIN ．．．輸入電壓
VS ．．．切換電壓
VOUT ．．．輸出電壓
第1圖係為說明本發明之電源轉換系統之示意圖。
第2圖係為說明本發明之停滯時間偵測電路之一實施例之示意圖。
第3圖係為說明當一第一功率開關導通且一第二功率開關關閉時，流過電源轉換系統之電感性負載之電流之示意圖。
第4圖係為說明當第3圖中之一第一功率開關從導通被切換為關閉之示意圖。
第5圖係為說明當一第一功率開關從導通變成關閉時之切換電壓之電位變化之示意圖。
第6圖係為說明本發明之R型閂鎖器之一實施例與其真值表之示意圖。
第7圖係為說明本發明之S型閂鎖器之一實施例與其真值表之示意圖。
第8圖係為說明本發明之中之緩衝器之示意圖。
1、2．．．端點
100．．．電源轉換系統
200．．．功率開關組
300．．．責任週期控制電路
310．．．責任週期控制器
400．．．停滯時間偵測電路
500．．．開關控制電路
510．．．閂鎖器電路
511．．．R型閂鎖器
512．．．S型閂鎖器
520．．．邏輯運算模組
521、522．．．邏輯運算電路
530．．．緩衝電路
531、532．．．緩衝器
600．．．分壓電路
700．．．電源轉換驅動電路
AND1 ．．．及閘
C．．．控制端
CLK．．．時脈控制端
COUT ．．．輸出電容
D1 、D2 ．．．寄生二極體
I．．．輸入端
IL ．．．電流
INV1 ．．．反相器
L．．．電感性負載
NAND1 ．．．反及閘
NOR1 ．．．反或閘
O．．．輸出端
OR1 ．．．或閘
Q1 、Q2 ．．．功率開關
R．．．重置端
RFB1 、RFB2 ．．．回授電阻
S．．．設定端
SC1 、SC2 ．．．控制訊號
SDN ．．．停滯時間偵測訊號
SDUTY ．．．責任週期控制訊號
SH 、SL ．．．邏輯訊號
SS/R ．．．設定/重置訊號
SSW1 、SSW2 ．．．開關訊號
SSWD1 、SSWD2 ．．．開關驅動訊號
VFB ．．．回授電壓
VIN ．．．輸入電壓
VS ．．．切換電壓
VSS ．．．電壓源
VOUT ．．．輸出電壓

Claims (16)

  1. 一種具縮短停滯時間(dead-time)之電源轉換驅動電路，包含：一停滯時間偵測電路，耦接於一功率開關組之一輸出端，用來偵測該功率開關組之該輸出端之一切換電壓，並據以產生一停滯時間偵測訊號；其中該功率開關組之該輸出端耦接於一電感性負載之一第一端；其中該電感性負載之一第二端提供一輸出電壓；其中該功率開關組包含：一第一功率開關，包含：一第一端，耦接於一第一電壓源；一第二端，耦接於該功率開關組之該輸出端；以及一控制端，用來接收一第一開關驅動訊號；其中當該第一開關驅動訊號表示開啟時，該第一功率開關之導通；以及一第二功率開關，包含：一第一端，耦接於一第二電壓源；一第二端，耦接於該功率開關組之該輸出端；以及一控制端，用來接收一第二開關驅動訊號；其中當該第二開關驅動訊號表示開啟時，該第二功率開關導通；一責任週期控制電路，耦接於該電感性負載之該第二端，用來根 據該輸出電壓，產生一設定/重置訊號；以及一開關控制電路，用來根據該設定/重置訊號與該停滯時間偵測訊號，控制該功率開關組以離開一停滯狀態，其中該開關控制電路包含：一閂鎖器電路，包括：一第一閂鎖器，用來根據一第一邏輯訊號、該設定/重置訊號、該停滯時間偵測訊號，產生一第一控制訊號；其中該第一邏輯訊號係為一第一預定邏輯；以及一第二閂鎖器，用來根據一第二邏輯訊號、該設定/重置訊號、該停滯時間偵測訊號，輸出一第二控制訊號；其中該第二邏輯訊號係為一第二預定邏輯；一邏輯運算模組，包括：一第一邏輯運算電路，用來根據該設定/重置訊號、該第一控制訊號與該第二開關驅動訊號，產生一第一開關訊號；以及一第二邏輯運算電路，用來根據該設定/重置訊號、該第二控制訊號與該第一開關驅動訊號，產生一第二開關訊號；以及一緩衝電路，包括：一第一緩衝器，用來根據該第一開關訊號，產生該第一開關驅動訊號；以及一第二緩衝器，用來根據該第二開關訊號，產生該第二開關驅動訊號； 其中該第一預定邏輯與該第二預定邏輯係為相異。
  2. 如請求項1所述之電源轉換驅動電路，其中該第一閂鎖器包含：一輸入端，用來接收該第一邏輯訊號；一重置端，用來接收該設定/重置訊號；一時脈控制端，用來接收該停滯時間偵測訊號；以及一輸出端，用來輸出該第一控制訊號；其中當該設定/重置訊號代表重置時，該第一控制訊號代表該第二預定邏輯；其中當該設定/重置訊號代表設定，且該停滯時間偵測訊號代表關閉時，該第一控制訊號維持不變；其中當該設定/重置訊號代表設定，且該停滯時間偵測訊號代表開啟時，該第一控制訊號代表該第一預定邏輯。
  3. 如請求項2所述之電源轉換驅動電路，其中該第一閂鎖器包含：一第一反相器，該第一反相器之輸入端，耦接於該第一閂鎖器之該輸入端，用來接收該第一邏輯訊號；一第一開關，該第一開關之第一端，耦接於該第一反相器之輸出端，該第一開關之控制端，耦接於該第一閂鎖器之該時脈控制端，以接收該停滯時間偵測訊號，其中當該停滯時間偵測訊號代表開啟時，該第一開關導通；一第二反相器，該第二反相器之輸入端，耦接於該第一開關之控制端，用來接收該停滯時間偵測訊號； 一第一反相開關，該第一反相開關之第一端，耦接於該第一開關之第二端，該第一反相開關之控制端，耦接於該第二反相器之輸出端，其中當該停滯時間偵測訊號代表關閉時，該第一反相開關導通；一第一邏輯閘，該第一邏輯閘之第一輸入端，耦接於該第一開關之第二端與該第一反相開關之第一端，該第一邏輯閘之第二輸入端，耦接於該第一閂鎖器之該重置端，以接收該設定/重置訊號，該第一邏輯閘之輸出端，耦接於該第一閂鎖器之該輸出端，以輸出該第一控制訊號；以及一第三反相器，該第三反相器之輸入端，耦接於該第一邏輯閘之輸出端，用來接收該第一控制訊號，該第三反相器之輸出端，耦接於該第一反相開關之該第二端；其中該第一邏輯閘係為一反或閘(NOR gate)，用來對該第一邏輯閘之第一輸入端與第二輸入端上之訊號進行反或運算，以產生該第一控制訊號。
  4. 如請求項1所述之電源轉換驅動電路，其中該第二閂鎖器包含：一輸入端，用來接收該第二邏輯訊號；一設定端，用來接收該設定/重置訊號；一時脈控制端，用來接收該停滯時間偵測訊號；以及一輸出端，用來輸出該第二控制訊號；其中當該設定/重置訊號代表設定時，該第二控制訊號代表該第一預定邏輯； 其中當該設定/重置訊號代表重置，且該停滯時間偵測訊號代表關閉時，該第二控制訊號係維持不變；其中當該設定/重置訊號代表重置，且該停滯時間偵測訊號代表開啟時，該第二控制訊號代表該第二預定邏輯。
  5. 如請求項4所述之電源轉換驅動電路，其中該第二閂鎖器包含：一第四反相器，該第四反相器之輸入端，耦接於該第二閂鎖器之該輸入端，以接該第二邏輯訊號；一第二開關，該第二開關之第一端，耦接於該第四反相器之輸出端；該第二開關之控制端，耦接於該第二閂鎖器之該時脈控制端，以接收該停滯時間偵測訊號，其中當該停滯時間偵測訊號代表開啟時，該第二開關導通；一第五反相器，該第五反相器之輸入端，耦接於該第二開關之控制端，用來接收該停滯時間偵測訊號；一第二反相開關，該第二反相開關之第一端，耦接於該第二開關之第二端，該第二反相開關之控制端，耦接於該第五反相器之輸出端；其中當該停滯時間偵測訊號代表關閉時，該第二反相開關導通；一第二邏輯閘，該第二邏輯閘之第一輸入端，耦接於該第二開關之第二端與該第二反相開關之第一端，該第二邏輯閘之第二輸入端，耦接於該第二閂鎖器之該設定端，以接收該設定/重置訊號，該第二邏輯閘之輸出端，耦接於該第二閂鎖器之 該輸出端，以輸出該第二控制訊號，其中該第二邏輯閘係為一反及閘(NAND gate)；以及一第六反相器，該第六反相器之輸入端，耦接於該第二邏輯閘之輸出端，用來接收該第二控制訊號，該第六反相器之輸出端，耦接於該第二反相開關之第二端。
  6. 如請求項1所述之電源轉換驅動電路，其中該第一緩衝器包含N個串接的第七反相器，用來接收該第一開關訊號並據以輸出該第一開關驅動訊號；該第二緩衝器包含N個串接的第八反相器，用來接收該第二開關訊號並據以輸出該第二開關驅動訊號；其中N為一奇數。
  7. 如請求項1所述之電源轉換驅動電路，另包含：一分壓電路，耦接於該電感性負載之該第二端與該第二電壓源之間，用來根據該輸出電壓，以產生一回授電壓；其中該回授電壓係提供給該責任週期控制電路，以產生該設定/重置訊號。
  8. 如請求項7所述之電源轉換驅動電路，其中該責任週期控制電路包含：一責任週期控制器，用來根據該回授電壓，以輸出該一責任週期訊號；以及一第九反相器，用來根據該責任週期訊號，以產生該設定/重置 訊號。
  9. 如請求項1所述之電源轉換驅動電路，其中該第一功率開關係為P通道金氧半導體電晶體；其中該第二功率開關係為N通道金氧半導體電晶體。
  10. 一種具有縮短停滯時間之電源轉換系統，包含：一功率開關組，耦合至一電感性負載，該功率開關組具有一第一功率開關以及一第二功率開關，根據一第一開關驅動訊號與一第二開關驅動訊號以控制該功率開關組離開一停滯狀態；一停滯時間偵測電路，耦接於該電感性負載之第一端，用來偵測該電感性負載之第一端之一切換電壓，並據以產生一停滯時間偵測訊號；一責任週期控制電路，耦接於該電感性負載之第二端，用來根據該電源轉換驅動系統之輸出電壓，產生一設定/重置訊號；以及一開關控制電路，用來根據該設定/重置訊號與該停滯時間偵測訊號，產生該第一開關驅動訊號與該第二開關驅動訊號，其中該開關控制電路包含：一閂鎖器電路，包括：一第一閂鎖器，用來根據一第一邏輯訊號、該設定/重置訊號、該停滯時間偵測訊號，輸出一第一控制訊號；其中該第一邏輯訊號係為一第一預定邏輯； 一第二閂鎖器，用來根據一第二邏輯訊號、該設定/重置訊號、該停滯時間偵測訊號，輸出一第二控制訊號；其中該第二邏輯訊號係為一第二預定邏輯；一邏輯運算模組，包括：一第一邏輯運算電路，用來根據該設定/重置訊號、該第一控制訊號與該第二開關驅動訊號，產生一第一開關訊號；以及一第二邏輯運算電路，用來根據該設定/重置訊號、該第二控制訊號與該第一開關驅動訊號，產生一第二開關訊號；以及一緩衝電路，包括：一第一緩衝器，用來根據該第一開關訊號，產生該第一開關驅動訊號；以及一第二緩衝器，用來根據該第二開關訊號，產生該第二開關驅動訊號；其中該第一預定邏輯與該第二預定邏輯係為相異。
  11. 如請求項10所述之電源轉換系統，其中該第一緩衝器包含N個串接的第一反相器，用來接收該第一開關訊號並據以輸出該第一開關驅動訊號；該第二緩衝器包含N個串接的第二反相器，用來接收該第二開關訊號並據以輸出該第二開關驅動訊號；其中N為一奇數。
  12. 如請求項11所述之電源轉換系統，其中該電源轉換驅動系統另包含：一分壓電路，耦接於該電感性負載之該第二端與該第二電壓源之間，用來根據該輸出電壓，以產生一回授電壓；其中該回授電壓係提供給該責任週期控制電路，以產生該設定/重置訊號。
  13. 如請求項12所述之電源轉換系統，其中該責任週期控制電路包含：一責任週期控制器，用來根據該回授電壓，以輸出該一責任週期訊號；以及一第三反相器，用來根據該責任週期訊號，以產生該設定/重置訊號。
  14. 如請求項13所述之電源轉換系統，其中該第一閂鎖器包含：一第四反相器，該第四反相器之輸入端，用來接收該第一邏輯訊號；一第一開關，該第一開關之第一端，耦接於該第四反相器之輸出端，該第一開關之控制端，耦接於該停滯時間偵測電路，用來接收該停滯時間偵測訊號；其中當該停滯時間偵測訊號代表開啟時，該第一開關導通；一第五反相器，該第五反相器之輸入端，耦接於該停滯時間偵測電路，用來接收該停滯時間偵測訊號； 一第一反相開關，該第一反相開關之第一端，耦接於該第一開關之第二端，該第一反相開關之控制端，耦接於該第五反相器之輸出端，其中當該停滯時間偵測訊號代表關閉時，該第一反相開關導通；一第一邏輯閘，該第一邏輯閘之第一輸入端，耦接於該第一開關之第二端與該第一反相開關之第一端，該第一邏輯閘之第二輸入端，耦接於該第三反相器，用來接收該設定/重置訊號，該第一邏輯閘之輸出端，用來輸出該第一控制訊號，其中該第一邏輯閘係為一反或閘；以及一第六反相器，該第六反向器之輸入端，耦接於該第一邏輯閘之輸出端，用來接收該第一控制訊號，該第六反相器之輸出端，耦接於該第一反相開關之第二端。
  15. 如請求項13所述之電源轉換系統，其中該第二閂鎖器包含：一第七反相器，該第七反相器之輸入端，用來接收該第二邏輯訊號；一第二開關，該第二開關之第一端，耦接於該第七反相器之輸出端；該第二開關之控制端，耦接於該停滯時間偵測電路，用來接收該停滯時間偵測訊號，其中當該停滯時間偵測訊號代表開啟時，該第二開關導通；一第八反相器，該第八反相器之輸入端，耦接於該停滯時間偵測電路，用來接收該停滯時間偵測訊號；一第二反相開關，該第二反相開關之第一端，耦接於該第二開關 之第二端，該第二反相開關之控制端，耦接於該第八反相器之輸出端，其中當該停滯時間偵測訊號代表關閉時，該第二反相開關導通；一第二邏輯閘，該第二邏輯閘之第一輸入端，耦接於該第二開關之第二端與該第二反相開關之第一端，該第二邏輯閘之第二輸入端，耦接於該第三反相器，用來接收該設定/重置訊號，該第二邏輯閘之輸出端，用來輸出該第二控制訊號，其中該第二邏輯閘係為一反及閘；以及一第九反相器，該第九反相器之輸入端，耦接於該第二邏輯閘之輸出端，用來接收該第二控制訊號，該第九反相器之輸出端，耦接於該第二反相開關之第二端。
  16. 如請求項10所述之電源轉換系統，其中該第一功率開關係為P通道金氧半導體電晶體、該第二功率開關係為N通道金氧半導體電晶體。
TW098124083A 2009-07-16 2009-07-16 具有縮短停滯時間之電源轉換驅動電路及系統 TWI392203B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098124083A TWI392203B (zh) 2009-07-16 2009-07-16 具有縮短停滯時間之電源轉換驅動電路及系統
US12/829,399 US8324880B2 (en) 2009-07-16 2010-07-02 Power converting system with function of reducing dead-time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098124083A TWI392203B (zh) 2009-07-16 2009-07-16 具有縮短停滯時間之電源轉換驅動電路及系統

Publications (2)

Publication Number Publication Date
TW201105014A TW201105014A (en) 2011-02-01
TWI392203B true TWI392203B (zh) 2013-04-01

Family

ID=43464816

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098124083A TWI392203B (zh) 2009-07-16 2009-07-16 具有縮短停滯時間之電源轉換驅動電路及系統

Country Status (2)

Country Link
US (1) US8324880B2 (zh)
TW (1) TWI392203B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382666B (zh) * 2009-06-04 2013-01-11 Princeton Technology Corp 用於電感性負載之停滯時間偵測電路及其調變電路
US20120032657A1 (en) * 2010-08-07 2012-02-09 Intersil Americas Inc. Reducing shoot-through in a switching voltage regulator
JP5771982B2 (ja) * 2010-12-27 2015-09-02 ミツミ電機株式会社 スイッチング電源装置
EP2521263B1 (en) * 2011-05-02 2018-09-05 ams AG Control circuit arrangement for pulse-width modulated DC/DC converters and method for controlling a pulse-width modulated converter
US10356106B2 (en) * 2011-07-26 2019-07-16 Palo Alto Networks (Israel Analytics) Ltd. Detecting anomaly action within a computer network
CN103001481B (zh) * 2011-09-13 2016-11-16 通嘉科技股份有限公司 停滞时间的控制方法以及具有自调停滞时间的控制器
US8773091B2 (en) * 2011-12-13 2014-07-08 Texas Instruments Incorporated Dead time modulation technique for the improvement of power conversion efficiency
US8570012B2 (en) * 2011-12-13 2013-10-29 Texas Instruments Incorporated Diode for use in a switched mode power supply
US9128498B2 (en) * 2012-01-30 2015-09-08 Texas Instruments Incorporated Dead-time compensation in a power supply system
TWI454035B (zh) * 2012-09-13 2014-09-21 Anpec Electronics Corp 切換式穩壓器
JP5987586B2 (ja) * 2012-09-20 2016-09-07 富士電機株式会社 スイッチング電源装置
TWI496403B (zh) * 2013-08-07 2015-08-11 Richtek Technology Corp 電壓轉換控制器及電壓轉換電路
US9577525B2 (en) * 2014-03-04 2017-02-21 Maxim Integrated Products, Inc. Adaptive dead time control
KR102247548B1 (ko) * 2014-08-04 2021-05-04 삼성전자주식회사 전압 변환기 및 전압 변환기의 전압 변환 방법
US10075085B2 (en) * 2015-05-22 2018-09-11 The Hong Kong University Of Science And Technology Gallium nitride driver with tuned dead-time
US10097010B2 (en) * 2016-04-19 2018-10-09 Infineon Technologies Ag Control of freewheeling voltage
FR3068844B1 (fr) * 2017-07-10 2022-05-13 Exagan Dispositif electronique en demi-pont comprenant deux systemes pour la minimisation des temps morts entre les commutations d'un interrupteur niveau haut et d'un interrupteur niveau bas.
CN111162666B (zh) * 2018-11-08 2022-05-24 力智电子股份有限公司 驱动电路及开关信号产生方法
DE102019204280A1 (de) * 2019-03-27 2020-10-01 Zf Friedrichshafen Ag Steuergerät zur Bestimmung einer Totzeit für leistungselektronische Schalter
US11695395B2 (en) * 2021-04-07 2023-07-04 Mediatek Inc. Level shifter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661208B2 (en) * 2001-02-06 2003-12-09 Koninklijke Philips Electronics N.V. Synchronous DC-DC regulator with shoot-through prevention
TW200531416A (en) * 2004-03-05 2005-09-16 Intersil Inc Startup circuit for converter with pre-biased load
US20050212502A1 (en) * 2004-03-29 2005-09-29 Semiconductor Components Industries, Llc. Low audible noise power supply controller and method therefor
US7135844B2 (en) * 2003-04-28 2006-11-14 Torex Device Co., Ltd. Control circuit for DC/DC converter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414341A (en) * 1993-12-07 1995-05-09 Benchmarq Microelectronics, Inc. DC-DC converter operable in an asyncronous or syncronous or linear mode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661208B2 (en) * 2001-02-06 2003-12-09 Koninklijke Philips Electronics N.V. Synchronous DC-DC regulator with shoot-through prevention
US7135844B2 (en) * 2003-04-28 2006-11-14 Torex Device Co., Ltd. Control circuit for DC/DC converter
TW200531416A (en) * 2004-03-05 2005-09-16 Intersil Inc Startup circuit for converter with pre-biased load
US20050212502A1 (en) * 2004-03-29 2005-09-29 Semiconductor Components Industries, Llc. Low audible noise power supply controller and method therefor

Also Published As

Publication number Publication date
TW201105014A (en) 2011-02-01
US20110012577A1 (en) 2011-01-20
US8324880B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
TWI392203B (zh) 具有縮短停滯時間之電源轉換驅動電路及系統
US10141845B2 (en) DC-DC converter and control circuit with low-power clocked comparator referenced to switching node for zero voltage switching
US7839198B2 (en) Semiconductor integrated device
US10530258B1 (en) Predictive dead time generating circuit
US7245153B2 (en) Level shift circuit having timing adjustment circuit for maintaining duty ratio
US8836300B2 (en) Step-down switching regulator
US7724045B2 (en) Output buffer circuit
JP3637904B2 (ja) 電源回路
US20120068740A1 (en) Voltage output circut
JP2004228713A (ja) 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末
JP5719627B2 (ja) 地絡保護回路及びこれを用いたスイッチ駆動装置
US10715027B2 (en) Driver circuit
US11183945B2 (en) Semiconductor device and method of operating the same
US9595967B2 (en) Level shift circuit and driver circuit
US7477048B2 (en) Boosting switching regulator
JP4774287B2 (ja) 出力回路
TWI382666B (zh) 用於電感性負載之停滯時間偵測電路及其調變電路
JP3652793B2 (ja) 半導体装置の電圧変換回路
JP2012175816A (ja) 減電圧保護回路及びこれを用いたスイッチ駆動装置
KR101311358B1 (ko) 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로
US10644679B2 (en) Level shift circuit
US8502559B2 (en) Level translator
JP4783189B2 (ja) 駆動回路
JP2020162249A (ja) ハイサイドトランジスタの駆動回路、それを用いたｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees