TWI391690B

TWI391690B - 主動選路電路及測試系統

Info

Publication number: TWI391690B
Application number: TW094144505A
Authority: TW
Inventors: La Puente De Sr; Robert J Pochowski
Original assignee: Advantest Singapore Pte Ltd
Priority date: 2005-05-27
Filing date: 2005-12-15
Publication date: 2013-04-01
Also published as: DE102006007273A1; US8149901B2; JP2006329995A; MY149574A; CN1869722A; CN1869722B; KR20060122757A; US20060270357A1; TW200641374A

Description

主動選路電路及測試系統

本發明是有關於一種主動選路電路，尤其是指一種適用於一測試器以測試多晶片封裝之接腳的主動選路電路。

發明背景

測試和測量技術是現代產品發展和製造中的一個重要部分。被設計成自動執行測試的測試系統被稱為是自動測試設備(automated test equipment，ATE)。自動測試設備通常被程式化以在一特定電路或元件上自動執行一些被選擇的測試。被執行的特定測試和測試中被執行的條件視被測試的物品、產品發展階段和打算應用的方面而定。

一種日益普遍的電子電路封裝技術被稱作是“多晶片封裝”(multi－chip－package，MCP)技術。在多晶片封裝中，多個積體電路晶片(die)被一起設置在一個單一封裝中(在該封裝內具有多個經常內部互連的晶片)。

由自動測試設備(ATE)對此等多晶片封裝進行的測試產生一組新的挑戰。例如，在不同測試系統中已被傳統測試的多個晶片現在被整合進一個單一封裝中。在不同測試系統中已使用多次***測試(multiple insertion testing)，但是此方式對於設備的成本不利，因為必須有額外的基底空間(floor space)、需要額外的測試封裝時間、會產生對封裝接腳的潛在危害及會影響執行完多***之後的封裝可靠度。

此外，不同類型的晶片需要不同的測試器特性。例如，多晶片封裝可以包括具有記憶體、邏輯設備、類比電路或甚至是射頻(RF)設備之不同類型的晶片。理想地是利用最少的***次數，此等多晶片封裝設備可被測試，因此一個給定的測試系統必須可以執行更多工作以執行具有額外功能(functionality)的測試。

此外，在一般的多晶片封裝設備上的總接腳數遠多於傳統的記憶體晶片。甚至根據信號從封裝中被輸出的方式，一個純記憶體多晶片封裝可以具有上百個接腳。

另外，對平行測試的需要繼續在增長。今日，一示範性測試系統可以平行測試32個待測設備(device under test，DUT)。近期，期望的是可以平行測試64個設備。且在不遠的將來，機器需要平行測試256個設備或更多的設備。從而導致在測試器上有非常多的測試接腳。例如，一示範性多晶片封裝設備可具有384個接腳。對於平行的256個設備，每一測試系統在測試器和DUT區域之間的介面上的總接腳數需要是384×256＝98,384個接腳。目前市場上最大的測試系統有4,608個接腳。

另外，晶片速度也繼續在增長。可加入到一多晶片封裝中的設備包括可在高頻執行的晶片，如雙倍資料率(Double Data Rate，DDR)和DDR2或快速靜態隨機存取記憶體(Static Random Access Memory，SRAM)。目前的多晶片封裝可包括多種晶片(晶片執行的速度可達到133Mbit/秒)，但將來的封裝可能具有速度為200Mbit/秒和266Mbit/秒的晶片。且速度增長的趨勢將繼續下去。

發明概要

在示範性實施例中，一主動選路電路(active routing circuit)被揭露，其包含一通道開關，該通道開關包括一收發器和一開關。該收發器具有第一資料線、第二資料線、驅動/接收控制線和接收器選擇控制線。開關具有連接到第一資料線的第一接頭(contact)、連接到第二資料線的第二接頭和開關控制線。在一驅動器模式下，收發器可以接收來自第一資料線的資料且輸出該資料到第二資料線，而在接收器模式下，可以接收來自第二資料線的資料且輸出該資料到第一資料線。根據一信號，收發器可在驅動器模式和接收器模式之間切換。根據另一信號，接收自第二資料線的資料被阻止(block)。仍根據另一信號，開關在連接第一接頭到第二接頭和從第二接頭斷開(disconnect)第一接頭之間移動(shift)。

在其他示範性實施例中，一測試系統被揭露，其包含一主動選路電路和一測試器。該主動選路電路包含至少一個通道開關。每一通道開關包含一收發器(具有第一資料線、第二資料線、驅動/接收控制線和接收器選擇控制線)和一開關(具有連接到第一資料線的第一接頭、連接到第二資料線的第二接頭和開關控制線)。測試器具有至少一個測試通道。每一收發器在驅動器模式下被設計成接收來自其第一資料線的資料且輸出該資料到其第二資料線，而在接收器模式下被設計成接收來自其第二資料線的資料且輸出該資料到其第一資料線。根據在其驅動/接收控制線上的一信號，每一收發器被設計成在驅動器模式和接收器模式之間切換，而在接收器模式下根據在其驅動/接收控制線上的一信號，阻止(block)自其第二資料線來的資料被接收。根據在開關控制線上的一信號，每一開關被設計成在連接第一接頭到第二接頭和從第二接頭斷開第一接頭之間移動。測試通道連接到每一通道開關的第一資料線，且每一第二資料線被設計成用於在一待測設備上的一測試接腳和與該測試接腳相對應的一通道開關之間轉移(transfer)。

從下文的詳細描述以及連同附圖描述中，此處出現的示範性實施例的其他方面和優點將變得顯而易見。

圖式簡單說明

附圖提供視覺表示，被用於更加充分描述多個示範性實施例，且可被本領域熟習該項技藝的人士所使用，以更好地理解該等實施例和其等固有的優點。在這些圖式中，相同的參考數值表示相對應的元件。

第1A圖是用於選路測試通道連接的一選路電路圖。

第1B圖是用於選路測試通道連接的另一選路電路圖。

第2A圖是如多個示範性實施例中所述之用於選路測試通道連接的一選路電路圖。

第2B圖是如多個示範性實施例中所述之用於選路測試通道連接的另一選路電路圖。

第3圖仍是如多個示範性實施例中所述之用於選路測試通道連接的另一選路電路圖。

第4圖是如多個示範性實施例中所述之自動測試系統的圖式。

較佳實施例之詳細說明

如出於說明目的的圖式中所示，本發明專利文獻揭露用於在快時脈率(fast clock rate)時處理具有大量接腳數(pin－count)之封裝尤其是多晶片封裝的新技術。在下文的詳細描述和多個圖式中，相同的元件由相同的參考數值表示。

目前存在一種需要，以處理在一測試器上增加的大量測試接腳。目前市場上在最大測試系統上的測試接腳數遠遠不能達到預期需要。

當電路速度增加時，多工(multiplex)一個單一測試器通道，以驅動資料到多個待測設備之接腳或接收來自多個待測設備之接腳的資料變得愈加困難，這不可能在不失去重要效能下完成。高速測試需要從單一測試器通道到每一待測設備之接腳的乾淨(clean)連接路徑。此等高速連接通常需要大量機械式的繼電器(relay)和在傳輸線佈局中的大量維護。儘管對一些少數目的通道是可能且易於執行的，但是當處理數千個通道(其等多工輸出給更多數目的設備)時就變成一項大的任務。因為沒有足夠的空間和功率來實施所有繼電器且沒有足夠的板空間來處理所有的佈局問題。

與繼電器有關的龐大成本和弱可靠性使此問題更加複雜。高性能繼電器價格昂貴。當此等大系統需要的數千個繼電器乘上每一繼電器的成本時，費用快速增加。

隨著時間過去，眾所周知機械式繼電器也是失敗的。繼電器之壽命與其切換機制有關。隨著需要用來切換所有通道的繼電器數增加，平均無故障時間(mean time between failure，MTBF)(其是品質測量的關鍵)被大量機械開關的故障機率連累(compromise)。

一種裝置，藉由辨認出不是所有的晶片都被同時測試，使目前測試器接腳數(4608)和預期需要的接腳數(98,384)之間的缺口(gap)可以被閉合(close)。換句話說，一組測試器通道可被選路(route)到不同組的接腳。例如，需要的測試點數可被分割成具有M個通道的N組，從而提供可以測試高達N個晶片(每一晶片具有高達M個的接腳)的能力。此方式提供了將一給定通道數除以N的能力。假設在一多晶片封裝中有同樣的晶片，則N個(每一晶片具有高達M個接腳)晶片可以被平行測試。

在示範性實施例中，在測試系統上之接腳的電子設備之輸出和多晶片封裝(待測設備)之間的重選路由(re－routing)電路被揭露，其允許將一組測試器資源從與一特定晶片有關的一組接腳按順序移動到與下一晶片有關的下一組接腳，直到封裝中的所有晶片都被測試過。

第1A圖是用於選路測試通道連接的選路電路100a的圖式。第1A圖的選路電路100a可被稱為是樹形選路電路100a(tree routing circuit)。第1A圖的實現是被動式的(passive)，因為在電路中僅有被動設備被使用。利用繼電器，此電路可被較佳實現。如此佈局避免了短截(stub)，從而保持信號完整性。在第1A圖所示的範例中，一輸入線110連接到4個輸出線120a、120b、120c、120d(一起稱作輸出線120)中被選擇的一個。藉由對線開關130a、130b、130c(一起稱作線開關130)中的接頭選擇適當的接頭位置，輸入線110可連接到一特定的輸出線120。多工器140a、140b、140c、140d(一起稱作多工器140)可以從施加到其等輸入的電壓中選擇和關閉任何或所有四個閂鎖開關(latching switch)150a、150b、150c、150d(一起稱作閂鎖開關150)，從而適當執行被選擇的多工器140。除了繼電器，固態開關也可被用於第1A圖之示範性實施例中，繼電器的低寄生電容(parasitic capacitance)有操作快速的優點。

第1B圖是用於選路測試通道連接的另一選路電路100b的圖式。第1B圖的選路電路100b可被稱為是平行選路電路100b。第1B圖的實現也是被動式，因為在電路中僅有被動設備被使用。在第1B圖的範例中，一輸入線110連接到四個輸出線120a、120b、120c、120d中被選擇的一個。藉由對線開關130a、130b、130c、130d(一起稱作線開關130)中的接頭選擇適當的接頭位置，輸入線110可連接到一特定的輸出線120或多條輸出線120。多工器140a、140b、140c、140d可從施加到其等輸入的電壓中選擇，且關閉任何或所有四個閂鎖開關150a、150b、150c、150d，從而適當執行被選擇的多工器140。較佳地，第1B圖的閂鎖開關150使用固態開關且在一積體電路(IC)中被實現。積體電路內的尺寸足夠小，從而多個開關可被一起連到一個單一節點，而不引起嚴重的信號衰退(degradation)。第1A圖之實施例的繼電器樹形選路電路100a通常具有一較高的頻寬，但其需要機械式繼電器或一些低阻抗和低電容開關形式，以獲得該等特性。第1A圖之實施例的缺點基本上是繼電器中固有的空間、成本和可靠性問題。因為是利用固態開關而被整合出，第1B圖的平行選路電路100b需要較少的板空間(不昂貴)且具有的可靠性比第1A圖之樹形選路電路100a的可靠性好的多。平行選路電路100b的缺點是性能。固態開關有寄生電容和ON阻抗，這些將減少整體的頻寬。因此，當利用固態開關實現時，平行選路電路100b的高頻響應沒有樹形選路電路100a的好。利用繼電器，平行選路電路100b可被實現，但對於具有大量測試接腳的待測設備，需要使用大量繼電器(需要大量的扇出(fan－out)和相關的空間需求)的現象使得使用繼電器並不夠理想。且大量的繼電器也會造成可靠性的問題。

第2A圖是如多個示範性實施例中所述之用於選路測試通道連接之選路電路200的圖式。此處選路電路200也被稱為是主動選路電路200且可被設計成在測試器線210(此處也被稱為是測試器傳輸線210或第一資料線210)上驅動來自測試器205的資料211到在一第一、一第二、一第三和一第四待測設備(DUT)之接腳線220a、220b、220c、220d(一起稱作DUT接腳線220、DUT傳輸線220或第二資料線220)上的任何或所有的一第一、一第二、一第三和一第四待測設備之接腳215a、215b、215c、215d(一起稱作待測設備之接腳215或測試接腳215)，或在DUT接腳線220a、220b、220c、220d上接收來自任何或所有第一、第二、第三和第四待測設備之接腳215a、215b、215c、215d的DUT資料221，並在測試器線210上發送接收到的資料到測試器205。測試器線210連接到測試器205的資料線和一第一、一第二、一第三和一第四通道開關(channel switch)225a、225b、225c、225d(一起稱作通道開關225)之資料線。資料經由測試器線210在測試器205和通道開關225之間流動。待測設備之接腳215是在一待測設備214上的接腳，該待測設備214可以是示範性實施例中的多晶片封裝214，其包含多個個別的電子電路和設備。

每一通道開關225包含一收發器260和一開關240，其中，該開關240具有一第一接頭241和一第二接頭242。每一收發器260包含一驅動器230和一接收器235，其中，該驅動器230的輸入連接到該接收器235的輸出，且該驅動器230的輸出連接到該接收器235的輸入。測試器205中的資料211經由測試器線210被驅動到驅動器230中。然後該驅動器230驅動資料211成為DUT資料221經由DUT接腳線220到待測設備之接腳215中。在操作中，通道開關225可被置於接近待測設備之接腳215的地方，且因此僅需要驅動一條短傳輸線(即DUT接腳線220)，反之，測試器205可能需要驅動一條較長的傳輸線(即測試器線210)。根據應用情形，DUT接腳線220可以僅是幾英吋，而測試器線的長度可以是幾英尺或更長。同樣地，加載(load)在待測設備214上的電容可被減少且通道開關225對資料信號提供緩衝。

在一驅動/接收控制線270上的一驅動/接收控制信號271在兩種情形間切換通道開關225，此兩種情形分別是：接收來自測試器205之資料信號211且驅動DUT資料信號221到待測設備之接腳215的情形；和接收來自待測設備214之DUT資料信號221且發送作為結果的(resultant)資料信號211到測試器205的情形。當通道開關225在以下情形時(即接收來自待測設備214的DUT資料信號221且經由被選擇的接收器235發送作為結果的資料信號211到測試器205)，在一接收器選擇控制線250上的一接收器選擇控制信號251致能一特定接收器235。在參數測試控制線255(此處也被稱為是開關控制線255)上的一參數測試控制信號256導通和不導通開關240。當開關240是導通(ON)時，驅動器230和接收器235失效(disabled)(被短路)，且藉由連接第一接頭241到第二接頭242，通道開關225在該情形下執行一參數測試。當開關240是不導通(OFF)時，第一接頭和第二接頭241、242被開路或斷路。

接收器選擇控制線250和參數測試控制線255是在每一次輸出時被獨立控制。因為該測試器205需要大量連接，因此較佳地，一些低速控制信號不是直接來自測試器205。較佳地，改為測試器205與內建在開關240模組中的一控制器連續(serially)通信。

第二、第三和第四通道開關225b、225c、225d的每一個是如第2A圖所示之第一通道開關225a的複製(replica)。需要注意的是在第2A圖中，接收器選擇控制線250和參數測試控制線255被顯示為僅連接到第一通道開關225a，鑒於此，其等也可連接到第二、第三和第四通道開關225b、225c、225d。

第2B圖是如多個示範性實施例中所述之用於選路測試通道連接的另一選路電路200的圖式。此處第2B圖之選路電路200也被稱為是主動選路電路200，且可被設計成在測試器線210上驅動來自測試器205的資料211到在第一、第二、第三和第四DUT接腳線220a、220b、220c、220d上的任何或所有的第一、第二、第三和第四待測設備之接腳215a、215b、215c、215d，或在DUT接腳線220a、220b、220c、220d上接收來自任何或所有第一、第二、第三和第四待測設備之接腳215a、215b、215c、215d的資料221，且在測試器線210上發送接收到的資料到測試器205。測試器線210連接到測試器205的資料線和第一、第二、第三及第四通道開關225a、225b、225c、225d(一起稱作通道開關225)的資料線。資料經由測試器線210在測試器205和通道開關225之間流動。

每一通道開關225包含收發器260、多工器140、一延遲線275、一第一電阻器285、一第二電阻器280和開關240。每一收發器260包含驅動器230和接收器235，其中，驅動器230之輸入連接到到接收器235之輸出，且驅動器230之輸出連接到接收器235之輸入。在測試器205中的資料經由測試器線210被驅動到第二電阻器280和驅動器230中。然後該驅動器230驅動資料到第一電阻器285且經由DUT接腳線220到待測設備之接腳215中。在操作中，通道開關225可被置於接近待測設備之接腳215的地方，從而僅需要驅動一條短的傳輸線(即DUT接腳線220)，反之，測試器205需要驅動一條較長的傳輸線(即測試器線210)。根據應用情形，DUT接腳線220可以僅是幾英吋，而測試器線的長度可以是幾英尺或者更長。同樣地，加載在待測設備214上之電容被減少且通道開關225對資料信號提供緩衝。

在一驅動/接收控制線270上的一驅動/接收控制信號271在一驅動器模式和一接收器模式之間切換通道開關225，該驅動器模式是一種接收來自測試器205之資料信號211且驅動DUT資料信號221到待測設備之接腳215中的情形，而該接收器模式是一種接收來自待測設備214之DUT資料信號221且發送作為結果的資料信號211到測試器205的情形。為了在收發器260之驅動和接收模式之間進行正確地同步切換，驅動/接收控制信號271被一延遲線275延遲。當通道開關225在以下情形時，即在接收來自待測設備214之DUT資料信號221且經由被選擇的接收器235發送作為結果的資料信號211到測試器205的情形下，在一接收器選擇控制線250上的一接收器選擇控制信號251致能一特定的接收器235。在參數測試控制線255上的一參數測試控制信號256導通和不導通開關240。當開關240是導通時，驅動器230和接收器235失效(被短路)且通道開關225在此情形下執行一參數測試。在收發器控制線245上的一收發器控制信號246致能驅動器230和接收器235或使其等失效(disable)。在失效模式下，驅動器230之輸出被設定成多工器140之輸出值。一數位/類比轉換器268之輸出是一失效/預設值(disable/default value)信號266。在失效/預設值線265上的失效/預設值信號266設定多工器140之輸出值，且在剛才描述的失效模式下，驅動器230之輸出被設定。第二、第三和第四通道開關225b、225c、225d的每一個是第2B圖所示之第一通道開關225a的複製。

驅動/接收控制信號271動態地控制從驅動到接收的切換。測試器205之圖案產生器(pattern generator)可控制驅動/接收控制信號271，以致其可與圖案的執行同步。該驅動/接收控制信號271之時序(timing)也需要校準，以符合驅動的整體時序且對波形進行比較。在其他示範性實施例中的一些應用容許從驅動模式到接收模式的切換，是藉由測試器205發送一命令以改變狀態。這是一種慢多了的方法，但易於實現。

開關240提供一路徑以繞過(by－pass)有效收發器260。該開關240被需要以可以在每一待測設備之接腳215上直接執行參數測試。測試設備通常具有一參數測量單元(Parametric Measurement Unit，PMU)，其可連接到一待測設備之接腳215且在開始任何功能測試之前其可測試“開路”(open)(在測試器205和待測設備之接腳215之間尋找連接(connectivity))和“短路”(short)(尋找電性地短路到某處的接腳)。開關240可以以一個小的固態開關或其他適當的開關被實現。開關240應該足夠小以增加最小電容到節點上且仍能滿足輸出(going out)的電流需要。通常該等參數測試的電流是－20μA，因此可被做的非常小。

在示範性實施例中，驅動器230和接收器235都可以是單一增益隨耦器(unity gain follower)。其等需要高頻寬以複製在輸入時所見的波形。驅動器230利用第一電阻器285(此處也被稱為是第一後匹配(back match)電阻器285)以匹配在驅動器之輸出之線上的負載，並吸收來自待測設備之接腳215的任何信號反射。第一電阻器285的示範性值是50 ohms。串聯的後匹配(serial back matching)指的是點對點(point to point)的互連，其是一般應用情形。然後驅動波形將從待測設備之接腳215反射回來且利用第一電阻器285終止(terminate)。

接收器235執行與驅動器230類似的操作，除了該接收器235接收來自一個待測設備之接腳215的波形且發送該波形到測試器205之接腳的電子比較器中。接收器235利用第二電阻器280(此處也被稱為是第二後匹配電阻器280)，以在接收器235之輸出處匹配線上的負載(即線的介面阻抗)，以吸收來自測試器205的任何信號反射。此外，為了匹配測試器205之介面阻抗，第二電阻器280之示範性值是50 ohm。僅有一個接收器235可以驅動測試器205之接腳的電子比較器。此操作可被實現，藉由利用在接收器選擇控制線250上的接收器選擇控制信號251，每次僅致能一個單一收發器260。與驅動/接收控制信號271不同的是，接收器選擇控制信號251不需要被圖案產生器控制。從一個輸出切換到另一個是一個緩慢的操作，且可由測試器205之控制器處理。

利用收發器控制信號246，驅動器230和接收器235可被關閉。當驅動器230和接收器235關閉時，可以預設(pre－set)一個被失效/預設值信號266定義的預設電壓狀態。多工器140允許使用者選擇一預設電壓，從而當收發器260失效時，待測設備之接腳215可被驅動。在程式控制下，可存在使用者可選擇的多個預設電壓。在此狀態期間，接收器235將是浮動的(float)。從而允許其他接收器235存取共同的測試器線210。當多工器140和驅動器230的輸出都失效時，驅動器230之輸出將浮動。對於透過開關240執行的參數測量或隔離測試器205和待測設備之接腳215，都需要此條件。

第2B圖還顯示驅動/接收控制信號271的一延遲線。根據想要的時序精確性，該延遲線在佈局時可被調整(tweak)以最小化橫跨所有四個通道開關225的差異(skew)，或利用串列匯流排被靜態程式化以調整延遲差異。

第1列表總結在通道開關225的多個操作模式下，驅動器230、接收器235、開關240和多工器140的輸出狀態。

第3圖是如多個示範性實施例中所述之用於選路測試通道連接的另一選路電路200的圖式。在第3圖中，一個雙位準(dual level)類比比較器310(此處也被稱為是一雙重比較器310)、一比較器邏輯閂315和另一延遲線320被包含在每一通道開關225中。此種實現可以同時比較所有待測設備之接腳215，而不必依序一次處理一個待測設備之接腳215。在此實施例中，所有待測設備之接腳215必須執行相同的圖案(pattern)且必須具有相同的預期資料。對於多晶片封裝包含相同記憶體類型的應用或對於具有增加的平行性(parallelism)的其他多個設備測試應用，該種情形是真實的(true)。如果在待測的多晶片封裝中之設備是不同類型的，則測試流程是依序每次測試一個設備。即使測試在以下情形中被執行(如多晶片封裝被單次***到測試頭持有者中)，此測試仍具有較大增進。

如果待測設備是相同類型，且如果測試被平行執行，則在將被測試之多個設備上每一接腳僅需要一個單一“預期資料(expected data)”線。在測試器205和通道開關225之間增加線通常比較困難。因此，不是在測試器205和通道開關225之間增加更多的測試器線210，而是相同的測試器線210可被用於將預期邏輯位準(expected logic level)從通道開關225帶到測試器205中。這需要系統之格式器(formatter)中的一特定模式，甚至在一比較週期(compare cycle)中繼續驅動波形，且此處的波形表示比較預期值(compare expected values)。換句話說，測試器線210可執行以下的雙重功能：(1)當驅動波形到待測設備214時，測試器205透過測試器線210發出資料信號211，以及(2)當待測設備214發送資料回到測試器205時(比較週期)，測試器線210變成該預期資料。如此排除了每一測試器通道增加第二條線的需要，以從測試器205發送預期資料到遠距離處的雙重比較器310。

雙重比較器310具有一本地(local)電壓輸出低電壓參考(VOL DAC)325(此處也被稱為是一低電壓參考325)，和一本地電壓輸出高電壓參考(VOH DAC)330(此處也被稱為是一高電壓參考330)。每一雙重比較器310接收來自一個待測設備之接腳215的資料且執行對VOH DAC 330和VOL DAC 325之輸出位準的一電壓比較。然後此結果被傳給比較器邏輯閂315，在該比較器邏輯閂315中，此結果將匹配(match)一邏輯預期值。該預期資料經由測試器線210被接收到。

每一比較器邏輯閂315或待測設備之接腳215具有一遮罩位元(mask bit)。因此，如果一待測設備之接腳215不存在(present)或已失效，則其可從錯誤樹(error tree)被移除且避免產生任何其他錯誤。遮罩位元是靜態的且可經由串列匯流排被控制。

比較器邏輯閂315還接收在錯誤時序線335上的一時序參考信號、一錯誤時序信號336(其告知該比較器邏輯閂315何時閂上(latch)錯誤)。錯誤時序信號336也被每一通道開關225接收，但在系統位準上應該是每一待測設備組(device under test group)的一個總信號，因為我們是一起執行所有待測設備之接腳215為一匯流排。需要注意的是，錯誤時序信號336包含時序資訊且需要校準，因此其調準(align)待測設備之接腳215的輸出。在第3圖中，每一待測設備之接腳215的輸出有一延遲線320。其允許補償(de－skewing)輸出到輸出之時序(output－to－output timing)。此外在時序產生器中，應該進行在系統位準上錯誤時序信號336的進一步時序調整。

雙重比較器310還接收在重置(reset)錯誤線340上的一重置錯誤信號341，以清除先前的錯誤結果。當執行一圖案時，圖案產生器可以控制此信號以重置錯誤。這也是每一待測設備組的一個總信號。

另外，對於每一待測設備之接腳215，在錯誤結果線345上錯誤結果信號346被個別發送出，從而可以與外部的其他待測設備之接腳215的錯誤被組合為每一待測設備的總錯誤。這種探索(groping)可以以一可程式化的邏輯設備被實現，該可程式化的邏輯設備可以是，例如一個場可程式化閘陣列(field programmable gate array，FPGA)或一個複雜可程式化邏輯元件(complex programmable logic device，CPLD)。

除第1列表所示的模式外，第2列表顯示另外的模式“比較所有DUT接腳”和其他電路狀態。在第2列表中，“DIS”表示失效，“ENA”表示致能(enabled)。

第4圖是如多個示範性實施例中所述之測試系統400的圖式。在示範性實施例中，測試系統400(例如，可以是自動測試系統(ATE)400)包含測試器205(包括至少一個測試通道410)、一介面420和至少一個主動選路電路200。每一測試通道410連接到至少一個如第2A－2B圖所示的通道開關225。每一通道開關225連接到在待測設備214(在示範性實施例中可以是多晶片封裝214)上的一個DUT測試接腳215。

在示範性實施例中，通道開關225包含剛被描述的主動通道電路。該等設備可被放置於接近待測設備214的地方，從而增加在待測設備214和收發器260之間的電性介面。使用同軸電纜或撓性電路板(flex－circuit board)，介面420可被構成。該介面420需要提供電連接性和在測試通道410接腳之電子板圖案和特定處理器組態之間的物理空間變化(physical space transformation)。電纜介面420將測試系統之接腳的電子元件從待測設備214分開。在介面420之後放置收發器260，以最小化待測設備214到測試器205之有效電長度(electrical length)。

此處揭露的示範性實施例有多個優點。尤其是，通道開關225利用固態開關克服了與完全整合解決方案有關的速度問題。藉由在資料路徑中的收發器260，與固態開關有關的寄生現象被消除。此外，在測試器205之通道和待測設備之接腳215之間的連接路徑被改良。因為有一固態開關，測試器205和待測設備214必須驅動線的整個長度。因為有收發器260，線被分開為更好管理的兩段。收發器260與第一和第二電阻器280、285後匹配(back match)，因此其可在任一方向中俐落地(cleanly)驅動信號。這可直接理解為增加了信號完整性(integrity)。此外，固態開關集總電容(lumped capacitance)需要一些形式的電感補償(inductive compensation)。補償的有效性視頻率而定。在較高的頻率上，更加難以補償且在波形上總有一些形式的干擾。該種干擾可理解為是時序精確性錯誤。收發器260途徑可消除所有的該等錯誤。此外，在接收週期(待測設備214驅動)期間，被待測設備214看見的總線長度被大量減少。這非常重要，因為低功率的待測設備214不能有效驅動長的傳輸線，且通常存在與嘗試如此作有關的時序懲罰(timing penalty)。收發器260足夠小，以至於可以被設置在接近待測設備214的地方，且總的傳輸長度可以從今日典型的長度(18英吋)減少到約6英吋。此外，此處揭露的通道開關225之執行可以與一繼電器樹(relay tree)實現一樣好，但因為其可被整合進一積體電路(IC)中，因此板上需要的總空間量被大幅減少。相較於繼電器，其他問題(如成本和可靠性)也被大量減少。且在示範性實施例中的兩個重要應用可被實現：(1)依序驅動一個單一源(source)到多個輸出中(解多工(DEMUX)功能)以及(2)以同一個刺激同時驅動所有輸出(扇出(FANOUT)功能)。第1A圖之繼電器樹和第1B圖之解多工開關都無法實現此應用。此種多功能性對於多晶片封裝應用非常重要。同一個電路可被用於實現此兩種功能：解多工或扇出。此外，對於接收自每一待測設備之接腳215的信號而言，雙重比較器310和比較器邏輯閂315的加入將大量減少測試器205之接腳的電子元件總數。若不如此做，測試多個設備的唯一方式是直接連接N條資料匯流排到測試器通道。具有40位址、6 CS和32資料的通道開關225應用僅使用96個測試器通道。若沒有使用通道開關225的話，則系統需要192個測試器通道。

在很多資料處理產品的情形中，上述系統可以以硬體元件和軟體元件的組合被實現。此外，示範性實施例所需的功能被包含在電腦可讀媒體上(如磁片、傳統的硬碟、DVDs、CD－ROMs、快閃ROMs、非依電性ROM和RAM)，該等可讀媒體被用於程式化一資訊處理裝置以依據所述之技術來執行。

措辭“程式儲存媒體”在此被廣泛定義，包括任何類型的電腦記憶體，如(但不限於此)磁片、傳統的硬碟、DVDs、CD－ROMs、快閃ROMs、非依電性ROM和RAM。

此處已被詳細描述的示範性實施例以範例的方式被表示出且不限於此種方式。本領域熟習該項技藝的人士可理解，在所述之實施例形式和細節中作出多種改變而產生的等效實施例仍在附加的申請專利範圍內。

100a、100b、200．．．選路電路

110．．．輸入線

120a~120d．．．輸出線

130a~130c．．．線開關

140、140a~140d．．．多工器

150a~150d．．．閂鎖開關

205．．．測試器

210．．．測試器線(測試器傳輸線、第一資料線)

211．．．資料信號

214．．．待測設備

215a~215d．．．待測設備之接腳(測試接腳)

220a~220d．．．DUT接腳線(DUT傳輸線、第二資料線)

221．．．DUT資料信號

225、225a~225d．．．通道開關

230．．．驅動器

235．．．接收器

240．．．開關

241、242．．．接頭

245．．．收發器控制線

246．．．收發器控制信號

250．．．接收器選擇控制線

251．．．接收器選擇控制信號

255．．．參數測試控制線(開關控制線)

256．．．參數測試控制信號

260．．．收發器

265．．．失效/預設值線

266．．．失效/預設值信號

268．．．數位/類比轉換器

270．．．驅動/接收控制線

271．．．驅動/接收控制信號

275．．．延遲線

280、285．．．電阻器

310．．．雙位準類比比較器(雙重比較器)

315．．．比較器邏輯閂

320．．．延遲線

325．．．本地電壓輸出低電壓參考(VOL DAC)(低電壓參考)

330．．．本地電壓輸出高電壓參考(VOH DAC)(高電壓參考)

335．．．錯誤時序線

336．．．錯誤時序信號

340．．．重置錯誤線

341．．．重置錯誤信號

345．．．錯誤結果線

346．．．錯誤結果信號

400．．．測試系統

410．．．測試通道

420．．．介面