TWI390860B - 可調整取樣點的訊號收發器以及訊號收發方法 - Google Patents

可調整取樣點的訊號收發器以及訊號收發方法 Download PDF

Info

Publication number
TWI390860B
TWI390860B TW097100297A TW97100297A TWI390860B TW I390860 B TWI390860 B TW I390860B TW 097100297 A TW097100297 A TW 097100297A TW 97100297 A TW97100297 A TW 97100297A TW I390860 B TWI390860 B TW I390860B
Authority
TW
Taiwan
Prior art keywords
signal
analog
digital
circuit
converter
Prior art date
Application number
TW097100297A
Other languages
English (en)
Other versions
TW200931824A (en
Inventor
Chih Yung Shih
Liang Wei Huang
Shieh Hsing Kuo
Chi Shun Weng
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW097100297A priority Critical patent/TWI390860B/zh
Priority to US12/346,897 priority patent/US8165188B2/en
Publication of TW200931824A publication Critical patent/TW200931824A/zh
Application granted granted Critical
Publication of TWI390860B publication Critical patent/TWI390860B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Transceivers (AREA)
  • Noise Elimination (AREA)

Description

可調整取樣點的訊號收發器以及訊號收發方法
本發明係有關於收發器及其收發方法，特別是有關於可調整取樣點的收發器及其收發方法。
一般而言，乙太網路(Ethernet)的收發器都具有一接收端以及一傳送端，其會經過一通道(channel)傳送或接收訊號。然而，在訊號傳送或接收時，會因為各種效應，如接收的訊號或傳送的訊號互相干擾，而產生干擾訊號(如NEXT,ECHO等)，因此收發器通常會有一套機制來減低干擾訊號的影響。
請參閱美國專利公開申請案第2007/0042721號，其中揭露了一收發器，該收發器包含一傳送端數位類比轉換器(Tx DAC)、一混合電路(Hybrid Circuit)、一比較電路(Compare Circuit)、一解碼器/截剪器(Decoder/Slicer)、一接收端類比數位轉換器(Rx ADC)、一數位處理電路，以及一後處理電路(Post Processing Circuit)。該習知收發器的各元件的工作原理，請參考美國專利公開申請案第2007/0042721號。
然而，該習知收發器仍存有一些缺點。其中，當TX DAC接收一數位訊號而產生一類比訊號，此處的類比訊號通常會具有因為通道而產生的干擾訊號，在此，干擾訊號泛指上述之NEXT,ECHO等因為各種因素而造成的干擾。因此，若接收端類比數位轉換器取樣到干擾訊號之轉換處(transition)，則會使干擾訊號之影響變大，因而可能產生錯誤的取樣結果。因此，通常藉由消去一部份的類比訊號來產生計算後類比訊號，以使得計算後類比訊號能落在接收端類比數位轉換器所能處理的範圍之內。然而，因為各種因素，可能使得類比訊號被消去的量不正確，進而讓計算後類比訊號產生延遲或變形，以至於所消去的訊號部份並不如原先預期般地落在正確的位置上。為此，亟需一能解決此問題的方法。
本發明之一目的為提供一種收發器，其具有一機制以提供延遲訊號給收發器中之元件以作為取樣或延遲之用，或者提供多相位時脈訊號給收發器中之元件作為取樣之用，藉以得到較佳之取樣點或較佳之訊號。
本發明之一實施例揭露一種收發器，包含：一第一數位類比轉換器，用以接收一第一數位訊號以產生一類比訊號；一運算電路，耦接至該第一數位類比轉換器，用以接收該類比訊號以及一回饋訊號以產生一運算後類比訊號；一類比數位轉換器，耦接至該運算電路，用以根據該運算後類比訊號產生一第二數位訊號；一數位訊號處理電路，耦接至該類比數位轉換器，用以處理該第二數位訊號以產生一處理後數位訊號；一第二數位類比轉換器，耦接至該數位訊號處理電路，用以根據該處理後數位訊號產生該回饋訊號；一可調式延遲電路，耦接至該第一數位類比轉換器以及該第二數位類比轉換器，用以根據一控制訊號來延遲一時脈訊號以提供所須延遲時脈訊號來調整該第一數位類比轉換器以及該第二數位類比轉換器中至少其一的取樣點；以及一控制電路，耦接至該數位訊號處理電路以及該可調式延遲電路，用以根據該處理後數位訊號來產生該控制訊號。
本發明之一實施例揭露一種訊號收發方法，此方法包含：使用一第一數位類比轉換器接收一第一數位訊號以產生一類比訊號；依據該類比訊號以及一回饋訊號以產生一運算後類比訊號；取樣運算後類比訊號產生一第二數位訊號；依據第二數位訊號以產生一處理後數位訊號；使用一第二數位類比轉換器根據該處理後數位訊號產生該回饋訊號；根據該處理後數位訊號產生該控制訊號；以及根據該控制訊號以調整該第一數位類比轉換器以及該第二數位類比轉換器中之至少其一的取樣點。
本發明之另一實施例揭露了一種收發器，包含：一第一數位類比轉換器，用以接收一第一數位訊號以產生一類比訊號；一運算電路，耦接至該第一數位類比轉換器，用以接收該類比訊號以及一回饋訊號以產生一運算後類比訊號；一類比數位轉換器，耦接至該運算電路，用以取樣該運算後類比訊號產生一第二數位訊號；一數位訊號處理電路，耦接至該類比數位轉換器，用以處理該第二數位訊號以產生一處理後數位訊號；一第二數位類比轉換器，耦接至該數位訊號處理電路，用以根據該處理後數位訊號產生該回饋訊號；一多相位時脈訊號產生器，用以提供複數個不同相位的時脈訊號給該類比數位轉換器及第二數位類比轉換器中之至少其一；以及一決定電路，耦接至該類比數位轉換器，用以根據該些時脈訊號來取樣該運算後類比訊號所得之複數個取樣值，並根據該複數個取樣值來決定一取樣時脈訊號。
本發明之一實施例揭露一種訊號收發方法，此方法包含：接收一第一數位訊號以產生一類比訊號；接收該類比訊號以及一回饋訊號以產生一運算後類比訊號；使用一類比數位轉換器取樣該運算後類比訊號產生一第二數位訊號；處理該第二數位訊號以產生一處理後數位訊號；使用一數位類比轉換器根據該處理後數位訊號產生該回饋訊號；提供複數個不同相位的時脈訊號給該類比數位轉換器或該數位類比轉換器；以及根據該複數個時脈訊號來對該處理後數位訊號進行取樣所得之複數個取樣值，以便根據該複數個取樣值來決定一目標時脈訊號。
第1圖繪示了根據本發明之第一實施例的收發器100之功能方塊圖。如第1圖所示，收發器100包含一傳送端數位類比轉換器(TX DAC)101、一混合電路103、一減法器105、一類比前端電路(Analog Front End)107、一接收端類比數位轉換器(Extra DAC)109、一數位訊號處理電路111、一額外數位類比轉換器113、一控制電路117以及一可調式延遲電路115。其中TX DAC 101接收一數位訊號DS1 而產生一類比訊號AS，此處的類比訊號AS通常會具有因為通道而產生的干擾訊號NS。混合電路103為一干擾抑制電路，用以消除類比訊號AS中所包含的干擾訊號NS。減法器105接收類比訊號AS以及一回饋訊號FB以產生一運算後類比訊號CAS。類比前端電路107可包含有可程式增益放大器(PGA)、低通濾波器和類比數位轉換器等，可用以減少干擾以增加訊號的品質。接收端類比數位轉換器109用以根據運算後類比訊號CAS產生一第二數位訊號DS2 。數位訊號處理電路111用以處理第二數位訊號DS2 以產生一處理後數位訊號PDS。額外數位類比轉換器113用以根據處理後數位訊號PDS產生回饋訊號FB。須注意的是，混合電路103亦可以其他干擾抑制電路代替。而且，減法器105亦可視需要而以其他電路代替。
該收發器100利用可調式延遲電路115(例如，DLL)用以根據一控制訊號CS1 來延遲一時脈訊號CLK以分別提供所須的延遲時脈訊號DCLK1 、DCLK2 給傳送端數位類比轉換器101以及額外數位類比轉換器113中之至少其一，以作為其取樣之依據。控制電路117用以根據處理後數位訊號PDS以產生控制訊號CS1 給可調式延遲電路115，若收發器100具有混合電路103或類比前端電路107，且混合電路103或類比前端電路107具有延遲單元，則控制電路117更可依據處理後數位訊號PDS來產生控制訊號CS2 、CS3 給混合電路103或類比前端電路107以控制其延遲量。藉由這樣的機制，可使接收端類比數位轉換器109的取樣點不落在干擾訊號NS之訊號轉換點，請見第2圖。第2圖繪示了干擾訊號之訊號轉換點的時序圖。如第2圖所示，X,Y處即為訊號之轉換點，若取樣點位於X,Y處，則干擾訊號NS的影響會變大，因此若使取樣點位於X,Y處之外，例如第2圖所示之A,B處，則可以使干擾訊號NS對最後的處理後數位訊號PDS產生較少的影響。
或者，控制電路117亦可根據數位訊號處理電路111處理後數位訊號PDS的訊號品質如SNR(Signal－to Noise Ratio)、BER(Bit Error Rate)等來控制傳送端數位類比轉換器101、額外數位類比轉換器113之取樣位置，或者混合電路103、類比前端電路107的延遲量來使得處理後數位訊號PDS具有較佳之訊號品質。須注意的是，控制電路117可以硬體或軟體的方式呈現，舉例來說，其可併入數位訊號處理電路111中，或以演算法的方式產生控制訊號。熟知此項技藝者當可藉由本發明之描述以其他手段達成與控制電路117相同的功效，此皆應包含在本發明的範圍之內。
第3圖繪示了第1圖之訊號收發方法的流程圖。本領域的人士可由本發明的第1圖所示的詳細技術特徵以及第3圖的內容即可輕易明瞭本發明之訊號收發的方法，故於此不再贅述第3圖的各個步驟。
第4圖繪示了根據本發明之第二實施例的收發器之功能方塊圖。如第4圖所示，收發器400包含一傳送端數位類比轉換器401、一混合電路403、一減法器405、一類比前端電路407、一接收端類比數位轉換器409、一數位訊號處理電路411、額外數位類比轉換器413、多相位時脈訊號產生器415以及決定電路417。同樣的，傳送端數位類比轉換器401、混合電路403、減法器405、類比前端電路407、接收端類比數位轉換器409、數位訊號處理電路411以及額外數位類比轉換器413之動作方式與第1圖所示之動作相同，故於此不再贅述。
收發器400之多相位時脈訊號產生器415用以提供複數個不同相位的時脈訊號CLK1－n 分別給接收端數位類比轉換器409或額外數位類比轉換器413中之至少其一。決定電路417用以紀錄額外數位類比轉換器413根據時脈訊號CLK1－n 來取樣處理後數位訊號PDS所產生的複數個取樣值SV1－n ，並根據取樣值SV1－n 來決定那一相位的時脈訊號為一目標時脈訊號。一實施例中，決定電路417係控制多相位時脈訊號產生器415以產生目標時脈訊號。此外，決定電路417亦可被整合至數位處理電路411中，亦即，可利用數位處理電路411來紀錄取樣值SV1－n 並根據取樣值SV1－n 來決定那一相位的時脈訊號為一目標時脈訊號。
如熟知此項技藝者所知悉，欲判斷取樣相位的好壞，可利用一目標元件(此例中為額外數位類比轉換器413)之取樣值來作判斷，若是好的取樣相位，則其取樣值理論上會為最大值。因此決定電路417在判斷那一取樣相位為較佳時，可利用額外數位類比轉換器413的取樣值來作判斷，若取樣值最大時，便可決定取樣相位為最佳之相位。當然，熟知此項技藝者亦可利用其他機制來判斷最佳取樣相位，其亦應屬本發明的範圍之內。最佳之取樣相位決定後，收發器中的接收端類比數位轉換器便可取得正確的訊號以獲得正確的1,0值，且在消去類比訊號AS而使其落於接收端類比數位轉換器之處理範圍的精確性得以提昇。
第5圖繪示了第4圖之訊號收發方法的流程圖。本領域的人士可由本發明的第4圖所示的詳細技術特徵以及第5圖的內容即可輕易明瞭本發明之訊號收發的方法，故於此不再贅述第5圖的各個步驟。
藉由上述之裝置和方法，可以使收發器中的接收端類比數位轉換器取樣到較佳之位置，並可在利用減法器消去部份類比訊號時，能消去較正確之部份，以得到較好之訊號品質。而且，除了乙太網路之外，本發明之裝置和方法更可運用在其他通訊系統上。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100,400．．．收發器
101,401．．．傳送端數位類比轉換器
102．．．通道
103,403．．．混合電路
105,405．．．減法器
107,407．．．類比前端電路
109,409．．．接收端類比數位轉換器
111,411．．．數位處理電路
113,413．．．額外數位類比轉換器
115．．．可調式延遲電路
117．．．控制電路
415．．．多相位時脈產生器
417．．．決定電路
第1圖繪示了根據本發明之第一實施例的收發器之功能方塊圖。
第2圖繪示了干擾訊號之訊號轉換點的時序圖。
第3圖繪示了第1圖之訊號收發方法的流程圖。
第4圖繪示了根據本發明之第二實施例的收發器之功能方塊圖。
第5圖繪示了第4圖之訊號收發方法的流程圖。
100．．．收發器
101．．．傳送端數位類比轉換器
103．．．混合電路
105．．．減法器
107．．．類比前端電路
109．．．接收端類比數位轉換器
111．．．數位處理電路
113．．．額外數位類比轉換器
115．．．可調式延遲電路
117．．．控制電路

Claims (12)

  1. 一種可調整取樣點的訊號收發器，包含：一第一數位類比轉換器，用以接收一第一數位訊號以產生一類比訊號；一運算電路，耦接至該第一數位類比轉換器，用以接收該類比訊號以及一回饋訊號以產生一運算後類比訊號；一類比數位轉換器，用以根據該運算後類比訊號產生一第二數位訊號；一數位訊號處理電路，用以處理該第二數位訊號以產生一處理後數位訊號；一第二數位類比轉換器，用以根據該處理後數位訊號產生該回饋訊號；一可調式延遲電路，用以根據一控制訊號來延遲一時脈訊號以調整該第一數位類比轉換器、該第二數位類比轉換器及該類比數位轉換器中之至少其一的取樣點；一控制電路，用以根據該處理後數位訊號來產生該控制訊號；以及一類比前端電路，耦接於該類比數位轉換器與該運算電路之間，並包含有至少一延遲電路；其中，該控制電路更耦接至該類比前端電路以根據該處理後數位訊號控制該類比前端電路之延遲量。
  2. 如第1項所述之訊號收發器，其中該類比訊號包含該訊號傳輸通道所造成的干擾訊號，且該收發器更包含有： 一干擾抑制電路，耦接於該第一數位類比轉換器以及該運算單元以抑制該干擾訊號並包含至少一延遲單元；其中，該控制電路更耦接至該干擾抑制電路以根據該處理後數位訊號控制該干擾抑制電路之延遲量。
  3. 如第1項所述之訊號收發器，其中該類比訊號包含有一傳輸通道所造成的干擾訊號，其中該控制電路係透過控制該類比前端電路之延遲量來使得該類比數位轉換電路之取樣點能落於該干擾訊號之特定取樣點。
  4. 如第3項所述之訊號收發器，其中該特定取樣點位於該干擾訊號發生訊號轉換的部份之外。
  5. 一種可調整取樣點的訊號收發器，包含：一第一數位類比轉換器，用以接收一第一數位訊號以產生一類比訊號；一運算電路，耦接至該第一數位類比轉換器，用以接收該類比訊號以及一回饋訊號以產生一運算後類比訊號；一類比數位轉換器，用以取樣該運算後類比訊號產生一第二數位訊號；一數位訊號處理電路，用以處理該第二數位訊號以產生一處理後數位訊號；一第二數位類比轉換器，用以根據該處理後數位訊號產生該回饋 訊號；一多相位時脈訊號產生器，用以提供複數個不同相位的時脈訊號給該類比數位轉換器及第二數位類比轉換器中之至少其一；以及一決定電路，用以根據取樣該回饋訊號以得到複數個取樣值，並根據該複數個取樣值來決定一取樣時脈訊號。
  6. 如第5項所述之訊號收發器，其中該運算電路係為一減法器，用以從該類比訊號減去該回饋訊號以產生該運算後類比訊號。
  7. 一種可調整取樣點的訊號收發方法，使用於一收發器，該方法包含：使用一第一數位類比轉換器接收一第一數位訊號以產生一類比訊號；依據該類比訊號以及一回饋訊號以產生一運算後類比訊號；取樣該運算後類比訊號產生一第二數位訊號；依據該第二數位訊號以產生一處理後數位訊號；使用一第二數位類比轉換器根據該處理後數位訊號產生該回饋訊號；根據該處理後數位訊號產生該控制訊號；根據該控制訊號以調整該第一數位類比轉換器以及該第二數位類比轉換器中之至少其一的取樣點；以及 根據該處理後數位訊號調整該收發器之一類比前端電路之延遲量。
  8. 如第7項所述之訊號收發方法，更包含有：根據該處理後數位訊號控制該收發器之一干擾抑制電路之延遲量。
  9. 如第8項所述之訊號收發方法，其中根據該控制訊號調整該第二數位訊號中之取樣點以落於該干擾訊號之特定取樣點。
  10. 如第9項所述之訊號收發方法，其中該特定取樣點位於該干擾訊號發生訊號轉換的部份之外。
  11. 一種可調整取樣點的訊號收發方法，使用於一收發器，該方法包含：接收一第一數位訊號以產生一類比訊號；接收該類比訊號以及一回饋訊號以產生一運算後類比訊號；使用一類比數位轉換器取樣該運算後類比訊號產生一第二數位訊號；根據該第二數位訊號產生一處理後數位訊號；使用一數位類比轉換器根據該處理後數位訊號產生該回饋訊號；提供複數個不同相位的時脈訊號給該類比數位轉換器或該數位類比轉換器；以及 對該回饋訊號進行取樣以得到複數個取樣值，以便根據該複數個取樣值來決定一目標時脈訊號。
  12. 如第11項所述之訊號收發方法，更包含有：決定該些時脈訊號中，對應該些取樣值中之最大值者為該目標時脈訊號。
TW097100297A 2008-01-04 2008-01-04 可調整取樣點的訊號收發器以及訊號收發方法 TWI390860B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097100297A TWI390860B (zh) 2008-01-04 2008-01-04 可調整取樣點的訊號收發器以及訊號收發方法
US12/346,897 US8165188B2 (en) 2008-01-04 2008-12-31 Transceiver with adjustable sampling values and signal transceiving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097100297A TWI390860B (zh) 2008-01-04 2008-01-04 可調整取樣點的訊號收發器以及訊號收發方法

Publications (2)

Publication Number Publication Date
TW200931824A TW200931824A (en) 2009-07-16
TWI390860B true TWI390860B (zh) 2013-03-21

Family

ID=40844517

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097100297A TWI390860B (zh) 2008-01-04 2008-01-04 可調整取樣點的訊號收發器以及訊號收發方法

Country Status (2)

Country Link
US (1) US8165188B2 (zh)
TW (1) TWI390860B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9264276B1 (en) * 2014-11-14 2016-02-16 Altera Corporation Adaptations for partial response summation node embedded FPGA transceiver
TWI733434B (zh) * 2020-05-06 2021-07-11 瑞昱半導體股份有限公司 訊號處理電路及其訊號處理方法
CN113746494B (zh) * 2020-05-15 2022-10-18 华为技术有限公司 一种回波抵消方法及收发机

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618480B1 (en) 1997-04-30 2003-09-09 Texas Instruments Incorporated DAC architecture for analog echo cancellation
US7221723B2 (en) 2001-11-27 2007-05-22 Agilent Technologies, Inc. Multi-phase sampling
US7167883B2 (en) * 2001-12-17 2007-01-23 Mysticom Ltd. Filter with multipliers operating in ones complement arithmetic
US7082157B2 (en) * 2002-12-24 2006-07-25 Realtek Semiconductor Corp. Residual echo reduction for a full duplex transceiver
US7720015B2 (en) 2005-08-17 2010-05-18 Teranetics, Inc. Receiver ADC clock delay base on echo signals
JP4756954B2 (ja) 2005-08-29 2011-08-24 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路

Also Published As

Publication number Publication date
US8165188B2 (en) 2012-04-24
TW200931824A (en) 2009-07-16
US20090175322A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
US7269211B2 (en) Residual echo reduction for a full duplex transceiver
JP6697007B2 (ja) 受信機の較正および追跡
EP2131523B1 (en) Clock data restoration device
US7386067B2 (en) Frequency offset cancellation circuit for data determination in wireless communications
US8643517B2 (en) Gradient-based approach to sample-time mismatch error calibration in a two-channel time-interleaved analog-to-digital converter
US7720015B2 (en) Receiver ADC clock delay base on echo signals
US6618436B2 (en) Digital base-band receiver
US7203476B2 (en) Method and apparatus for minimizing baseband offset error in a receiver
US11265190B2 (en) Variable gain amplifier and sampler offset calibration without clock recovery
TWI390860B (zh) 可調整取樣點的訊號收發器以及訊號收發方法
US20220173945A1 (en) Adjusting receiver frequency to compensate for frequency offset during a sounding sequence used for fractional time determination
WO2021184000A1 (en) Interleaving adc error correction methods for ethernet phy
US10985769B2 (en) Transceiver with in-phase and quadrature-phase coupling correction
US10409322B2 (en) Clock generating circuit, serial-parallel conversion circuit, and information processing device
EP1916763A1 (en) Method and system for digital tracking in direct and polar modulation
US7123666B2 (en) Gaussian minimum shift key transmitter with feedforward phase compensation
KR20090043897A (ko) Ｉｓｉ 제어 방법 및 그 방법을 이용하는 반도체 메모리장치
US8432960B2 (en) Digital adaptive channel equalizer
CN101488779B (zh) 具有可调整取样点的收发器及其相关收发讯方法
US7900113B2 (en) Debug circuit and a method of debugging
US7123665B2 (en) Method and apparatus for measuring phase error of a modulated signal
CN113659982B (zh) 信号处理电路及其信号处理方法
TWI733434B (zh) 訊號處理電路及其訊號處理方法
US8798568B2 (en) Signal transmission method, transmission circuit and apparatus
US20210135706A1 (en) Transceiver and signal processing method applied in transceiver