TWI389275B - Intermediate substrate and intermediate substrate manufacturing method - Google Patents

Intermediate substrate and intermediate substrate manufacturing method Download PDF

Info

Publication number
TWI389275B
TWI389275B TW097143743A TW97143743A TWI389275B TW I389275 B TWI389275 B TW I389275B TW 097143743 A TW097143743 A TW 097143743A TW 97143743 A TW97143743 A TW 97143743A TW I389275 B TWI389275 B TW I389275B
Authority
TW
Taiwan
Prior art keywords
wiring
pad
insulating layer
interposer
electronic component
Prior art date
Application number
TW097143743A
Other languages
English (en)
Other versions
TW200929476A (en
Inventor
Hajime Sakamoto
Shuichi Kawano
Daiki Komatsu
Toshiki Furutani
Hiroshi Segawa
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW200929476A publication Critical patent/TW200929476A/zh
Application granted granted Critical
Publication of TWI389275B publication Critical patent/TWI389275B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

中介基板及中介基板之製造方法
本發明係關於一種中介基板及中介基板之製造方法。
作為供複數個邏輯電路、記憶體等電子零件所搭載之中間基板，使用有被稱作中介基板之基板。
搭載於中介基板上之電子零件近年來正推進高密度化，為了自電子零件引出較多之配線而使用有BGA(Ball Grid Array，球狀柵格陣列)等之表面安裝方式。
於如此之用以搭載電子零件之中介基板中，必需自與一個電子零件相連接之部位將配線引出至連接於另一電子零件之配線。因此，必需於中介基板內進行較多之配線之引繞。
又，電子零件進行處理之資料量增大，必需於中介基板內進行大容量之信號傳送、高速信號傳送。
並且，為了進行大容量之信號傳送、高速信號傳送，必需使一個電子零件與另一電子零件之間之配線的配線電阻較小。
於專利文獻1中揭示有一種於積層之複數個有機絕緣層上分別形成配線而搭載電子零件之方式的中介基板。
另一方面，亦已知有一種使用半導體製造步驟中所用之金屬鑲嵌法等配線形成方法，於無機絕緣層形成配線而搭載電子零件之方式的中介基板。
[專利文獻1]日本專利特開2006-19433號公報
如專利文獻1中所揭示之所有配線均形成於有機絕緣層上之中介基板中，於製程方面，配線之L/S(線與間隙)存在界限(3μm/3μm)，難以形成L/S較之更小之微細配線。因此，為了對較多之配線進行引繞，無論如何必需增加絕緣層之層數。
並且，於絕緣層之層數較多之中介基板中，配線之長度必然會變長，故而於一個電子零件與另一電子零件之間之配線上電感成分會變大。
又，基板整體厚度會因所積層之絕緣層之厚度而相應地變厚。進而，有可能會因由絕緣層上之配線所引起之凹凸而導致基板之平坦性降低。
另一方面，於所有配線均係使用半導體製程而形成於無機絕緣層上之中介基板中，可形成L/S較小之微細配線。因此，可製作可進行較多之微細配線之引繞之中介基板，而無需增多絕緣層之層數。然而，若一個電子零件與另一電子零件之間之配線之L/S較小，配線之厚度較小，則如此之配線之電阻容易變得極大。當配線之距離較大時，配線電阻之增加變得顯著。因此，所有配線均係藉由半導體製程而形成之中介基板並不適合於電子零件間之大容量之信號傳送。
鑒於如上所述之問題，本發明之目的在於提供一種能以儘可能少之層數來進行較多之配線之引繞，且適合於電子零件間之大容量信號傳送之中介基板，以及提供一種此種中介基板之製造方法。
本發明者們著眼於，可將用於搭載複數個電子零件之中介基板上之配線大致分成兩種。一種係用於電子零件之下之引繞之配線，係在由於相對於配線之條數而言面積狹窄故而必需進行微細配線之區域中所設置的配線。另一種係電子零件間之配線，係配線之距離相對較長，且在由於相對於配線之條數而言面積相對較有餘裕故而並非很需要微細配線之區域中所設置的配線。
本發明者們發現，藉由微細配線來形成用以進行電子零件之下之引繞之配線，且，藉由配線電阻較小之配線來形成電子零件間之距離較長之配線，藉此能夠提供一種可於中介基板內微細地進行較多之配線之引繞，且適合於大容量信號傳送及高速信號傳送之中介基板，從而完成本發明。
亦即，請求項1之中介基板之特徵在於，包括：支持基板；第1絕緣層，其形成於上述支持基板上，且含有無機材料；第1焊盤，其形成於上述第1絕緣層上；第2焊盤，其形成於上述第1絕緣層上；第1配線，其形成於上述第1絕緣層上，且將上述第1焊盤與上述第2焊盤電性連接；第2絕緣層，其形成於上述第1絕緣層、上述第1焊盤、上述第2焊盤及上述第1配線上，且具有第1通孔導體用之第1開口部及第2通孔導體用之第2開口部；第1焊墊，其形成於上述第2絕緣層上，用以搭載第1電子零件；第2焊墊，其形成於上述第2絕緣層上，用以搭載第2電子零件；第2配線，其形成於上述第2絕緣層上；第1通孔導體，其形成於上述第1開口部上，且將上述第1焊盤與上述第1焊墊電性連接；以及第2通孔導體，其形成於上述第2開口部上，且將上述第2焊盤與上述第2配線電性連接；且上述第1焊墊與上述第2焊墊經由上述第1配線及上述第2配線而電性連接，上述第2配線之配線長度長於上述第1配線，且厚度大於上述第1配線。
又，請求項2之中介基板之特徵在於，包括：支持基板；第1絕緣層，其形成於上述支持基板上，且含有無機材料；第1焊盤，其形成於上述第1絕緣層上；第2焊盤，其形成於上述第1絕緣層上；第1配線，其形成於上述第1絕緣層上，且將上述第1焊盤與上述第2焊盤電性連接；第2絕緣層，其形成於上述第1絕緣層、上述第1焊盤、上述第2焊盤及上述第1配線上，且具有第1通孔導體用之第1開口部及第2通孔導體用之第2開口部；第1焊墊，其形成於上述第2絕緣層上，用以搭載第1電子零件；第2焊墊，其形成於上述第2絕緣層上，用以搭載第2電子零件；第2配線，其形成於上述第2絕緣層上；第1通孔導體，其形成於上述第1開口部上，且將上述第1焊盤與上述第1焊墊電性連接；以及第2通孔導體，其形成於上述第2開口部上，且將上述第2焊盤與上述第2配線電性連接；且上述第1焊墊與上述第2焊墊經由上述第1配線及上述第2配線而電性連接，上述第2配線之單位長度之配線電阻小於上述第1配線。根據請求項1及請求項2之發明，於含有無機材料之第1絕緣層上，形成有第1焊盤、第2焊盤及第1配線，且第1配線將第1焊盤與第2焊盤電性連接。又，於第1絕緣層上之第2絕緣層上，形成有第2配線。該第2配線之配線長度長於第1配線，且厚度大於第1配線。換言之，第2配線之單位長度之配線電阻小於第1配線。亦即，第1電子零件與第2電子零件之間之配線係含有在第1電子零件之下方進行微細之引繞的第1配線、及配線長度長於第1配線且厚度大於第1配線之第2配線。於該等之第1電子零件與第2電子零件之間之配線中，例如利用第1配線來僅進行第1電子零件之連接端子間所必需之微細之引繞，並利用單位長度之配線電阻較小之第2配線來構成第1電子零件與第2電子零件之間之配線的大部分，藉此可有效地降低配線電阻。進而，可製作適合於大容量信號傳送之中介基板。
進而，藉由可利用第1絕緣層之第1配線來進行微細之引繞，無需增加層數使配線逐漸呈扇形散開，而能夠以較少之層數來應對電子零件之端子之精細化。
再者，配線電阻之測定方法並無特別限定。例如藉由將電阻測定器經由探針連接於特定之配線而測定配線電阻。作為測定機器，例如可列舉Agilent Technology股份有限公司製造之電阻測定器(型號：4194A)。
請求項3之中介基板中，上述第2配線之長度相對於將上述第1電子零件與上述第2電子零件之間進行連接的總配線長度之比例為60~90%。
若如此般決定第2配線之長度之比例，則配線電阻較小之第2配線之長度之比例變大，故而容易使2個電子零件間之配線電阻減小。
請求項4之中介基板中，上述第2配線之厚度相對於上述第1配線之厚度之比例大於1且為15以下。
若設為該範圍，則可抑制中介基板之翹曲，並且，例如於因熱歷程而導致有機絕緣層膨脹收縮時亦容易確保第2配線與有機絕緣層之密著。亦即，當第2配線之厚度相對於第1配線之厚度之比例小於1時，無法充分確保中介基板之剛性，有可能會因半導體元件與中介基板之間之熱膨脹係數之不同而導致中介基板產生翹曲。另一方面，當第2配線之厚度相對於第1配線之厚度之比例超過15時，若假定配線寬度相同，則第2配線之縱橫比會變得較大，例如於因熱歷程而導致有機絕緣層膨脹收縮時，第2配線容易追隨於該有機絕緣層之膨脹收縮，從而有可能導致第2配線相對於有機絕緣層之密著性下降。
請求項5之中介基板中，上述第2絕緣層含有有機材料。
藉由將第2絕緣層設為有機材料，可提高中介基板之耐衝擊性，從而可抑制破裂等。
請求項6之中介基板中，上述第2焊盤設於上述第1焊墊之形成區域之外側。
所謂「第1焊墊之形成區域」，係指包含所有第1焊墊之區域，且係指平面面積最小之特定區域。該區域亦稱作「第1電子零件之投影區域」。
此處，第1焊墊之形成區域(第1電子零件之投影區域)係第1電子零件之正下方之區域，係由於用以配線之面積受到限制而必需進行微細之配線引繞之區域。與此相對，第1焊墊之形成區域(第1電子零件之投影區域)之外側係電子零件間之區域，且係無需進行很微細之配線引繞之區域。
若於如此之位置上設有第2焊盤，則可自與第1電子零件之連接端子(及與上述連接端子相連接之第1焊墊)電性連接的第1焊盤開始，使用微細配線之第1配線而於第1焊盤間進行引繞，並向第1焊墊之形成區域(第1電子零件之投影區域)之外側引出第1配線，並使其連接於位於空間相對較有餘裕之區域中的第2焊盤。亦即，可自必需進行微細配線之區域而將配線引出至並不很需要微細配線之區域。
請求項7之中介基板中，上述第1配線係藉由金屬鑲嵌法而形成，上述第2配線係藉由半加成法(semi-additive)而形成。
藉由金屬鑲嵌法而形成之第1配線成為微細配線。又，藉由半加成法而形成之第2配線成為厚度大於藉由金屬鑲嵌法而形成之第1配線，且單位長度之電阻小於藉由金屬鑲嵌法而形成之第1配線之配線。
請求項8之中介基板中，上述第1配線之L/S小於上述第2配線之L/S。
若使第1配線之L/S小於第2配線之L/S，則可容易地進行第1絕緣層內之微細配線之引繞。
請求項9之中介基板中，上述第2通孔導體之間距大於上述第1通孔導體之間距。
第1通孔導體由於係與用以搭載電子零件之第1焊墊相連接，因此藉由使其間距較小，而可搭載連接端子間之間距較小之電子零件。並且，本發明中之第1配線於第1焊墊之形成區域(第1電子零件之投影區域)之外側呈扇形散開。亦即，與第1通孔導體之間距相比，第2通孔導體之間距相對較大，故而可容易地進行L/S相對較大之第2配線之形成。
請求項10之中介基板中，含有上述第1絕緣層、上述第1焊盤、上述第2焊盤及上述第1配線之表面為平坦。
若該表面為平坦，則可於該面上高精度地形成第2絕緣層、第1通孔導體、第2通孔導體及第2配線等，且可製作平坦性較高之中介基板。
請求項11之中介基板中，上述第1焊盤之直徑大於上述第1通孔導體之直徑，且，上述第2焊盤之直徑亦大於上述第2通孔導體之直徑。若如此般決定焊盤與通孔導體之直徑之關係，則可確保焊盤與通孔導體之接觸面積而使導通變得良好，從而可提高雙方之連接可靠性。又，於形成第1開口部及第2開口部時，於各焊盤上確保了相對於各開口部之剩餘部分，故而無需嚴格之對準管理，可實現步驟之簡化。
又，請求項12之中介基板中，上述第1焊盤之直徑與上述第1通孔導體之直徑相等，且，上述第2焊盤之直徑與上述第2通孔導體之直徑相等。若如此般決定焊盤與通孔導體之直徑之關係，則於各焊盤上未形成相對於各開口部之剩餘部分，故而可確保焊盤間之間隔比先前更寬，可實現配線之進一步之高密度化。
請求項13之中介基板中，上述支持基板包含矽。
包含矽之支持基板由於平坦度極高，故而可於其表面上形成微細之配線。進而，藉由導入作為支持基板之矽而可提高中介基板之剛性，故而可有效地抑制因所搭載之複數個電子零件與中介基板之間之熱膨脹係數之不同所引起之中介基板之翹曲。
請求項14之中介基板中，進而設有於上述第1焊墊上及上述第2焊墊上分別具有開口之保護膜。
據此，內側之配線層得到保護，可抑制該等之損傷。
請求項15之中介基板中，上述第1絕緣層及上述第2絕緣層分別各設有一層。
若第1絕緣層及第2絕緣層分別各設有一層，則中介基板整體之厚度較薄，可製作搭載電子零件時之安裝高度較低之基板。又，於可極力縮短電子零件間之配線長度之觀點考慮，可實現配線電阻之降低。
請求項16之中介基板中，上述第1絕緣層設有複數層。
藉由設置複數層含有無機材料之第1絕緣層，可降低中介基板之熱膨脹係數。
請求項17之中介基板中，於上述第1絕緣層與上述第2絕緣層之間設有無機膜。
若於第1絕緣層與第2絕緣層之間設有無機膜，則可提高第1絕緣層與第2絕緣層之間之密著性。
請求項18之中介基板之製造方法之特徵在於包括以下步驟：於支持基板上，形成含有無機材料之第1絕緣層之步驟；於上述第1絕緣層上形成第1配線之步驟；於上述第1絕緣層上及上述第1配線上形成第2絕緣層之步驟；以及於上述第2絕緣層上，形成配線長度長於上述第1配線且厚度大於上述第1配線之第2配線之步驟。
根據如此之步驟，能夠製造具有進行微細引繞之第1配線、以及配線長度長於第1配線且厚度大於(單位長度之配線電阻小於)第1配線之第2配線的中介基板。
如此之中介基板中，於第1電子零件與第2電子零件之間之配線中，例如利用第1配線來僅進行第1電子零件之連接端子間所必需之微細之引繞，並利用第2配線來構成第1電子零件與第2電子零件之間之配線之大部分，藉此可有效地降低配線電阻。進而，可製作適合於大容量信號傳送之中介基板。
請求項19之中介基板之製造方法中，使上述第2配線形成得比上述第1配線厚。
於此構成之情形時，能夠製造可利用單位長度之配線電阻較小之第2配線來進行電子零件間之大部分之連接的中介基板。
請求項20之中介基板之製造方法中，利用半加成法而形成上述第2配線。
藉由使用半加成法，能夠簡便且低成本地形成配線長度長於第1配線且厚度大於(單位長度之配線電阻小於)第1配線之第2配線。
請求項21之中介基板之製造方法中，利用金屬鑲嵌法而形成上述第1配線。
藉由使用金屬鑲嵌法，能夠高精度地形成進行微細引繞之第1配線。進而，可形成平坦性較高之配線。
請求項22之中介基板之製造方法中，於上述第1絕緣層之表面形成無機膜。
藉由形成無機膜，於在無機膜上形成第2絕緣層時可提高第1絕緣層與第2絕緣層之間之密著性。
以下，對本發明之實施形態進行說明。
圖1係以模式方式表示使用本發明之中介基板之態樣之一例的剖面圖。
本實施形態之中介基板1，如圖1所示，配置於第1電子零件50、第2電子零件60(各電子零件包括邏輯電路及/或記憶體等半導體元件)與印刷配線板100之間。本發明之中介基板具有將複數個電子零件彼此連接之配線。
電子零件50及電子零件60與中介基板1例如經由凸塊42而連接，中介基板1與印刷配線板100例如經由引線110而連接。再者，作為各種零件之連接方法，並不限定於此。
(第一實施形態)
圖2係以模式方式表示本發明之中介基板之一例之一部分的立體剖面圖。於圖2中，省略了存在於圖2所示區域之更右側之第2電子零件所搭載之一側之區域，而僅表示了第1電子零件所搭載之一側之區域。
又，圖2中，為了表示第2絕緣層及保護膜之內部，而以模式方式表示了透過第2絕緣層及保護膜之狀態。又，為了表示第1電子零件與凸塊、第1焊墊之位置關係，而以模式方式表示了透過第1電子零件之密封樹脂之狀態。
圖3係圖2所示之中介基板之A-A線剖面圖，表示了以包含第1配線與第2配線之方式而沿垂直方向切斷而成之剖面。
本實施形態之中介基板1具有：支持基板10；含有無機材料之第1絕緣層20；形成於第1絕緣層20之內部之第1配線21；含有有機材料之第2絕緣層30；以及形成於第2絕緣層30上之第2配線31。另外，於圖2及圖3中表示了搭載有第1電子零件50之情形。
以下，對於該等各部位之細節，參照圖2及圖3自下側起依次進行說明。
首先，對支持基板10進行說明。
作為形成本實施形態中之支持基板10之材料，可列舉矽、氮化矽、碳化矽、氮化鋁、莫來石等。該等中，就表面之平坦度較高而可形成微細之配線之觀點而言，較好的是使用矽。
作為該支持基板10之厚度，並無特別限定，但較好的是30~500μm。
當支持基板10之厚度小於30μm時，有可能會無法確保中介基板之剛性。另一方面，當支持基板10之厚度超過500μm時，會導致中介基板整體之厚度增加，因而不佳。
繼而，對第1絕緣層及其周邊之構成進行說明。
又，於第1絕緣層20之內部形成有第1焊盤22、第2焊盤23及第1配線21。
本實施形態中之第1絕緣層20係含有SiO2 (二氧化矽)、Si3 N4 (氮化矽)等無機材料之層。對於具體之層構成之一例，於本實施形態之中介基板之製造方法之項目中進行說明。
第1焊盤22係以第1焊盤22之上表面自第1絕緣層20之上表面露出之狀態而形成於第1絕緣層20中，且位於第1電子零件50之正下方，亦即，位於第1焊墊34之形成區域R內。
第2焊盤23係以第2焊盤23之上表面自第1絕緣層20之上表面露出之狀態而形成於第1絕緣層20中，且位於第1焊墊34之形成區域R之外。
第1配線21形成於第1絕緣層20之內部，且將第1焊盤22與第2焊盤23電性連接。
又，第1焊盤22、第2焊盤23及第1配線21係含有鍍銅及鍍銅之下之片材層126(參照圖3)。對於片材層之構成之一例，於本實施形態之中介基板之製造方法之項目中進行說明。
於本實施形態中，第1焊盤22、第2焊盤23及第1配線21係藉由金屬鑲嵌法而形成，且第1配線21之L/S比後述第2配線31之L/S小。
再者，第1配線之L/S並無特別限定，只要是可進行第1焊墊之形成區域內之配線之引繞之範圍即可。較理想的是L/S=1μm/1μm左右，但亦可比其更精細。
該第1配線21之厚度小於後述第2配線之厚度。本實施形態中之第1配線21之厚度並無特別限定，但較好的是2μm以下。當第1配線21之厚度為2μm以下時，除了可實現配線之精細化以外，製程亦變得容易，可實現成本降低。
又，由於第1焊盤22、第2焊盤23及第1配線21係藉由金屬鑲嵌法而形成，故而含有第1絕緣層20、第1焊盤22、第2焊盤23及第1配線21之表面變得平坦。
又，於本實施形態中，第1焊盤22之直徑大於後述第1通孔導體32之直徑，第2焊盤23之直徑大於後述第2通孔導體33之直徑。再者，於對焊盤之直徑與通孔導體之直徑進行比較時，對焊盤與通孔導體所接觸之面彼此之直徑進行比較即可。
繼而，對第2絕緣層及其周邊之構成進行說明。
第2絕緣層30含有有機材料，且形成於第1絕緣層20上。於該第2絕緣層30之內部形成有第1通孔導體32、第2通孔導體33。
進而，於第2絕緣層30之表面上，形成有第1焊墊34及第2配線31與未圖示之第2焊墊。
第2絕緣層30設於第1絕緣層20、第1焊盤22、第2焊盤23及第1配線21上，且具有第1開口部36及第2開口部37(參照圖3或圖10(b))。於該第1開口部36上形成有第1通孔導體32，於第2開口部37上形成有第2通孔導體33，第1通孔導體32之底面與第1焊盤22相連接，第2通孔導體33之底面與第2焊盤23相連接。
進而，於第2絕緣層30上形成有第1焊墊34，該第1焊墊34與第1通孔導體32電性連接。又，於第2絕緣層30上進而形成有第2配線31，該第2配線31與第2通孔導體33電性連接。亦即，第1焊墊34與第1焊盤22藉由第1通孔導體32而連接，第2配線31與第2焊盤23藉由第2通孔導體33而連接。
第2絕緣層30係含有熱硬化性樹脂、感光性樹脂、於熱硬化性樹脂之一部分上賦予有感光性基之樹脂、熱可塑性樹脂或包含該等樹脂之樹脂複合體等之層。
具體而言，較理想的是含有感光性聚醯亞胺樹脂。
第1通孔導體32、第2通孔導體33、第1焊墊34及第2配線31係含有鍍銅及鍍銅之下之片材層131(參照圖3)。
對於片材層之構成之一例，於本實施形態之中介基板之製造方法之項目中進行說明。
於本實施形態中，第1通孔導體32、第2通孔導體33、第1焊墊34及第2配線31係藉由半加成法而形成，且第2配線31之L/S比第1配線21之L/S大。本實施形態中之第2配線之L/S為L/S=3μm/3μm，但並不限定於此。第2配線之L/S根據第2配線之條數及第2配線所形成之區域之面積等而適當決定即可。
第2配線31之厚度大於第1配線21。本實施形態中之第2配線31之厚度並無特別限定，但較好的是大於2μm且為30μm以下。當第2配線31之厚度為該範圍時，中介基板之翹曲可得到較佳抑制。進而，可使第2配線31之配線電阻降低。除此以外，中介基板之厚度亦不會增大。再者，第2配線之厚度係指，根據其長度方向上的任意10處之剖面，使用掃描型電子顯微鏡所測定獲得之各個值之平均值。關於第1配線之厚度亦同樣。
又，第2配線之厚度相對於第1配線之厚度之比例大於1且為15以下。當上述第2配線之厚度相對於第1配線之厚度之比例小於1時，中介基板之剛性無法得到充分確保，有可能會因半導體元件與中介基板之間之熱膨脹係數之不同而導致中介基板產生翹曲。另一方面，當上述第2配線之厚度相對於第1配線之厚度之比例超過15時，若假定配線寬度相同，則第2配線之縱橫比會變得較大，例如於因熱歷程而導致有機絕緣層膨脹收縮時，第2配線容易追隨於該有機絕緣層之膨脹收縮，從而有可能導致第2配線相對於有機絕緣層之密著性下降。
又，圖2及圖3中雖未圖示，但第1通孔導體32之間距形成得比第2通孔導體33之間距小。
又，於圖2及圖3中，省略了對第2配線31所連接之處之描繪，但第2配線31與用以連接第2電子零件之第2焊墊電性連接。
對於第2配線與第2焊墊進行連接之形態之一例，於後文進行說明。
繼而，對保護膜40進行說明。
保護膜40形成於第2絕緣層上及第2配線上。該保護膜40具有使第1焊墊34及第2焊墊分別部分地露出之開口41。
亦即，如圖3所示，第1焊墊34及第2焊墊之外緣部藉由保護膜40而被覆。
保護膜40之材料並無特別限定，但就與第2絕緣層之密著性之觀點而言，較好的是有機材料。
並且，於開口41上，經由障壁金屬層43(參照圖3)而形成有含有焊錫之凸塊42，該凸塊42與第1電子零件50之連接端子相連接。
圖4係將第2電子零件所搭載之一側一同示出之以模式方式表示本發明之中介基板之一例之一部分的立體剖面圖。
圖4所示之本實施形態之中介基板中，自第1電子零件50之側起，按第1焊墊34、第1通孔導體32、第1焊盤22、第1配線21、第2焊盤23、第2通孔導體33、第2配線31、第2焊墊35之順序依次連接有配線。
亦即，自第1電子零件50所搭載之第1焊墊34起，將配線下引至第1絕緣層20，使用第1絕緣層20內之第1配線21進行第1焊盤間之配線之引繞，再將配線引出至位於第1焊墊34之形成區域R之外側之第2焊盤23。
繼而，自第2焊盤23經由第2通孔導體33而將配線上引至第2絕緣層上之第2配線31，並經由第2配線31而進行第1電子零件50與第2電子零件60之間之大部分之連接。
於第1電子零件50與第2電子零件60之間之配線中，第2配線31之長度長於第1配線21之長度。藉此，可使2個電子零件間之配線之配線電阻較小，從而可製作適合於大容量信號傳送之中介基板。
尤其理想的是，第2配線之長度相對於將第1電子零件與第2電子零件之間進行連接的總配線長度之比例為60~90%。
繼而，對於本實施形態之中介基板，使用俯視圖進行說明。
圖5係以模式方式表示本發明之中介基板之一例之一部分的俯視圖。
於圖5中，係以能觀察到第1絕緣層或第2絕緣層之內部之配線之方式，透過各層而以模式方式表示。
圖5表示第1焊墊形成區域R及其附近，於圖5所示之區域之外側(上方)存在有第2電子零件(第2焊墊形成區域R)。
於第1焊墊形成區域R中，形成有複數個第1焊盤22，於各第1焊盤22上形成有第1通孔導體32，於各第1通孔導體32上形成有第1焊墊34。亦即，圖5所示之八邊形之區域分別係第1電子零件之連接端子(焊錫凸塊等)所連接之部位。於各第1焊盤22上連接有第1配線21，第1配線21引出至第1焊墊形成區域R之外側而與第2焊盤23相連接。
於各第2焊盤23上形成有第2通孔導體33，於各第2通孔導體33上分別連接有第2配線31。
第2配線31與存在於圖式之外(上方)之未圖示之第2焊墊一體化。
如圖5所示，於本實施形態中，與第1通孔導體32之間距α相比，第2通孔導體33之間距β相對較大。
又，於本實施形態中，第1配線21之L/S為1μm/1μm，第2配線31之L/S為3μm/3μm，第2配線31之寬度大於第1配線21。
圖6係以模式方式表示於本發明之中介基板上搭載有電子零件之情形之一例的俯視圖。
於圖6中，省略了對電子零件間之配線之情形之描繪。
於本發明之中介基板上可搭載複數種之複數個電子零件。
其數量及種類並無特別限定，於圖6所示之中介基板1上，搭載有1個邏輯電路150、4個記憶體160。
並且，邏輯電路150與記憶體160之間之配線係藉含有目前為止所說明之第1配線及第2配線。
圖7係將圖6所示之邏輯電路與記憶體之間之區域(圖6中，以B表示之區域)放大後的俯視圖。
於圖7中，以模式方式表示了自邏輯電路150及記憶體160引出之配線之一部分。
於圖7所示之區域中，於與邏輯電路150側之第1焊墊34相連接之第1焊盤22上，經由第1通孔導體32而連接有第1配線21，第1配線21引出至位於邏輯電路150之焊墊之形成區域R之外側之第2焊盤23。
於第2焊盤23上，經由第2通孔導體33而連接有第2配線31，第2配線31延伸至記憶體160側，並與記憶體160側之第2焊墊35相連接，經由該第2配線31，邏輯電路150側之配線與記憶體160側之配線相連接。
由圖7可明瞭，第1配線21之L/S小於第2配線31之L/S，又，第2配線31之長度長於第1配線21。亦即，邏輯電路150與記憶體160之間之配線之大部分係由第2配線31而形成。
以下，對於本實施形態之中介基板之製造方法，使用圖式進行說明。
再者，該製造方法之說明中，對第1電子零件所搭載之正下方之部分，亦即第1電子零件之投影區域之配線之形成方法進行了說明，但對於第2電子零件之投影區域，或者第1電子零件與第2電子零件之間之區域等其他區域，亦可利用同樣之方法來形成配線。
圖8(a)、圖8(b)及圖8(c)以及圖9(a)、圖9(b)、圖9(c)及圖9(d)係以模式方式表示第一實施形態之中介基板之製造步驟之一部分的剖面圖。
首先，如圖8(a)所示，於支持基板10上使第1絕緣層20(例如第1 SiO2 層121、Si3 N4 層122及第2 SiO2 層123)成膜。
作為支持基板10係使用矽晶圓，於矽晶圓10之上表面，分別藉由CVD(Chemical Vapor Deposition，化學氣相成長)法而使第1 SiO2 層121、Si3 N4 層122及第2 SiO2 層123成膜。
繼而，塗佈光阻劑124並進行曝光、顯影，藉此將對第2 SiO2 層123形成開口之特定位置之光阻劑124去除。
將該等步驟匯總示於圖8(b)。
繼而，進行乾式蝕刻(反應性離子蝕刻)，對未形成有光阻劑124之部分之第2 SiO2 層123進行蝕刻。
藉此，將如圖8(c)所示之圖案形成於第2 SiO2 層123上。
再者，於乾式蝕刻之時，Si3 N4 層122發揮蝕刻阻止層之作用。
繼而，如圖9(a)所示，於第2 SiO2 層123表面，例如藉由濺鍍而形成片材層126。本實施形態中，片材層126自下起依次含有TaN、Ta、Cu之濺鍍膜，但並不限定於此。
繼而，如圖9(b)所示，將片材層126作為供電層進行電解鍍銅而形成電解鍍銅層127。電解鍍銅藉由先前公知之方法而進行即可。
繼而，如圖9(c)所示，進行CMP(Chemical Mechanical Polishing，化學機械研磨)，將電解鍍銅層127之一部分及第2 SiO2 層123表面之片材層126去除。
再者，CMP使用先前之金屬鑲嵌法中已知之方法及裝置而進行即可。
並且，進行CMP後殘留之電解鍍銅層成為第1焊盤22以及第1配線21。
藉由以上之步驟，可形成第1絕緣層、第1焊盤、第1配線。
再者，第2焊盤之形成方法雖未圖示，但與第1焊盤之形成方法同樣可形成配線，以使第1焊盤與第2焊盤藉由第1配線而連接。
繼而，如圖9(d)所示，於表面上例如藉由CVD而形成Si3 N4 層等無機層128。該無機層128係為了提高第2絕緣層與第1絕緣層之密著性之目的而設置。
圖10(a)、圖10(b)、圖10(c)及圖10(d)以及圖11(a)、圖11(b)及圖11(c)係以模式方式表示第一實施形態之中介基板之製造步驟之一部分的剖面圖。
首先，如圖10(a)所示，於第1絕緣層、第1配線上形成第2絕緣層30，並如圖10(b)所示般形成開口36。
作為形成第2絕緣層30之方法，例如可使用利用輥塗機等來塗佈未硬化之感光性聚醯亞胺樹脂之方法等。
作為形成開口之方法，可使用曝光顯影處理。形成於第2絕緣層上之開口中，形成於第1焊盤上之開口成為第1開口部，形成於第2焊盤上之開口成為第2開口部。
繼而，如圖10(c)所示，將自第1開口部露出之無機層藉由例如反應性離子蝕刻而去除。
繼而，如圖10(d)所示，於第2絕緣層30之表面(包含開口36之壁面)以及自開口36露出之第1焊盤22之上表面上形成片材層131。
片材層131例如藉由濺鍍而形成，且係含有Ti及Cu。
再者，雖未圖示，但於第2焊盤之上表面上亦同樣形成片材層。
繼而，如圖11(a)所示，設置鍍敷光阻劑132，經由光罩對鍍敷光阻劑132進行曝光、顯影，藉此將形成第1焊墊34(參照圖11(b))之位置之鍍敷光阻劑132去除。
作為鍍敷光阻劑，例如可使用感光性乾膜等。
再者，雖未圖示，但於去除鍍敷光阻劑時，係將設於第2焊盤上之第2絕緣層之開口(第2開口部)上的鍍敷光阻劑去除，進而以第2配線之圖案之形狀而將鍍敷光阻劑去除。
繼而，如圖11(b)所示，將片材層131作為供電層進行電解鍍銅，對去除了鍍敷光阻劑132之部位實施鍍銅。藉此於第2絕緣層30內形成第1通孔導體32，進而，於第2絕緣層30之上形成第1焊墊34。
又，雖未圖示，但藉由電解鍍銅而於第2絕緣層內形成第2通孔導體，進而於第2絕緣層之上形成第2配線。
繼而，如圖11(c)所示，將殘留之鍍敷光阻劑去除，並且藉由蝕刻而將所去除之鍍敷光阻劑之下之片材層131去除。作為對該片材層131進行蝕刻之方法，並無特別限定，但就抑制電解鍍銅之過度蝕刻之觀點而言，較好的是乾式蝕刻(反應性離子蝕刻)。
藉由以上之步驟，可形成第2絕緣層、第1通孔導體、第1焊墊。
又，雖未圖示，但亦可同樣地形成第2通孔導體、第2配線、第2焊墊。
圖12(a)及圖12(b)係以模式方式表示第一實施形態之中介基板之製造步驟之一部分的剖面圖。
首先，於第2絕緣層30上進而形成另一有機絕緣層40。繼而，於新形成之有機絕緣層40上形成開口41。該新形成之有機絕緣層40成為保護膜。
將該等步驟匯總示於圖12(a)。
對於作為保護膜40之有機絕緣層，可使用與第2絕緣層30同樣之材料。又，形成開口41之方法亦可使用與在第2絕緣層30上形成開口36之方法同樣之方法。
繼而，如圖12(b)所示，於設於保護膜40上之開口41上形成障壁金屬層43。該障壁金屬層43例如係藉由依次濺鍍氮化鉭及鉭而形成。再者，障壁金屬層之構成材料及形成方法並無特別限定。
藉由如此之步驟，可完成本實施形態之中介基板1。
再者，對於保護膜之形成及障壁金屬層之形成，視需要進行即可。
並且，雖省略圖示，但對自保護膜40之開口露出之障壁金屬層43之表面實施鍍Ni/Au。其原因在於，於進行後述之焊接時，可確保焊錫與焊墊34之密著性。
繼而，對在所製造之中介基板上搭載電子零件之步驟進行說明。
圖13(a)及圖13(b)係以模式方式表示於第一實施形態之中介基板上搭載電子零件之步驟之一例的剖面圖。
首先，如圖13(a)所示，於焊墊34(障壁金屬層43)上形成含有焊錫之凸塊42。
繼而，經由該凸塊42而將第1電子零件50覆晶安裝於中介基板1上。
並且，於第1電子零件50與中介基板之間填充底部填充樹脂53，使其硬化。
繼而，將第1電子零件50之周圍利用密封樹脂51而密封，藉此可完成電子零件於中介基板1上之搭載。將該等步驟匯總示於圖13(b)。
再者，作為底部填充樹脂及密封樹脂，使用通常用於電子零件之密封之樹脂即可。
又，作為支持基板係使用矽晶圓，當於矽晶圓上形成中介基板時，藉由使用相對於中介基板之尺寸而言足夠大之矽晶圓，可於1片矽晶圓上形成複數個中介基板。
當於1片矽晶圓上形成有複數個中介基板時，於搭載電子零件之步驟之前或搭載電子零件之步驟之後等適當時期，藉由切割等方法而切斷矽晶圓，藉此可分割成每個中介基板。藉此，能高效地製造中介基板。
以下，對本實施形態之中介基板及中介基板之製造方法之作用效果進行列舉。
(1)於本實施形態之中介基板中，於含有無機材料之第1絕緣層上，形成有第1焊盤、第2焊盤及第1配線，且第1配線將第1焊盤與第2焊盤電性連接。
第1配線由於係可進行微細引繞之配線，故而可利用第1配線來進行第1電子零件之連接端子間所必需之微細引繞。
(2)又，第2焊盤係設於第1焊墊之形成區域之外側。
因此，可自與第1電子零件之連接端子(及與上述連接端子相連接之第1焊墊)電性連接的第1焊盤開始，使用微細配線之第1配線而於第1焊盤間進行引繞，並向第1焊墊之形成區域(第1電子零件之投影區域)之外側引出第1配線，並使其連接於第2焊盤。亦即，可自必需進行微細配線之區域而將配線引出至並不很需要微細配線之區域。
(3)又，由於使用形成於第1絕緣層內之微細配線來進行配線之引繞，故而可減少進行配線之引繞所必需之層數而達成扇形散開。因此，能夠以較少之層數來應對電子零件之端子之精細化。
(4)又，第2配線之長度長於第1配線之長度，將第1焊墊與第2焊墊進行連接之配線，主要係利用單位長度之配線電阻較小之配線(配線長度較長，且厚度較大之配線)即第2配線來進行連接。因此，可有效地降低2個電子零件間之配線之配線電阻，從而可製作適合於大容量信號傳送之中介基板。
(5)又，由於第1焊盤、第2焊盤及第1配線係藉由金屬鑲嵌法而形成，故而含有該第1絕緣層、第1焊盤，第2焊盤及第1配線之表面為平坦。因此，可於該表面上高精度地形成第2絕緣層、第1通孔導體、第2通孔導體及第2配線等，且可製作平坦性較高之中介基板。
(6)又，支持基板包含矽。包含矽之支持基板由於平坦度極高，故而可於其表面上形成微細之配線。進而，藉由導入作為支持基板之矽可提高中介基板之剛性，故而可有效地抑制因所搭載之複數個電子零件與中介基板之間之熱膨脹係數之不同而引起之中介基板之翹曲。
(7)又，進而設有於上述第1焊墊上及上述第2焊墊上具有開口之保護膜，故而可較佳保護內側之配線層。
(8)又，第1絕緣層及第2絕緣層分別各設有一層，故而中介基板整體之厚度較薄，可製作搭載電子零件時之安裝高度較低之基板。又，於可極力縮短電子零件間之配線長度之觀點考慮，可實現配線電阻之降低。
(9)又，於第1絕緣層與第2絕緣層之間設有無機膜，故而可提高第1絕緣層與第2絕緣層之間之密著性。
(10)又，於本實施形態之中介基板之製造方法中，係進行藉由金屬鑲嵌法而形成第1配線之步驟以及藉由半加成法而形成第2配線之步驟。
藉此，能夠高精度地形成進行微細引繞之第1配線，並簡便且低成本地形成配線長度長於第1配線且厚度大於(單位長度之配線電阻小於)第1配線之第2配線，從而製造中介基板。
因此，根據本實施形態之中介基板之製造方法，於第1電子零件與第2電子零件之間之配線中，例如利用第1配線來進行第1電子零件之連接端子間所必需之微細引繞，並利用厚度較大之第2配線來構成第1電子零件與第2電子零件之間之配線之大部分，從而可製造配線電阻得到有效降低之適合於大容量信號傳送之中介基板。
(第二實施形態)
以下，對本發明之一實施形態之第二實施形態進行說明。
於本實施形態之中介基板中，係於第一實施形態中所說明之中介基板中，於第2配線之下之第1絕緣層中設有電源層及/或接地層。或者設有含有電容器、電感器及暫存器中之至少一者之被動元件。再者，所謂第2配線之下之第1絕緣層，係指位於第1焊墊形成區域與第2焊墊形成區域之間的第1絕緣層之特定部位。例如當於第1絕緣層內形成有接地層時，包括位於其正上方之第2配線而形成微波傳輸帶構造。其結果，可使特性阻抗匹配，可使信號之傳輸穩定化。
本實施形態中，可發揮第一實施形態中所說明之效果(1)~(10)，並且可發揮以下之效果。
(11)於藉由第2配線而配線之區域(電子零件間之區域)之下之第1絕緣層中，由於大多無需設置微細配線，故而多數會成為無用空間。藉由於該無用空間中形成例如電源層或被動元件，可使該區域得到有效活用，從而成為無浪費部分之高密度之中介基板。進而，可實現中介基板整體之薄型化、小型化，並可賦予電源強化或信號特性之提高等各種功能。
(第三實施形態)
以下，對本發明之一實施形態之第三實施形態進行說明。
圖14係以模式方式表示本發明之中介基板之另一例之一部分的立體剖面圖。
本實施形態之中介基板2中，於第2電子零件60之投影區域上，亦與第1電子零件50之投影區域同樣地形成有第1焊盤22、第2焊盤23、第1配線21、第1通孔導體32及第2通孔導體33。並且，第2焊墊35經由第1通孔導體32、第1焊盤22、第1配線21、第2焊盤22、第2通孔導體33而與第2配線31電性連接。
本實施形態中，可發揮第一實施形態中所說明之效果(1)~(10)，並且可發揮以下效果。
(12)本實施形態之中介基板中，即使於第2電子零件側之連接端子之數量較多而必需以窄間距自第2電子零件之投影區域引出配線之情形時，亦無需進行多層化，而能夠以較少之層數來應對電子零件之端子之精細化。
(第四實施形態)
本實施形態之中介基板構成為，複數個電子零件中之特定之電子零件之間僅經由第2配線而連接。
圖15係以模式方式表示本發明之中介基板之另一例之一部分的立體剖面圖。
圖15所示之中介基板4例如係於圖4所示之第一實施形態之中介基板中，進而具有用以搭載第3電子零件401之第3焊墊403以及用以搭載第4電子零件402之第4焊墊404。
並且，第3焊墊403與第4焊墊404經由第2配線31而連接。
本實施形態之中介基板4中，自第3電子零件401側起，按第3焊墊403、第2配線31、第4焊墊404之順序而依次連接有配線，於第3電子零件401與第4電子零件402之間並未設有第1配線、第1焊盤及第2焊盤。
再者，於第1電子零件50與第2電子零件60之間，與第一實施形態同樣地經由第1配線21及第2配線31而連接。
作為該第四實施形態中所用之電子零件，例如，第3電子零件為電源調節器模組，第4電子零件為CPU(central processing unit，中央處理單元)。
藉由使該等電子零件間僅經由第2配線而連接，可使電子零件間之配線之電阻進一步降低。其結果，於第2配線中不會產生電壓降，可對CPU等電子零件施加適當之電壓。
(第五實施形態)
圖16係以模式方式表示本發明之中介基板之另一例之一部分的剖面圖。
於圖16所示之中介基板5中，於支持基板10內設有貫通電極500。
貫通電極500係含有鍍銅層501及鍍銅層之下之導體薄膜502。
貫通電極500與支持基板10之間利用絕緣膜503而隔開，於支持基板10之背面側亦形成有絕緣膜503。
貫通電極500之上側(支持基板之表面側)與形成於第一絕緣層20內部之導體(於圖16中係第1焊盤22)相連接。
貫通電極500之下側(支持基板之背面側)與形成於支持基板10背面之焊墊600(配線)相連接。亦即，形成於支持基板10之背面之焊墊600(配線)與第1配線21(第1焊盤22)藉由貫通電極500而電性連接。
又，於焊墊600上形成有凸塊542。經由該凸塊542，於印刷配線板100上安裝有中介基板5。
於印刷配線板100與中介基板5之間填充有底部填充樹脂553。
再者，中介基板5與印刷配線板100可僅藉由凸塊542而連接，亦可藉由凸塊及引線兩者而連接。
絕緣膜503之材質並無特別限定，可使用SiO2 膜等無機絕緣膜或含有樹脂之有機絕緣膜。此處列舉使用有機絕緣膜作為絕緣膜503之示例。
第五實施形態之中介基板之製造方法除了形成貫通電極之步驟以外，與第一實施形態之中介基板之製造方法大致相同。因此，對第五實施形態之中介基板之製造方法中之與第一實施形態之中介基板之製造方法不同的步驟進行說明。
圖17(a)、圖17(b)、圖17(c)、圖17(d)、圖18(a)、圖18(b)、圖18(c)、圖19(a)、圖19(b)及圖19(c)係以模式方式表示第五實施形態之中介基板之製造步驟之一部分的剖面圖。
於本實施形態中，與第一實施形態之中介基板之製造方法中所示之步驟同樣地，製作與第一實施形態之說明中圖9(c)所示之構造同樣構造之基板(參照圖17(a))。
繼而，如圖17(b)所示，例如使用UV(UltraViolet，紫外線)雷射，於支持基板10之特定位置上形成開口510。作為該開口510之形成方法並無特別限定，亦可採用乾式蝕刻(反應性離子蝕刻)或使用鹼性溶液之濕式蝕刻等。
進而，如圖17(c)所示，以使開口510露出之方式對光阻劑511進行圖案化。隨後，將光阻劑511作為光罩進行乾式蝕刻(反應性離子蝕刻)，對第1 SiO2 層121及Si3 N4 層122進行依次蝕刻，使第1焊盤22之下表面露出。
繼而，如圖17(d)所示，使用例如浸塗法或旋塗法將液狀樹脂塗佈至支持基板10之背面側，以約200℃使其乾燥1小時，形成絕緣膜503。
此時，於支持基板10之背側表面與開口510之壁面上形成絕緣膜503。
作為該步驟中所用之液狀樹脂，就如後所述可將第1焊盤22表面之絕緣膜503容易地去除之觀點而言，較理想的是使用感光性樹脂(例如JSR(股)公司製造，商品名：WPR，型號：5100)。
具體而言，可列舉含有甲基乙基酮20~30重量%、乳酸乙酯20~30重量%、填料15~25重量%、酚醛清漆樹脂5~15重量%、三聚氰胺系化合物1~10重量%、苯酚系樹脂1~10重量%、交聯橡膠1~10重量%、環氧系化合物1~5重量%、低分子苯酚樹脂1~5重量%、偶合劑0.1~3重量%、三嗪系感光劑0.1~3重量%之液狀樹脂。
再者，作為有機絕緣膜之形成方法，除了旋塗法或浸塗法以外，例如可列舉真空蒸鍍。
繼而，如圖18(a)所示，經由與開口510對應之位置已開口之光罩512而進行曝光。
進而，如圖18(b)所示，進行顯影，將被曝光之部位(開口510之底部)之絕緣膜503去除。
藉由上述步驟，第1焊盤22之下表面再次露出於支持基板10之背面側。
繼而，如圖18(c)所示，於所露出之第1焊盤22之下表面及絕緣膜503之表面形成導體薄膜502。
導體薄膜502例如係含有Ni/Cu，且係藉由濺鍍而形成。再者，該導體薄膜502之構成並不限定於此。又，作為導體薄膜502之形成方法並不限定於濺鍍，例如亦可採用非電解鍍敷。
進而，如圖19(a)所示，將導體薄膜502作為供電層進行電解鍍銅，形成鍍銅層501。
繼而，如圖19(b)所示，於鍍銅層501中焊墊所形成之部位上形成光阻劑513。
繼而，如圖19(c)所示，藉由蝕刻，將未形成有光阻劑513之部位之鍍銅層501及導體薄膜502去除。
藉由上述步驟，形成貫通電極500及焊墊600。
本實施形態中，可發揮第一實施形態中所說明之效果(1)~(10)，並且可發揮以下之效果。
(13)藉由於支持基板內形成貫通電極，使中介基板與印刷配線板經由焊錫凸塊而連接。其結果，與藉由引線將兩者連接之情形相比較，可實現配線距離之縮短。藉此，自印刷配線板到達半導體元件等電子零件之配線之電阻之增大可得到抑制，從而可有效地抑制到達半導體元件等電子零件為止之電壓降。
(14)又，本實施形態之中介基板由於包含含有有機樹脂之絕緣膜，故而與形成無機絕緣膜作為絕緣膜之情形相比較，中介基板之熱膨脹係數變大。因此，可使主要含有樹脂之印刷配線板與中介基板之間之熱膨脹係數之不匹配得到某程度之緩和，從而可確保中介基板與印刷配線板之接合部(凸塊)之連接可靠性。
(其他實施形態)
圖20係以模式方式表示本發明之中介基板之另一例之一部分的剖面圖。
目前為止所說明之各實施形態中之第1配線係藉由金屬鑲嵌法而形成，但作為其形成方法並不限定於此。
例如，如圖20所示之中介基板3般，亦可於第1絕緣層20上藉由濺鍍等而形成金屬層，並藉由蝕刻對該金屬層進行圖案化，藉此來形成第1配線21等。於此情形時，於第1絕緣層20之表面形成第1配線21、各種焊盤22、23。
又，搭載於本發明之中介基板上的電子零件之數量並無特別限定，只要是2個以上即可，電子零件之種類、功能及電子零件彼此連接之關係亦無特別限定。
例如亦可為，相對於連接至第1電子零件之第2配線，第2電子零件如第三實施形態般經由來自第2電子零件側之第1配線而連接，第3電子零件如第一實施形態般僅經由第3電子零件之下之焊墊而連接。
又，如此之電子零件之搭載形態亦無特別限定。亦即，複數個半導體元件亦能以積層之狀態而安裝。於此情形時，例如，各個電子零件中所設之貫通電極彼此經由焊錫凸塊而連接。
又，第1絕緣層及/或第2絕緣層亦可設有複數層，第1配線及/或第2配線從而成為多層配線。
構成第1焊盤、第2焊盤及第1配線之材料，以及構成第1通孔導體、第2通孔導體、第1焊墊、第2焊墊及第2配線之材料並無特別限定，只要是具有導電性之材料即可。
除了銅以外，還可列舉鎳、金、銀等。
作為第2絕緣層之種類，作為熱硬化性樹脂，例如可列舉環氧樹脂、苯酚樹脂、聚醯亞胺樹脂、聚酯樹脂、雙馬來醯亞胺樹脂、聚烯烴系樹脂、聚苯醚樹脂、聚苯樹脂、氟樹脂等。
又，作為感光性樹脂，例如可列舉丙烯酸樹脂等。
作為於熱硬化性樹脂之一部分上賦予有感光性基之樹脂，可列舉使上述熱硬化性樹脂之熱硬化基與甲基丙烯酸或丙烯酸進行丙烯化反應所得者等。
又，作為熱可塑性樹脂，例如可列舉苯氧樹脂、聚醚碸(Polyether sulfone，PES)、聚碸(Polysulfone，PSF)、聚苯碸(Polyphenylene sulfone，PPS)、聚苯硫醚(Polyphenylene sulfide，PPES)、聚苯醚(Polyphenylene ether，PPE)、聚醚醯亞胺(Polyetherimide，PI)等。
又，作為可用作第2絕緣層之樹脂複合體之具體組合，例如可列舉苯酚樹脂/聚醚碸、聚醯亞胺樹脂/聚碸、環氧樹脂/聚醚碸、環氧樹脂/苯氧樹脂、丙烯酸樹脂/苯氧樹脂、將環氧基之一部分經丙烯化之環氧樹脂/聚醚碸等。
亦可將含有如此之樹脂之第2絕緣層多層化。
又，亦可使該第2絕緣層由例如SiO2 等無機材料而形成。於此情形時，可降低中介基板之熱膨脹係數。
第1焊盤之直徑與第1通孔導體之直徑之關係，以及第2焊盤之直徑與第2通孔導體之直徑之關係，只要是可確保各焊盤與通孔之間之導通之範圍，則並無特別限定，亦可為相同之直徑。
又，形成於第1絕緣層上之光阻劑之種類、曝光方法及顯影方法並無特別限定，只要是半導體製造步驟中所用之光阻劑、曝光方法及顯影方法即可。
作為於第1絕緣層及第2絕緣層上形成片材層之方法，除了濺鍍以外，還可使用被稱為所謂之PVD(Physical Vapor Deposition，物理氣相成長)法之方法，具體而言，可使用真空蒸鍍、離子電鍍、電子束蒸鍍等方法。
又，作為於第2絕緣層之表面上形成片材層之方法，亦可使用為了藉由半加成法形成導體電路而已知之先前公知之方法。
作為形成第2絕緣層之方法，並無特別限定，可使用藉由旋塗機、簾幕式塗佈機等來塗佈未硬化之樹脂之方法，或者藉由對樹脂薄膜進行熱壓著而形成樹脂層之方法。
又，使樹脂硬化之方法並不限定於熱硬化。
又，作為於第2絕緣層上形成開口之方法，並不限定於曝光顯影處理，亦可使用藉由雷射加工而進行開口之方法。
於此情形時，可列舉使用準分子雷射、UV-YAG雷射、二氧化碳雷射等之方法。
1、2、3、4、5．．．中介基板
10．．．支持基板
20．．．第1絕緣層
21．．．第1配線
22．．．第1焊盤
23．．．第2焊盤
30．．．第2絕緣層
31．．．第2配線
32．．．第1通孔導體
33．．．第2通孔導體
34．．．第1焊墊
35．．．第2焊墊
36．．．第1開口部(形成於第2絕緣層上之開口)
37．．．第2開口部(形成於第2絕緣層上之開口)
40．．．保護膜
50．．．第1電子零件
60．．．第2電子零件
128．．．無機膜
141．．．開口(形成於保護膜上之開口)
150．．．邏輯電路
160．．．記憶體
圖1係以模式方式表示使用本發明之中介基板之態樣之一例的剖面圖。
圖2係以模式方式表示本發明之中介基板之一例之一部分的立體剖面圖。
圖3係圖2所示之中介基板之A-A線剖面圖。
圖4係將第2電子零件所搭載之一側一同示出之以模式方式表示本發明之中介基板之一例之一部分的立體剖面圖。
圖5係以模式方式表示本發明之中介基板之一例之一部分的俯視圖。
圖6係以模式方式表示於本發明之中介基板上搭載有電子零件之情形之一例的俯視圖。
圖7係將圖6所示之邏輯電路與記憶體之間之區域(圖6中，以B表示之區域)放大後的俯視圖。
圖8(a)、圖8(b)及圖8(c)係以模式方式表示第一實施形態之中介基板之製造步驟之一部分的剖面圖。
圖9(a)、圖9(b)、圖9(c)及圖9(d)係以模式方式表示第一實施形態之中介基板之製造步驟之一部分的剖面圖。
圖10(a)、圖10(b)、圖10(c)及圖10(d)係以模式方式表示第一實施形態之中介基板之製造步驟之一部分的剖面圖。
圖11(a)、圖11(b)及圖11(c)係以模式方式表示第一實施形態之中介基板之製造步驟之一部分的剖面圖。
圖12(a)及圖12(b)係以模式方式表示第一實施形態之中介基板之製造步驟之一部分的剖面圖。
圖13(a)及圖13(b)係以模式方式表示於第一實施形態之中介基板上搭載電子零件之步驟之一例的剖面圖。
圖14係以模式方式表示本發明之中介基板之另一例之一部分的立體剖面圖。
圖15係以模式方式表示本發明之中介基板之另一例之一部分的立體剖面圖。
圖16係以模式方式表示本發明之中介基板之另一例之一部分的剖面圖。
圖17(a)、圖17(b)、圖17(c)及圖17(d)係以模式方式表示第五實施形態之中介基板之製造步驟之一部分的剖面圖。
圖18(a)、圖18(b)及圖18(c)係以模式方式表示第五實施形態之中介基板之製造步驟之一部分的剖面圖。
圖19(a)、圖19(b)及圖19(c)係以模式方式表示第五實施形態之中介基板之製造步驟之一部分的剖面圖。
圖20係以模式方式表示本發明之中介基板之另一例之一部分的剖面圖。
1．．．中介基板
10．．．支持基板
20．．．第1絕緣層
21．．．第1配線
22．．．第1焊盤
23．．．第2焊盤
30．．．第2絕緣層
31．．．第2配線
32．．．第1通孔導體
33．．．第2通孔導體
34．．．第1焊墊
35．．．第2焊墊
40．．．保護膜
41．．．開口
42．．．凸塊
50．．．第1電子零件
60．．．第2電子零件

Claims (21)

  1. 一種中介基板，其特徵在於，包括：支持基板；第1絕緣層，其形成於上述支持基板上，且含有無機材料；第1焊盤，其形成於上述第1絕緣層；第2焊盤，其形成於上述第1絕緣層；第1配線，其形成於上述第1絕緣層，且將上述第1焊盤與上述第2焊盤電性連接；第2絕緣層，其形成於上述第1絕緣層、上述第1焊盤、上述第2焊盤及上述第1配線上，且具有第1通孔導體用之第1開口部及第2通孔導體用之第2開口部；第1焊墊，其形成於上述第2絕緣層上，用以搭載第1電子零件；第2焊墊，其形成於上述第2絕緣層上，用以搭載第2電子零件；第2配線，其形成於上述第2絕緣層上；第1通孔導體，其形成於上述第1開口部，且將上述第1焊盤與上述第1焊墊電性連接；以及第2通孔導體，其形成於上述第2開口部，且將上述第2焊盤與上述第2配線電性連接；且上述第1焊墊與上述第2焊墊經由上述第1配線及上述第2配線而電性連接；上述第2配線之配線長度長於上述第1配線，且厚度大 於上述第1配線。
  2. 一種中介基板，其特徵在於，包括：支持基板；第1絕緣層，其形成於上述支持基板上，且含有無機材料；第1焊盤，其形成於上述第1絕緣層；第2焊盤，其形成於上述第1絕緣層；第1配線，其形成於上述第1絕緣層，且將上述第1焊盤與上述第2焊盤電性連接；第2絕緣層，其形成於上述第1絕緣層、上述第1焊盤、上述第2焊盤及上述第1配線上，且具有第1通孔導體用之第1開口部及第2通孔導體用之第2開口部；第1焊墊，其形成於上述第2絕緣層上，用以搭載第1電子零件；第2焊墊，其形成於上述第2絕緣層上，用以搭載第2電子零件；第2配線，其形成於上述第2絕緣層上；第1通孔導體，其形成於上述第1開口部，且將上述第1焊盤與上述第1焊墊電性連接；以及第2通孔導體，其形成於上述第2開口部，且將上述第2焊盤與上述第2配線電性連接；且上述第1焊墊與上述第2焊墊經由上述第1配線及上述第2配線而電性連接；上述第2配線之單位長度之配線電阻小於上述第1配 線。
  3. 如請求項1或2之中介基板，其中相對於將上述第1電子零件與上述第2電子零件之間進行連接的總配線長度之上述第2配線之長度的比例為60~90%。
  4. 如請求項1或2之中介基板，其中相對於上述第1配線之厚度之上述第2配線之厚度的比例大於1且為15以下。
  5. 如請求項1或2之中介基板，其中上述第2絕緣層含有有機材料。
  6. 如請求項1或2之中介基板，其中上述第2焊盤設置於上述第1焊墊之形成區域之外側。
  7. 如請求項1或2之中介基板，其中上述第1配線係藉由金屬鑲嵌法而形成，上述第2配線係藉由半加成法(semi-additive)而形成。
  8. 如請求項1或2之中介基板，其中上述第1配線之L/S小於上述第2配線之L/S。
  9. 如請求項1或2之中介基板，其中上述第2通孔導體之間距大於上述第1通孔導體之間距。
  10. 如請求項1或2之中介基板，其中含有上述第1絕緣層、上述第1焊盤、上述第2焊盤及上述第1配線之表面為平坦。
  11. 如請求項1或2之中介基板，其中上述第1焊盤之直徑大於上述第1通孔導體之直徑，且，上述第2焊盤之直徑大於上述第2通孔導體之直徑。
  12. 如請求項1或2之中介基板，其中上述第1焊盤之直徑與 上述第1通孔導體之直徑相等，且，上述第2焊盤之直徑與上述第2通孔導體之直徑相等。
  13. 如請求項1或2之中介基板，其中上述支持基板包含矽。
  14. 如請求項1或2之中介基板，其進而設有於上述第1焊墊上及上述第2焊墊上分別具有開口之保護膜。
  15. 如請求項1或2之中介基板，其中上述第1絕緣層及上述第2絕緣層分別各設有一層。
  16. 如請求項1或2之中介基板，其中上述第1絕緣層設有複數層。
  17. 如請求項1或2之中介基板，其中於上述第1絕緣層與上述第2絕緣層之間設有無機膜。
  18. 一種中介基板之製造方法，其特徵在於包括以下步驟：於支持基板上，形成含有無機材料之第1絕緣層之步驟；於上述第1絕緣層形成第1配線之步驟；於上述第1絕緣層上及上述第1配線上形成第2絕緣層之步驟；以及於上述第2絕緣層上，形成配線長度長於上述第1配線且厚度大於上述第1配線之第2配線之步驟。
  19. 如請求項18之中介基板之製造方法，其中利用半加成法而形成上述第2配線。
  20. 如請求項18或19之中介基板之製造方法，其中利用金屬鑲嵌法而形成上述第1配線。
  21. 如請求項18或19之中介基板之製造方法，其中於上述第1絕緣層之表面形成無機膜。
TW097143743A 2007-12-28 2008-11-12 Intermediate substrate and intermediate substrate manufacturing method TWI389275B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1741307P 2007-12-28 2007-12-28
US3893908P 2008-03-24 2008-03-24

Publications (2)

Publication Number Publication Date
TW200929476A TW200929476A (en) 2009-07-01
TWI389275B true TWI389275B (zh) 2013-03-11

Family

ID=40824023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097143743A TWI389275B (zh) 2007-12-28 2008-11-12 Intermediate substrate and intermediate substrate manufacturing method

Country Status (6)

Country Link
US (1) US8188378B2 (zh)
EP (1) EP2187438A1 (zh)
JP (1) JP5484058B2 (zh)
CN (1) CN101632170B (zh)
TW (1) TWI389275B (zh)
WO (1) WO2009084299A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009084300A1 (ja) 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
US8913402B1 (en) 2010-05-20 2014-12-16 American Semiconductor, Inc. Triple-damascene interposer
US8363418B2 (en) * 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
US10403599B2 (en) * 2017-04-27 2019-09-03 Invensas Corporation Embedded organic interposers for high bandwidth

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPH04169002A (ja) * 1990-11-01 1992-06-17 Matsushita Electric Ind Co Ltd 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP2684877B2 (ja) * 1991-07-17 1997-12-03 株式会社デンソー 多層基板
US5500278A (en) * 1991-07-17 1996-03-19 Nippondenso Co., Ltd. Multilayer substrate
GB2420912B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
JP4360881B2 (ja) * 2003-03-24 2009-11-11 Ｎｅｃエレクトロニクス株式会社 多層配線を含む半導体装置およびその製造方法
KR100659521B1 (ko) * 2004-04-06 2006-12-20 가부시키가이샤 무라타 세이사쿠쇼 내부도체의 접속구조 및 다층기판
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN101213890B (zh) * 2005-07-12 2012-02-01 株式会社村田制作所 多层布线基板及其制造方法

Also Published As

Publication number Publication date
US8188378B2 (en) 2012-05-29
TW200929476A (en) 2009-07-01
CN101632170A (zh) 2010-01-20
JP5484058B2 (ja) 2014-05-07
US20090173522A1 (en) 2009-07-09
EP2187438A1 (en) 2010-05-19
CN101632170B (zh) 2011-10-05
JPWO2009084299A1 (ja) 2011-05-12
WO2009084299A1 (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
US8373069B2 (en) Electronic component mounting substrate and method for manufacturing electronic component mounting substrate
KR101089084B1 (ko) 인터포저 및 인터포저의 제조 방법
JP5331958B2 (ja) 配線基板及び半導体パッケージ
US9646926B2 (en) Wiring substrate and method of manufacturing the same
US8997344B2 (en) Method for manufacturing interposer
WO2014069662A1 (ja) 配線構造体
US20080283277A1 (en) Wiring board manufacturing method and wiring board
TWI389275B (zh) Intermediate substrate and intermediate substrate manufacturing method
US20190206808A1 (en) Mounting component and electronic device
JP6418757B2 (ja) 配線基板及びその製造方法と半導体装置
US8178790B2 (en) Interposer and method for manufacturing interposer
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
US20190350084A1 (en) Printed circuit board structure and method of forming the same
TWI574597B (zh) 無核心層封裝基板與其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees