TWI389256B - 主動元件陣列基板的製造方法 - Google Patents

主動元件陣列基板的製造方法 Download PDF

Info

Publication number
TWI389256B
TWI389256B TW098112811A TW98112811A TWI389256B TW I389256 B TWI389256 B TW I389256B TW 098112811 A TW098112811 A TW 098112811A TW 98112811 A TW98112811 A TW 98112811A TW I389256 B TWI389256 B TW I389256B
Authority
TW
Taiwan
Prior art keywords
layer
patterned
forming
protective layer
drain
Prior art date
Application number
TW098112811A
Other languages
English (en)
Other versions
TW201039406A (en
Inventor
yu cheng Chen
Chen Yueh Li
Ching Sang Chuang
Ching Chieh Shih
An Thung Cho
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW098112811A priority Critical patent/TWI389256B/zh
Priority to US12/559,506 priority patent/US8148185B2/en
Publication of TW201039406A publication Critical patent/TW201039406A/zh
Priority to US13/353,328 priority patent/US8597968B2/en
Application granted granted Critical
Publication of TWI389256B publication Critical patent/TWI389256B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

主動元件陣列基板的製造方法
本發明是有關於一種主動元件陣列基板之製造方法，且特別是有關於一種減少光罩使用數量之主動元件陣列基板之製造方法。
一般來說，較常見的液晶顯示面板之畫素結構製造方法包括五道光罩製程(Photolithography and Etch Process,PEP)。第一道光罩製程用以定義出第一金屬層的圖案，以形成掃描線以及主動元件的閘極。第二道光罩製程用以定義出主動元件的通道層以及歐姆接觸層的圖案。第三道光罩製程用以定義出第二金屬層的圖案，以形成資料線以及主動元件的源極與汲極。第四道光罩製程是用來圖案化第二金屬層上方的介電層，以於介電層中形成接觸窗。第五道光罩製程則是用來圖案化電極材料層，以形成畫素電極。
為了進一步提昇液晶顯示器的顯示品質，已有許多液晶顯示器將能夠偵測光線之光感測器整合於其中，一般來說，整合於液晶顯示器內之光感測器通常被用以偵測環境光線(ambient light)感測器，使得液晶顯示器在顯示時可以依據環境光線的強度而針對其顯示之亮度作適當的調整。在另一種應用中，光感測器可作為光學式觸控面板(optical touch panel)的感測裝置，當使用者以手指或是其他物品(如觸控筆等)碰觸光學式觸控面板時，整合於液晶顯示面板上的光感測器可以感應光線強度的變化，並輸出對應的訊號以達成觸控之功能。在光感測器的分佈密度夠高的情形下，這些光感測器還可以被運用在指紋辨識(fingerprint identification)以及影像掃瞄上。
近年來，光感測器(photo-sensor)的設置已由早期的外掛式設計，漸漸轉變為整合至液晶顯示面板中。但是，若要將光感測器製作於主動元件陣列基板上時，在製作上所需的光罩製程便會增加，而導致產品競爭力下降。
本發明關於一種整合了光感測器之主動元件陣列基板的製造方法，其光感測器的製作並不會額外增加光罩製程。
本發明關於一種整合了光感測器之主動元件陣列基板的製造方法，其可以使用較低的成本製作出主動元件陣列基板。
本發明提出一種主動元件陣列基板的製造方法，其包括下列步驟。首先，提供一包括一顯示區與一感測區之基板，於基板之顯示區上形成一第一圖案化導體層。於基板上形成一閘極介電層，以覆蓋第一圖案化導體層。於閘極介電層上形成一圖案化半導體層、一第二圖案化導體層以及一圖案化光敏介電層，其中第二圖案化導體層包括一源極、一汲極以及一下電極，源極與汲極位於顯示區並覆蓋部分圖案化半導體層，下電極位於感測區，而圖案化光敏介電層覆蓋第二圖案化導體層，圖案化光敏介電層包括一位於源極與汲極上之介面保護層以及一位於下電極上之光感測層。於基板上形成一覆蓋保護層，其中覆蓋保護層具有一第一接觸窗以暴露源極以及汲極其中之一，以及一第二接觸窗以暴露光感測層。於覆蓋保護層上形成一第三圖案化導體層，其中第三圖案化導體層包括一畫素電極以及一上電極，畫素電極透過第一接觸窗與源極以及汲極其中之一電性連接，而上電極則透過第二接觸窗覆蓋光感測層。
在本發明之一實施例中，上述之圖案化半導體層與第二圖案化導體層之間包括一圖案化重摻雜半導體層。
在本發明之一實施例中，上述之第一圖案化導體層的形成方法包括下列步驟。首先，於基板上形成一第一導體材料層。接著，圖案化第一導體材料層，以於基板上形成多條掃描線以及多個與這些掃描線連接之閘極。
在本發明之一實施例中，上述之第一圖案化導體層在形成掃描線以及閘極的同時，更包括形成多個與這些掃描線之末端連接之第一接墊。
在本發明之一實施例中，上述之第一圖案化導體層在形成第一接觸窗與第二接觸窗的同時，更包括於閘極介電層與覆蓋保護層中形成多個第三接觸窗以將第一接墊暴露，而部分第三圖案化導體層透過第三接觸窗與第一接墊電性連接。
在本發明之一實施例中，上述之第二圖案化導體層的形成方法包括下列步驟。首先，於基板上形成一第二導體材料層。圖案化第二導體材料層，以於基板上形成源極與汲極以及下電極。
在本發明之一實施例中，在形成上述源極、汲極以及下電極的同時，更包括形成與源極連接之資料線。
在本發明之一實施例中，在形成上述源極、汲極、下電極以及資料線的同時，更包括形成與資料線之末端連接之第二接墊。
在本發明之一實施例中，在形成上述第一接觸窗與第二接觸窗的同時，更包括於覆蓋保護層中形成多個第四接觸窗以將第二接墊暴露，而部分第三圖案化導體層透過第四接觸窗與第二接墊電性連接。
在本發明之一實施例中，上述之覆蓋保護層包括一無機保護層與一配置於無機保護層上之有機保護層，而形成上述第一接觸窗與第二接觸窗的方法包括下列步驟。首先，圖案化有機保護層以形成一圖案化有機保護層，並以圖案化有機保護層為罩幕，移除源極與汲極上方之無機保護層、部分介面保護層及部分閘極介電層。再者，減少圖案化有機保護層的厚度，直到第二區塊被移除而將光感測層上方之無機保護層暴露為止。接著，以厚度減少之圖案化有機保護層為罩幕，移除光感測層上方之無機保護層，以使光感測層暴露。
在本發明之一實施例中，減少圖案化有機保護層之厚度的方法包括電漿灰化(plasma ashing)。
在本發明之一實施例中，圖案化半導體層、第二圖案化導體層以及圖案化光敏介電層的形成方法包括下列步驟。於閘極介電層上依序形成一半導體材料層、一第二導體材料層以及一光敏介電材料層。於光敏介電材料層上形成一圖案化光阻層，其中圖案化光阻層具有多個第二開口，且圖案化光阻層包括一第三區塊以及一第四區塊，而第三區塊的厚度大於第四區塊的厚度。以圖案化光阻層為罩幕，移除部分半導體材料層、第二導體材料層以及光敏介電材料層，以同時形成源極與汲極、下電極、光感測層以及介面保護層。最後再移除圖案化光阻層。
在本發明之一實施例中，同時形成源極與汲極、下電極、光感測層以及介面保護層的方法包括下列步驟。以圖案化光阻層為罩幕，移除部分半導體材料層、第二導體材料層以及光敏介電材料層，以形成下電極以及光感測層。減少圖案化光阻層的厚度，直到第四區塊被移除。以厚度減少之圖案化光阻層為罩幕，移除部分第二導體材料層以及光敏介電材料層，以形成源極與汲極以及介面保護層。
在本發明之一實施例中，在形成下電極以及光感測層的同時，更包括於下電極與閘極介電層之間形成一墊層(pad layer)。
本發明提出一種主動元件陣列基板的製造方法，其包括下列步驟。首先，提供一包括一顯示區與一感測區之基板，於基板之顯示區上形成一第一圖案化導體層。於基板上形成一閘極介電層，以覆蓋第一圖案化導體層。於閘極介電層上形成一圖案化半導體層，其中圖案化半導體層位於第一圖案化導體層上方。於圖案化半導體層上形成一第二圖案化導體層以及一圖案化光敏介電層，其中第二圖案化導體層包括一源極、一汲極以及一下電極，源極與汲極位於顯示區並覆蓋部分該圖案化半導體層，下電極位於感測區，圖案化光敏介電層覆蓋第二圖案化導體層，且圖案化光敏介電層包括一位於源極與汲極上之介面保護層以及一位於下電極上之光感測層。於基板上形成一覆蓋保護層，且覆蓋保護層具有一第一接觸窗以暴露源極與該汲極其中之一，以及一第二接觸窗以暴露光感測層。於覆蓋保護層上形成一第三圖案化導體層，其中第三圖案化導體層包括一畫素電極以及一上電極，畫素電極透過該第一接觸窗與源極與汲極其中之一電性連接，而上電極透過第二接觸窗覆蓋光感測層。
在本發明之一實施例中，上述之圖案化半導體層與第二圖案化導體層之間包括一圖案化重摻雜半導體層。
在本發明之一實施例中，上述之第一圖案化導體層的形成方法包括下列步驟。首先，於基板上形成一第一導體材料層。圖案化第一導體材料層，以於基板上形成多條掃描線以及多個與掃描線連接之閘極。
在本發明之一實施例中，在形成上述掃描線以及閘極的同時，更包括形成多個與掃描線之末端連接之第一接墊。
在本發明之一實施例中，在形成上述第一接觸窗與第二接觸窗的同時，更包括於閘極介電層與覆蓋保護層中形成多個第三接觸窗以將第一接墊暴露，而部分第三圖案化導體層透過第三接觸窗與第一接墊電性連接。
在本發明之一實施例中，上述之第二圖案化導體層的形成方法包括下列步驟。於基板上形成一第二導體材料層。圖案化第二導體材料層，以於基板上形成源極與汲極以及下電極。
在本發明之一實施例中，在形成上述之源極與汲極以及下電極的同時，更包括形成與源極連接之資料線。
在本發明之一實施例中，在形成上述之源極與汲極、下電極以及資料線的同時，更包括形成與資料線之末端連接之第二接墊。
在本發明之一實施例中，在形成第一接觸窗與第二接觸窗的同時，更包括於覆蓋保護層中形成多個第四接觸窗以將第二接墊暴露，而部分第三圖案化導體層透過第四接觸窗與第二接墊電性連接。
在本發明之一實施例中，上述之覆蓋保護層包括一無機保護層與一配置於無機保護層上之有機保護層，而第一接觸窗與第二接觸窗的形成方法包括下列步驟。圖案化有機保護層以形成一圖案化有機保護層，並以圖案化有機保護層為罩幕，移除源極與汲極上方之覆蓋保護層、部分該介面保護層及部分閘極介電層。減少圖案化有機保護層的厚度，直到第二區塊被移除而將光感測層上方之無機保護層暴露為止。以厚度減少之圖案化有機保護層為罩幕，移除光感測層上方之無機保護層，以使光感測層暴露。
在本發明之一實施例中，上述減少圖案化有機保護層之厚度的方法包括電漿灰化。
在本發明之一實施例中，上述圖案化半導體層的形成方法下列步驟。於閘極介電層上形成一圖案化半導體材料層。
在本發明之一實施例中，上述第二圖案化導體層以及圖案化光敏介電層的形成方法包括下列步驟。於圖案化半導體層上依序形成一第二導體材料層以及一光敏介電材料層。圖案化第二導體材料層以及光敏介電材料層。
基於上述，本發明之主動元件陣列基板的製作方法不但可以有效地將光感測器之製作整合於現有製程中，更可以在不額外增加光罩製程的情況下完成光感測器之製作。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
需注意的是，下列不同實施例中所提出的作為示例的細部結構都可以在合理的情況下相互組合、替換或被省略，以因應不同的實際需求。本技術領域中具有通常知識者在參照下列實施例的說明後應能理解本發明的精神與技術特徵，並且在不脫離本發明的精神範圍內做出合理的變化與應用。此外，為了方便說明，並使說明內容能更易於被理解，下文採用相同的標號來表示相同或類似的元件，並可能省略重複的文字說明。
圖1A至圖1L繪示本發明之一實施例之主動元件陣列基板的製造流程剖面示意圖。為方便說明，圖1A至圖1L僅繪示主動元件陣列基板的局部剖面作代表說明。
請參照圖1A，提供一基板100，其具有一顯示區100a以及一感測區100b。在本實施例中，基板100上還可進一步包含一周邊電路區100c。基板100之材質可以是無機透明材質(例如玻璃、石英、其它適合材料及其組合)、有機透明材質(例如聚烯類、聚酼類、聚醇類、聚酯類、橡膠、熱塑性聚合物、熱固性聚合物、聚芳香烴類、聚甲基丙醯酸甲酯類、聚碳酸酯類、其它合適材料、上述之衍生物及其組合)、無機不透明材質(例如矽片、陶瓷、其它合適材料或上述之組合)或上述之組合。
接著請參照圖1B，於基板100之顯示區100a上形成一第一圖案化導體層110。詳細而言，在本實施例中，第一圖案化導體層110的形成方法包括下列步驟。首先，於基板100上形成一第一導體材料層M1。接著，圖案化第一導體材料層M1，以於基板100上形成多條掃描線(未繪示)以及多個與這些掃描線連接之閘極112。
在本實施例中，在形成掃描線以及閘極112的同時，可於基板100的周邊電路區100c上一併形成多個與這些掃描線末端連接之第一接墊114。
接著請參照圖1C至1F，於基板100上形成一閘極介電層120，以覆蓋第一圖案化導體層110。然後，於閘極介電層120上形成一圖案化半導體層130、一第二圖案化導體層140以及一圖案化光敏介電層150。第二圖案化導體層140包括一源極142、一汲極144以及一下電極146，其中源極142與汲極144位於顯示區100a內並覆蓋部分圖案化半導體層130，而下電極146則位於感測區100b內。圖案化光敏介電層150覆蓋於第二圖案化導體層140上，且圖案化光敏介電層150包括一位於源極142與汲極144上之介面保護層152以及一位於下電極146上之光感測層154。在本實施例中，閘極介電層120可為單層或多層結構，且其材質是如氧化矽或氮化矽等無機材質、是如光阻或環烯類等有機材質或上述之組合。此外，圖案化光敏介電層150可以為一富矽介電層(silicon rich dielectric)，例如富矽之氧化物或氮化物(Si rich oxide or Si rich nitride)，但不以此為限。
以下將搭配圖1C至圖1F針對圖案化半導體層130、第二圖案化導體層140以及圖案化光敏介電層150的製作過程做詳細之說明。
請參照圖1C，首先於閘極介電層120上依序形成一半導體材料層SE、一第二導體材料層M2以及一光敏介電材料層PH。接著請參照圖1D與圖1F，於光敏介電材料層PH上形成一圖案化光阻層PR，其中圖案化光阻層PR具有多個第二開口A，且圖案化光阻層PR包括一第三區塊S3以及一第四區塊S4，而第三區塊S3的厚度大於第四區塊S4的厚度。詳細而言，圖案化光阻層PR是以一半調式光罩(half tone mask)或灰調式光罩(grey tone mask)對光阻層進行一曝光程序所形成，其中半調式光罩或灰調式光罩是使用不同明暗度之光罩調變曝光量，使光阻層受到不同照度的曝光，經顯影製程之後可得到不同深淺度的形狀。
之後，以圖案化光阻層PR為罩幕(mask)，移除部分半導體材料層SE、第二導體材料層M2以及光敏介電材料層PH，以同時形成源極142與汲極144、下電極146、光感測層154以及介面保護層152，如圖1F所示。在本實施例中，在形成源極142、汲極144以及下電極146之時，也同時形成與源極142連接之資料線(未繪示)，以及與資料線之末端連接之第二接墊148。最後，移除該圖案化光阻層PR。
在本實施例中，上述同時形成源極142與汲極144、下電極146、光感測層154以及介面保護層152的方法包括下列步驟。首先，以圖案化光阻層PR為罩幕，移除部分半導體材料層SE、第二導體材料層M2以及光敏介電材料層PH，以形成下電極146以及光感測層154，如圖1D所示。在本實施例中，在形成下電極146以及光感測層154的同時，更包括於下電極146與閘極介電層120之間形成一墊層(pad layer)132。接著，減少圖案化光阻層PR的厚度，直到第四區塊S4被移除，如圖1E所示。在本實施例中，減少圖案化光阻層PR之厚度的方法包括電漿灰化(ashing)。然後，以厚度減少之圖案化光阻層PR為罩幕，移除部分第二導體材料層SE以及光敏介電材料層PH，以形成源極142、汲極144以及介面保護層152，如圖1F所示。
請參照圖1G至1L，於基板100上形成一覆蓋保護層160。在本實施例中，覆蓋保護層160包括一無機保護層OP1與一配置於無機保護層OP1上之有機保護層OP2，其中無機保護層OP1覆蓋住閘極介電層120、圖案化半導體層130、第二圖案化導體層140以及圖案化光敏介電層150。
由圖1K可知，覆蓋保護層160具有一第一接觸窗CW1以及一第二接觸窗CW2，其中第一接觸窗CW1係暴露出源極142以及汲極144其中之一，而第二接觸窗CW2則暴露出光感測層154。在本實施例中，形成第一接觸窗CW1與第二接觸窗CW2的方法包括下列步驟。首先，於無機保護層OP1上形成一圖案化有機保護層OP2，如圖1H所示。接著，以圖案化有機保護層OP2為罩幕，移除源極142與汲極144上方之無機保護層OP1、部分介面保護層152及部分閘極介電層120，如圖1I所示。接著，減少圖案化有機保護層OP2的厚度，直到第二區塊S2被移除而將光感測層146上方之無機保護層OP1暴露為止，如圖1J所示。在本實施例中，減少圖案化有機保護層OP2之厚度的方法包括電漿灰化。然後，以厚度減少之圖案化有機保護層OP2為罩幕，移除光感測層146上方之無機保護層OP1，以使光感測層146暴露，如圖1K所示。
接著請參照圖1L，於圖案化有機保護層OP2上形成一第三圖案化導體層170。由圖1L可知，本實施例之第三圖案化導體層170包括一畫素電極172以及一上電極174，其中畫素電極172透過第一接觸窗CW1與源極142以及汲極144其中之一電性連接，而上電極174則透過第二接觸窗CW2與光感測層154電性連接。舉例而言，第三圖案化導體層170可透過物理氣相沈積(Physical Vapor Deposition,PVD)以及微影蝕刻製程來進行製作。詳言之，本實施例可藉由濺鍍(sputtering)、蒸鍍(evaporation)以及其他薄膜沈積技術先形成一材料層，之後再透過微影蝕刻製程進行材料層之圖案化製程，如此即可製作出包含有畫素電極172以及上電極174之第三圖案化導體層170。
在本實施例中，上述之半導體材料層SE與導體材料層M2之間包括一重摻雜半導體材料層DS，而圖案化半導體層130與第二圖案化導體層140之間還包括一圖案化重摻雜半導體層134。此外，在本實施例中，圖案化重摻雜半導體層134即為歐姆接觸層。
在本實施例中，在形成第一接觸窗CW1與第二接觸窗CW2的同時，可進一步於閘極介電層120與覆蓋保護層160中形成多個將第一接墊114暴露之第三接觸窗CW3，如圖1K所示。此外，由圖1L可知，第三圖案化導體層170可進一步包括多個第一接墊部176，且第一接墊部176會透過第三接觸窗CW3與第一接墊114電性連接。
在本實施例中，在形成第一接觸窗CW1與第二接觸窗CW2的同時，可進一步於覆蓋保護層160中形成多個將第二接墊148暴露之第四接觸窗CW4，如圖1K所示。此外，由圖1L可知，第三圖案化導體層170可進一步包括多個第二接墊部178，且第二接墊部178會透過第四接觸窗CW4與第二接墊148電性連接。
圖2A至圖2L繪示本發明另一實施例之主動元件陣列基板的製造流程剖面示意圖。為方便說明，圖2A至圖2L僅繪示主動元件陣列基板的局部剖面作代表說明。
請先參照圖2A，提供一基板200，其具有一顯示區200a以及一感測區200b。在本實施例中，基板200上還可進一步包含一周邊電路區200c。基板200之材質可以是無機透明材質(例如玻璃、石英、其它適合材料及其組合)、有機透明材質(例如聚烯類、聚酼類、聚醇類、聚酯類、橡膠、熱塑性聚合物、熱固性聚合物、聚芳香烴類、聚甲基丙醯酸甲酯類、聚碳酸酯類、其它合適材料、上述之衍生物及其組合)、無機不透明材質(例如矽片、陶瓷、其它合適材料或上述之組合)或上述之組合。
接著請參照圖2B，於基板200之顯示區200a上形成一第一圖案化導體層210。詳細而言，在本實施例中，第一圖案化導體層210的形成方法包括下列步驟。首先，於基板200上形成一第一導體材料層M1’，接著，圖案化第一導體材料層M1’，以於基板200上形成多條掃描線(未繪示)以及多個於掃描線連接之閘極212。
在本實施例中，於形成掃描線以及閘極212的同時，可於基板200的周邊電路區200c上一併形成多個與掃描線之末端連接之第一接墊214。
接著請參照圖2C至2F，於基板200上形成一閘極介電層220，以覆蓋第一圖案化導體層210。然後，於閘極介電層220上形成一圖案化半導體層230，其中圖案化半導體層230位於第一圖案化導體層220上方。接著，於圖案化半導體層230上形成一第二圖案化導體層240以及一圖案化光敏介電層250，其中第二圖案化導體層240包括一源極242、一汲極244以及一下電極246。源極242與汲極244位於顯示區200a並覆蓋部分圖案化半導體層230，而下電極246位於感測區200b。圖案化光敏介電層250覆蓋第二圖案化導體層240，且圖案化光敏介電層250包括一位於源極242與汲極244上之介面保護層252以及一位於下電極246上之光感測層254。在本實施例中，閘極介電層220可為單層或多層結構，且其材質是如氧化矽或氮化矽等無機材質、是如光阻或環烯類等有機材質或上述之組合。此外，圖案化光敏介電層250可以為一富矽介電層(silicon rich dielectric)，例如富矽之氧化物或富矽之氮化物(Si rich oxide or Si rich nitride)、富矽之氮氧化物、富矽之碳化物、富矽之碳氧化物，但不以此為限。
以下將搭配圖2C至圖2F針對圖案化半導體層230、第二圖案化導體層240以及圖案化光敏介電層250的製作過程做詳細之說明。
請參照圖2C與2D，在本實施例中，圖案化半導體層230的形成方法包括於閘極介電層220上形成一半導體材料層SE’，然後圖案化半導體材料層SE’，以於基板200之顯示區200a上形成一圖案化半導體層230。接著請參照圖2E與圖2F，於圖案化半導體層230上依序形成一第二導體材料層M2’以及一光敏介電材料層PH’，然後圖案化第二導體材料層M2’以及光敏介電材料層PH’，以於基板200之顯示區200a上形成一第二圖案化導體層240以及一圖案化光敏介電層250，如圖2F所示。在本實施例中，圖案化第二導體材料層M2’以形成第二圖案化導體層240時，亦同時於基板200上形成源極242、汲極244以及下電極246，且更進一步形成與源極242連接之資料線(未繪示)，以及與這些資料線之末端連接之第二接墊248。
請參照圖2G至2L，於基板200上形成一覆蓋保護層260。在本實施例中，覆蓋保護層260包括一無機保護層OP1’與一配置於無機保護層OP1’上之有機保護層OP2’，其中無機保護層OP1’覆蓋住閘極介電層220、圖案化半導體層230、第二圖案化導體層240以及圖案化光敏介電層250。
由圖2K可知，覆蓋保護層260具有一第一接觸窗CW1’以暴露源極242與汲極244其中之一，以及一第二接觸窗CW2’以暴露光感測層254。在本實施例中，形成第一接觸窗CW1’與第二接觸窗CW2’的方法包括下列步驟。首先，於無機保護層OP1’上形成一圖案化有機保護層OP2’，如圖2H所示。接著，以圖案化有機保護層OP2’為罩幕，移除源極242與汲極244上方之無機保護層OP1’、部分介面保護層252及部分閘極介電層120，如圖2I所示。接著，減少圖案化有機保護層OP2’的厚度，直到第二區塊S2’被移除而將光感測層246上方之覆蓋保護層260暴露為止，如圖2J所示。在本實施例中，減少圖案化有機保護層OP2’之厚度的方法包括電漿灰化。然後，以厚度減少之圖案化有機保護層OP2’為罩幕，移除光感測層246上方之無機保護層OP1’，以使光感測層246暴露，如圖2K所示。
接著請參照圖2L，於覆蓋保護層260上形成一第三圖案化導體層270。由圖2L可知，本實施例之第三圖案化導體層270包括一畫素電極272以及一上電極274，其中畫素電極272透過第一接觸窗CW1’與源極242和汲極244其中之一電性連接，而上電極274則透過第二接觸窗CW2’與光感測層254電性連接。舉例而言，第三圖案化導體層270可透過物理氣相沈積(Physical Vapor Deposition,PVD)以及微影蝕刻製程來進行製作。詳言之，本實施例可藉由濺鍍(sputtering)、蒸鍍(evaporation)以及其他薄膜沈積技術先形成一材料層，之後再透過微影蝕刻製程進行材料層之圖案化製程，如此即可製作出包含有畫素電極272以及上電極274之第三圖案化導體層270。
在本實施例中，上述之半導體材料層SE’上方包括一重摻雜半導體材料層DS’，而圖案化半導體層230與第二圖案化導體層240之間還包括一圖案化重摻雜半導體層234。此外，在本實施例中，圖案化重摻雜半導體層234即為歐姆接觸層。
在本實施例中，於形成第一接觸窗CW1’與第二接觸窗CW2’的同時，可進一步於閘極介電層220與覆蓋保護層260中形成多個將第一接墊214暴露之第三接觸窗CW3’，如圖2K所示。此外，由圖2L可知，第三圖案化導體層270可進一步包括多個第一接墊部276，且第一接墊部276會透過第三接觸窗CW3’與第一接墊214電性連接。
在本實施例中，在形成第一接觸窗CW1’與第二接觸窗CW2’的同時，可進一步於覆蓋保護層260中形成多個將第二接墊248暴露之第四接觸窗CW4’，如圖2K所示。此外，由圖2L可知，第三圖案化導體層270會透過第四接觸窗CW4’與第二接墊248電性連接。
綜上所述，本發明之整合光感測器之主動元件陣列基板製作方法不會額外增加光罩製程，相較於習知技術而言，光罩使用數量較少，可降低製作成本。此外，光感測層與主動元件陣列基板之源極與汲極是在同一道光罩製程中形成，所以本發明之光感測器的製作可以用較低的成本製作，又可增加產能，以及提高產品整合性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200．．．基板
100a、200a．．．顯示區
100b、200b．．．感測區
100c、200c．．．周邊電路區
110、210．．．第一圖案化導體層
112、212．．．閘極
114、214．．．第一接墊
120、220．．．閘極介電層
130、230．．．圖案化半導體層
132．．．墊層
134、234．．．重摻雜半導體層
140、240．．．第二圖案化導體層
142、242．．．源極
144、244．．．汲極
146、246．．．下電極
148、248．．．第二接墊
150、250．．．圖案化光敏介電層
152、252．．．介面保護層
154、254．．．光感測層
160、260．．．覆蓋保護層
170、270．．．第三圖案化導體層
172、272．．．畫素電極
174、274．．．上電極
176、276．．．第一接墊部
178、278．．．第二接墊部
A．．．第二開口
CW1、CW1’．．．第一接觸窗
CW2、CW2’．．．第二接觸窗
CW3、CW3’‧‧‧第三接觸窗
CW4、CW4’‧‧‧第四接觸窗
M1、M1’‧‧‧第一導體材料層
M2、M2’‧‧‧第二導體材料層
PH、PH’‧‧‧光敏介電材料層
PR、PR’‧‧‧圖案化光阻層
OP1、OP1’‧‧‧無機保護層
OP2、OP2’‧‧‧有機保護層
DS、DS’‧‧‧重摻雜半導體材料層
SE、SE’‧‧‧半導體材料層
S2、S2’‧‧‧第二區塊
S3‧‧‧第三區塊
S4‧‧‧第四區塊
圖1A~圖1L為本發明之一實施例的製作方法。
圖2A~圖2L為本發明另一實施例的製作方法。
100．．．基板
110．．．第一圖案化導體層
112．．．閘極
114．．．第一接墊
120．．．閘極介電層
130．．．圖案化半導體層
132．．．墊層
140．．．第二圖案化導體層
142．．．源極
144．．．汲極
146．．．下電極
148．．．第二接墊
150．．．圖案化光敏介電層
152．．．介面保護層
154．．．光感測層
160．．．覆蓋保護層
170．．．第三圖案化導體層
172．．．畫素電極
174．．．上電極
176．．．第一接墊部
178．．．第二接墊部
OP1．．．無機保護層
OP2．．．有機保護層

Claims (25)

  1. 一種主動元件陣列基板的製造方法，包括：提供一基板，該基板包括一顯示區與一感測區；於該顯示區之該基板上形成一第一圖案化導體層；於該基板上形成一閘極介電層，以覆蓋該第一圖案化導體層；於該閘極介電層上形成一圖案化半導體層、一第二圖案化導體層以及一圖案化光敏介電層，其中該第二圖案化導體層以及該圖案化光敏介電層是同時形成，該第二圖案化導體層包括一源極、一汲極以及一下電極，該源極與該汲極位於該顯示區並覆蓋部分該圖案化半導體層，該下電極位於該感測區，而該圖案化光敏介電層覆蓋該第二圖案化導體層，該圖案化光敏介電層包括一位於該源極與該汲極上之介面保護層以及一位於該下電極上之光感測層；於該基板上形成一覆蓋保護層，其中該覆蓋保護層具有一第一接觸窗以暴露該源極與該汲極其中之一，以及一第二接觸窗以暴露該光感測層；以及於該覆蓋保護層上形成一第三圖案化導體層，其中該第三圖案化導體層包括一畫素電極以及一上電極，該畫素電極透過該第一接觸窗與該源極與該汲極其中之一電性連接，而該上電極透過該第二接觸窗覆蓋該光感測層。
  2. 如申請專利範圍第1項所述之主動元件陣列基板的製造方法，其中該第一圖案化導體層的形成方法包括：於該基板上形成一第一導體材料層；以及圖案化該第一導體材料層，以於該基板上形成多條掃 描線以及多個於該些掃描線連接之閘極。
  3. 如申請專利範圍第2項所述之主動元件陣列基板的製造方法，其中在形成該些掃描線以及該些閘極的同時，更包括形成多個與該些掃描線之末端連接之第一接墊。
  4. 如申請專利範圍第3項所述之主動元件陣列基板的製造方法，其中在形成該第一接觸窗與該些第二接觸窗的同時，更包括於該閘極介電層與該覆蓋保護層中形成多個第三接觸窗以將該些第一接墊暴露，而部分該第三圖案化導體層透過該些第三接觸窗與該些第一接墊電性連接。
  5. 如申請專利範圍第1項所述之主動元件陣列基板的製造方法，其中該第二圖案化導體層的形成方法包括：於該基板上形成一第二導體材料層；以及圖案化該第二導體材料層，以於該基板上形成該源極與該汲極以及該下電極。
  6. 如申請專利範圍第5項所述之主動元件陣列基板的製造方法，其中在形成該源極與該汲極以及該下電極的同時，更包括形成與該源極連接之資料線。
  7. 如申請專利範圍第6項所述之主動元件陣列基板的製造方法，其中在形成該源極與該汲極、該下電極以及該些資料線的同時，更包括形成與該資料線之末端連接之第二接墊。
  8. 如申請專利範圍第7項所述之主動元件陣列基板的製造方法，其中在形成該第一接觸窗與該些第二接觸窗的同時，更包括於該覆蓋保護層中形成多個第四接觸窗以將該些第二接墊暴露，而部分該第三圖案化導體層透過該些 第四接觸窗與該些第二接墊電性連接。
  9. 如申請專利範圍第1項所述之主動元件陣列基板的製造方法，其中該覆蓋保護層包括一無機保護層與一配置於該無機保護層上之有機保護層，而形成該第一接觸窗與該些第二接觸窗的方法包括：圖案化該有機保護層以形成一圖案化有機保護層，並以該圖案化有機保護層為罩幕，移除該源極與該汲極上方之該無機保護層、部分該介面保護層及部分閘極介電層；減少該圖案化有機保護層的厚度，直到該第二區塊被移除而將該光感測層上方之無機保護層暴露為止；以及以厚度減少之圖案化有機保護層為罩幕，移除該光感測層上方之無機保護層，以使該光感測層暴露。
  10. 如申請專利範圍第9項所述之主動元件陣列基板的製造方法，其中該減少該圖案化有機保護層之厚度的方法包括電漿灰化。
  11. 如申請專利範圍第1項所述之主動元件陣列基板的製造方法，其中該圖案化半導體層、該第二圖案化導體層以及該圖案化光敏介電層的形成方法包括：於該閘極介電層上依序形成一半導體材料層、一第二導體材料層以及一光敏介電材料層；於該光敏介電材料層上形成一圖案化光阻層，其中該圖案化光阻層具有多個第二開口，且該圖案化光阻層包括一第三區塊以及一第四區塊，而該第三區塊的厚度大於該第四區塊的厚度；以該圖案化光阻層為罩幕，移除部分該半導體材料 層、該第二導體材料層以及該光敏介電材料層，以同時形成該源極與該汲極、該下電極、該光感測層以及該些介面保護層；以及移除該第二圖案化光阻層。
  12. 如申請專利範圍第11項所述之主動元件陣列基板的製造方法，其中同時形成該源極與該汲極、該下電極、該光感測層以及該些介面保護層的方法包括：以該圖案化光阻層為罩幕，移除部分該半導體材料層、該第二導體材料層以及該光敏介電材料層，以形成該下電極以及該光感測層；減少該第二圖案化光阻層的厚度，直到該第四區塊被移除；以及以厚度減少之第二圖案化光阻層為罩幕，移除部分該第二導體材料層以及該光敏介電材料層，以形成該源極與該汲極以及該些介面保護層。
  13. 如申請專利範圍第12項所述之主動元件陣列基板的製造方法，其中在形成該下電極以及該光感測層的同時，更包括於該下電極與該閘極介電層之間形成一墊層(pad layer)。
  14. 一種主動元件陣列基板的製造方法，包括：提供一基板，該基板包括一顯示區與一感測區；於該顯示區之該基板上形成一第一圖案化導體層；於該基板上形成一閘極介電層，以覆蓋該第一圖案化導體層；於該閘極介電層上形成一圖案化半導體層，其中該圖 案化半導體層位於該第一圖案化導體層上方；於該圖案化半導體層上同時形成一第二圖案化導體層以及一圖案化光敏介電層，其中該第二圖案化導體層包括一源極、一汲極以及一下電極，該源極與該汲極位於該顯示區並覆蓋部分該圖案化半導體層，該下電極位於該感測區，而該圖案化光敏介電層覆蓋該第二圖案化導體層，而該圖案化光敏介電層包括一位於該源極與該汲極上之介面保護層以及一位於該下電極上之光感測層；於該基板上形成一覆蓋保護層，其中該覆蓋保護層具有一第一接觸窗以暴露該源極與該汲極其中之一，以及一第二接觸窗以暴露該光感測層；以及於該覆蓋保護層上形成一第三圖案化導體層，其中該第三圖案化導體層包括一畫素電極以及一上電極，該畫素電極透過該第一接觸窗與該源極與該汲極其中之一電性連接，而該上電極透過該第二接觸窗覆蓋該光感測層。
  15. 如申請專利範圍第14項所述之主動元件陣列基板的製造方法，其中該第一圖案化導體層的形成方法包括：於該基板上形成一第一導體材料層；以及圖案化該第一導體材料層，以於該基板上形成多條掃描線以及多個於該些掃描線連接之閘極。
  16. 如申請專利範圍第15項所述之主動元件陣列基板的製造方法，其中在形成該些掃描線以及該些閘極的同時，更包括形成多個與該些掃描線之末端連接之第一接墊。
  17. 如申請專利範圍第16項所述之主動元件陣列基板的製造方法，其中在形成該第一接觸窗與該些第二接觸窗 的同時，更包括於該閘極介電層與該覆蓋保護層中形成多個第三接觸窗以將該些第一接墊暴露，而部分該第三圖案化導體層透過該些第三接觸窗與該些第一接墊電性連接。
  18. 如申請專利範圍第14項所述之主動元件陣列基板的製造方法，其中該第二圖案化導體層的形成方法包括：於該基板上形成一第二導體材料層；以及圖案化該第二導體材料層，以於該基板上形成該源極與該汲極以及該下電極。
  19. 如申請專利範圍第18項所述之主動元件陣列基板的製造方法，其中在形成該源極與該汲極以及該下電極的同時，更包括形成與該源極連接之資料線。
  20. 如申請專利範圍第19項所述之主動元件陣列基板的製造方法，其中在形成該源極與該汲極、該下電極以及該些資料線的同時，更包括形成與該資料線之末端連接之第二接墊。
  21. 如申請專利範圍第20項所述之主動元件陣列基板的製造方法，其中在形成該第一接觸窗與該些第二接觸窗的同時，更包括於該覆蓋保護層中形成多個第四接觸窗以將該些第二接墊暴露，而部分該第三圖案化導體層透過該些第四接觸窗與該些第二接墊電性連接。
  22. 如申請專利範圍第14項所述之主動元件陣列基板的製造方法，其中該覆蓋保護層包括一無機保護層與一配置於該無機保護層上之有機保護層，而形成該第一接觸窗與該些第二接觸窗的方法包括：圖案化該有機保護層以形成一圖案化有機保護層，並 以該圖案化有機保護層為罩幕，移除該源極與該汲極上方之該無機保護層、部分該介面保護層及部分該閘極介電層；減少該圖案化有機保護層的厚度，直到該第二區塊被移除而將該光感測層上方之無機保護層暴露為止；以及以厚度減少之圖案化有機保護層為罩幕，移除該光感測層上方之無機保護層，以使該光感測層暴露。
  23. 如申請專利範圍第22項所述之主動元件陣列基板的製造方法，其中該減少該圖案化有機保護層之厚度的方法包括電漿灰化。
  24. 如申請專利範圍第14項所述之主動元件陣列基板的製造方法，其中該圖案化半導體層的形成方法包括：於該閘極介電層上形成一半導體材料層；以及圖案化該半導體材料層。
  25. 如申請專利範圍第14項所述之主動元件陣列基板的製造方法，其中該第二圖案化導體層以及該圖案化光敏介電層的形成方法包括：於該圖案化半導體層上依序形成一第二導體材料層以及一光敏介電材料層；以及圖案化該第二導體材料層以及該光敏介電材料層。
TW098112811A 2009-04-17 2009-04-17 主動元件陣列基板的製造方法 TWI389256B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098112811A TWI389256B (zh) 2009-04-17 2009-04-17 主動元件陣列基板的製造方法
US12/559,506 US8148185B2 (en) 2009-04-17 2009-09-15 Method for fabricating active device array substrate
US13/353,328 US8597968B2 (en) 2009-04-17 2012-01-19 Active device array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098112811A TWI389256B (zh) 2009-04-17 2009-04-17 主動元件陣列基板的製造方法

Publications (2)

Publication Number Publication Date
TW201039406A TW201039406A (en) 2010-11-01
TWI389256B true TWI389256B (zh) 2013-03-11

Family

ID=42981303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098112811A TWI389256B (zh) 2009-04-17 2009-04-17 主動元件陣列基板的製造方法

Country Status (2)

Country Link
US (2) US8148185B2 (zh)
TW (1) TWI389256B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418910B (zh) 2009-05-26 2013-12-11 Au Optronics Corp 陣列基板及其形成方法
TWI459255B (zh) * 2011-08-04 2014-11-01 Innolux Corp 觸控面板及應用其之觸控顯示裝置與其製造方法
TWI435152B (zh) 2011-08-16 2014-04-21 Chunghwa Picture Tubes Ltd 形成接觸窗的方法
CN102270606A (zh) * 2011-08-30 2011-12-07 福建华映显示科技有限公司 形成接触窗的方法
TWI465979B (zh) * 2012-04-16 2014-12-21 Au Optronics Corp 觸控面板
KR20140131609A (ko) 2013-05-02 2014-11-14 삼성디스플레이 주식회사 감광성 수지 조성물, 패턴 형성 방법 및 이를 이용한 액정 표시 장치
TWI614885B (zh) * 2017-06-07 2018-02-11 友達光電股份有限公司 光感測單元及光學感測陣列結構

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08179351A (ja) * 1994-12-22 1996-07-12 Toshiba Corp 表示装置用アレイ基板
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
US6737653B2 (en) * 2001-03-12 2004-05-18 Lg. Philips Lcd Co., Ltd. X-ray detector and method of fabricating therefore
TW586223B (en) * 2003-06-26 2004-05-01 Au Optronics Corp Thin film transistor array panel and fabricating method thereof
KR101108782B1 (ko) * 2004-07-30 2012-02-24 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101107682B1 (ko) 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US9577137B2 (en) * 2007-01-25 2017-02-21 Au Optronics Corporation Photovoltaic cells with multi-band gap and applications in a low temperature polycrystalline silicon thin film transistor panel
TWI333275B (en) * 2008-05-09 2010-11-11 Au Optronics Corp Method for fabricating light sensor

Also Published As

Publication number Publication date
US8148185B2 (en) 2012-04-03
TW201039406A (en) 2010-11-01
US20100267177A1 (en) 2010-10-21
US8597968B2 (en) 2013-12-03
US20120112214A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
TWI389256B (zh) 主動元件陣列基板的製造方法
TWI324832B (en) Photo sensor and fabrication method thereof
US7682883B2 (en) Manufacturing method of thin film transistor array substrate and liquid crystal display panel
US8143117B2 (en) Active device array substrate and method for fabricating the same
US7790487B2 (en) Method for fabricating photo sensor
TWI353063B (en) Photo detector and method for fabricating the same
US8541750B2 (en) X-ray detector and fabrication method thereof
CN111399292B (zh) 阵列基板及其制备方法和触控液晶显示装置
TWI483049B (zh) 液晶顯示裝置和其製造方法，以及電子裝置
TWI418903B (zh) 陣列基板及其製造方法
TWI464808B (zh) 薄膜電晶體陣列基板及其製作方法
CN110536082B (zh) 主动式像素传感电路及传感器、显示面板及装置
JP2006319032A (ja) 積層型ダイオード、ダイオード装置およびその製造方法
CN101494256B (zh) X射线感测器及其制作方法
WO2021238139A1 (zh) 传感器、显示面板及显示装置
CN112666734B (zh) 液晶显示面板及显示装置
WO2021238138A1 (zh) 传感器、显示面板及显示装置
CN101572245B (zh) 主动元件阵列基板的制造方法
US7659594B1 (en) Photo sensor and portable electronic apparatus
KR100488949B1 (ko) 박막트랜지스터를 이용한 디지털 엑스레이 검출기 제조방법
JP2004140338A (ja) 光センサ素子、これを用いた平面表示装置、光センサ素子の製造方法、平面表示装置の製造方法
CN114093923A (zh) 显示基板、其制作方法及显示装置
CN114156288A (zh) 阵列基板及显示面板
CN114792715A (zh) 显示面板
TW201316109A (zh) 反射式電泳顯示裝置之畫素結構及其製作方法