TWI387986B - 高電容密度堆疊式去耦電容器結構 - Google Patents

Description

高電容密度堆疊式去耦電容器結構

本實施例與半導體裝置及其方法有關，尤其與堆疊去耦電容器結構有關。

半導體裝置遍及當今社會中無數不同領域，造成此類裝置之市場持續躍進。此進展證諸許多領域並與半導體裝置及形成此類裝置之方法直接或間接相關。例如此進展影響許多裝置特性並增加在設計與製造期間關切此類特性之需求，其中此類特性包含裝置尺寸、可靠性、良率及成本。這些及其它領域係由先前技術所定，並由下述較佳實施例進一步改善。

就進一步之背景而言，較佳實施例係關於與積體電路整合形成之去耦電容器。去耦電容器係用以”去耦合”或隔離導體上之信號。慣例係連接一去耦電容器於電源與接地間，使得受電源影響之所有過渡或其他雜訊信號均為電容器抑制，藉以使得該信號與裝置中其他部件去耦合。雖然先前去耦合電容器有時係利用獨立分隔裝置達成，隨著積體電路之持續演進，亦已發展出複晶矽對N井去耦合電容器。一般電容器裝置包含由介電質隔離之兩導體板。更特定言之，誠如複晶矽對N井去耦合電容器之名可見，一層摻雜複晶矽構成電容器之一導體板，而在另一井或半導體基板內形成之N井則構成另一導體板。最後，兩板為介電質隔離，一般為同時形成之二氧化矽，其與亦用以在相同井或基板形成之各電晶體中之 閘極介電質之材料相同。

雖然複晶矽對N井去耦合電容器已成功應用於各種裝置，隨著性能需求之增加，已可在此類裝置發現諸多缺陷。特別言之，隨著性能需求之增加，對總去耦合電容之需求亦隨之而增。此外，去耦合電容器之位置可分佈於積體電路晶粒上之多處。故當利用複晶矽對N井去耦合電容器而欲滿足需求時，所實現這些電容器所需之較大晶片面積上有所權衡，其中已知此類面積在設計上耗費不貲，且在部分情況下並不可行。作為另一考量，回顧複晶矽對N井去耦合電容器利用電晶體閘極介電層作為電容器板間介電質。但在電晶體技術中亦有降低閘極介電質厚度之趨勢，因而減少複晶矽對N井去耦合電容器中之電容材料量。電容器而言，此結果非所樂見之因有二。第一是電容器洩漏機會增加，因為洩漏可能隨介電質厚度之降低以及去耦合需求之增加而增加。第二是較薄之電容介電質造成經由電容器板間介電質短路之機會增加。在此情況下，N井可部份提供對短路電流之電阻，以避免整個裝置故障，但去耦合效應喪失，因此隨著一定數量之此類故障，裝置良率及/或電路性能即降低。

鑑此，本發明人提出以下用以改善先前技術缺失之替代實施例。

在一較佳實施例中，具有一電容結構。該電容結構包括一具一上表面之半導體基底區、一於該半導體基底區內形成並 與該上表面相鄰之井、一與該上表面之至少一部份相鄰之第一介電層，及一與該第一介電層相鄰之複晶矽層。該井、該第一介電層及該第一複晶矽層構成一第一電容器並沿一平坦維度對齊。該電容器結構進一步包括一至少部份位於至少部份複晶矽層上之第一導體層、一與該第一導體層相鄰之第二介電層及一與該第二介電層相鄰之第二導體層。該第一導體層、該第二介電層及該第二導體層構成一第二電容器並沿該平坦維度對齊。

此外，並揭示與主張其他方面。

圖1闡示依一較佳實施例並建於半導體積體電路內之堆疊去耦合電容器結構10之頂視圖。正如以下併同圖2與3進一步揭示之結構10，係利用各種部件所由形成之多層構成。一般自圖1之由下往上考量進行，結構10包含井12，較佳為N型材料。朝向結構10之左上與右下為兩矽化物區141與142，其中主動摻雜區位於區141與142下方，但自圖1無法看到該等主動區。在任何情況下，對矽化物區141與142之電氣接觸提供經由各下方主動摻雜區至井12之接觸。向圖1左方可見到摻雜複晶矽區16，由稍後所敘原因將顯示延伸至一定距離，如圖1所示水平維度，但自圖1無法看到該延伸之拓展。利用圖1之點狀正方形顯示四接觸181、182、183與184。以點狀顯示接觸181、182、183與184係因此類接觸位於金屬-內層氧化物-金屬(”MIM”)電容器20之底層下 方而無法自圖1實際見到此類接觸，其中自圖1僅有部份MIN電容器20頂層可見。結構10亦包含四金屬-1區221、222、223與224，其中接觸延伸於四區中之前三區下方。金屬-1區221包含四接觸241、242、243與244；金屬-1區222包含四接觸245、246、247與248；及金屬-1區223包含四接觸249、2410、2411與2412。最後，結構10包含金屬-2區26，其中八個接觸延伸於該區下方。特別言之，這些接觸包含接觸281、282、283與284、285、286、287與288。

圖2闡釋沿圖1之線2-2之結構10剖面圖。故圖2闡示上述圖1相關之各部件，以及自剖面可見之附加方面與部件。井12係於相對於部份類型之半導體區之固定處形成，其中該區示如圖2中之區域30。此區可為例如另一井或半導體基板，因此，為參考之故，爾後稱之為基板30。亦注意與圖2及以下圖3所述相關者，熟悉此技術者將瞭解一些簡化，俾不使圖式過於複雜，同時呈現對較佳實施例之理解。首先，圖式未依比例繪製。其次，雖知但未顯示特定中間介電質或絕緣層，以提供對以堆疊型式形成之各結構之適當絕緣及實際支撐，產生整體結構10。

回到井12，其內係一絕緣區32，有時稱之為淺溝渠絕緣(”STI”)區，其係絕緣材料如氧化物。井12內亦具主動區341，由於本實例中之井12係N型材料，故較佳主動區341係N+區，亦即與井12相較具較高N型摻雜物濃度。在主動區341上者為藉由施加並與金屬反應形成之矽化物區141，藉以促進對主動區341之較低片電阻電氣接觸。在井12之部 分上表面上者係由絕緣物質如二氧化矽形成之閘極絕緣體38。術語”閘極”併同此絕緣體使用，因為在較佳實施例中，閘極絕緣體38係與電晶體之其它閘極絕緣體(未圖示)同時形成。換言之，在較佳實施例中，考量所形成之結構10為包含多個電晶體之積體電路之一部份，但此類電晶體並未顯示，俾使圖式簡化並專注於所發明之電容結構上。在利用特定步驟產生電晶體之同時，可利用相同處理步驟形成結構10之各方面。例如此等結構包含已描述之井12、絕緣區32、主動區341、矽化物區141與閘極絕緣體38。確實，熟悉此技術者將瞭解許多稍後將敘述之區域亦可於同時利用此技術中已知及用以形成積體電路電晶體與其互連接之相同步驟形成。在任何情況下，當形成此類電晶體之閘極絕緣體時，同時形成閘極絕緣體38。

繼續如圖2所示結構10，在閘極絕緣體38與絕緣區32上者係摻雜複晶矽區16。回到圖1，向圖左僅可見到部分摻雜複晶矽區16。但在圖2中，可見到在較佳實施例中之摻雜複晶矽區16延伸跨越結構10之大部份水平距離。現可較為瞭解此延伸之功能係在組合摻雜複晶矽區16、閘極絕緣體38及井12形成結構10中之第一電容器上。更特別言之，摻雜複晶矽區16充作第一電容器板，井12充作第二電容器板，介於其間之閘極絕緣體38則充作電容器介電質。故可見到這三層中之每一個均延伸於平行平坦維度上，且該平面亦與穿越基板30之平面平行。在第一電容器中，摻雜複晶矽區16覆蓋面積以及閘極絕緣體38覆蓋之對應介電質愈大，則裝置 電容愈大。對去耦合電容器而言，此增加係結構10目的所期。

繼續如圖2所示結構10，所示接觸183介於摻雜複晶矽區16與MIN電容器20間，其中MIM電容器20提供結構10中之第二電容器。特別言之，自圖2觀之，可見到MIM電容器20包含三層201、202與203，且每一層亦大致沿著相同平坦維度及與之平行，在該平坦維度上，基板30及由複晶矽層16、閘極絕緣體38與井12構成之上述電容器對齊。此外，接觸183接觸該等層下部，亦即層201，在該處接觸183因而實質垂直於兩上述電容器沿伸之平面。層201與203係導體板，層202則為介電質，細節詳如後述。但於此注意施加至摻雜複晶矽區16之電氣偏壓，其係藉由接觸183通至層201，亦即電氣偏壓連接至MIM電容器20提供之第二電容器之一板。在MIM電容器20之層203上，亦即電容器上層者係金屬-1區224。同時形成金屬-1區224與金屬-1區221及223。金屬-1區221經由接觸242連接至摻雜複晶矽區16。注意關於此連接之兩附加觀察。首先，對摻雜複晶矽16之所有接觸均係製於絕緣區上較佳，因此於井12中形成絕緣區32，亦即因後續使摻雜複晶矽區16與接觸183及242接觸之需求。其次，如現已描述者，注意進一步實例為所示3伏特電壓連接至金屬-1區221。故連接至金屬-1區221之3伏特係藉由對摻雜複晶矽區16之接觸242電氣通連，且該3伏特藉由接觸183自摻雜複晶矽區16電氣通連至層201，亦即至MIM電容器20之底板。最後，金屬-1區223藉由接觸2412電氣連接至前述電氣連接至主動區341之矽化物區142。最 終，為下述之故，注意圖2闡示金屬-1區223接地。故此接地電位藉由接觸2412、矽化物區142及主動區341電氣通連至N型井12。

圖3闡示沿圖1之線3-3之結構10剖面圖，因此再度闡示上述圖1相關之各部件。圖3亦闡示自剖面可見且未顯示於圖2剖面之附加方面與部件。但在圖3右方所示大致與圖2所示部件相同，因此假設讀者已熟悉前述或參考附加細節之討論。故下列討論著重於圖3所示未見於圖2之項目。

看圖3左側並始於金屬-1區224上方，其藉由兩接觸287與288電氣連接至金屬-2區26。此外，金屬-2區26藉由兩接觸283與284電氣連接至金屬-1區222。再者，金屬-1區222藉由接觸247電氣連接至矽化物區141，而矽化物區141位於主動區342之上，在較佳實施例中之主動區342係與圖2及3之主動區341同時形成，因此，其係與井12相較具有較高濃度N型摻雜物之N+區。已描述至圖3左側之各種連接，並供介紹後述方面之用，注意現係由它們產生整體電氣路徑。特別言之，回顧層203代表MIM電容器20之上電容器板。此外，層203與金屬-1區224經由接觸283與284實際及電氣接觸；經由接觸247、矽化物區141及主動區342與金屬-1區222電氣接觸；並與N型井12電氣接觸。

已自各方面描述結構10，現注意可建構結構10之較佳方式。經由介紹，回顧先前與閘極絕緣體38之連接，該討論描述以用以形成電晶體之相同步驟形成結構10之各部件較佳，亦與基板30有關。如此一來及現將進一步描述者，可在 對既有電晶體流程變動極少下達成結構10，藉此改善整體裝置成本。概言之，因此就形成MIM電容器20而言，在圖2與3中所示在MIM電容器20水平面下之所有裝置，均係利用形成先前技術電晶體之原理建構而成。例如在對任何鄰近電晶體佈植源極/汲極之同時，形成主動區341與342，且同時將該等區域與電晶體源極/汲極矽化，在形成任何鄰近電晶體之閘極絕緣體之同時形成閘極絕緣體38，並於形成任何鄰近電晶體之閘極之同時形成摻雜複晶矽區16。而後，形成、圖樣化及蝕刻絕緣層(未圖示)，以形成穿越該層之孔，以導體材料如鎢填充該等孔，以形成接觸247與2412。

在較佳實施例中，在形成接觸247與2412後，形成MIM電容器20，其中其形成需承擔非必要由電晶體之建構或該等晶體之互連性提供之步驟。在較佳實施例中，藉由第一形成一第一導體層而形成MIM電容器20，其在較佳實施例中係藉由沉積導體層如較佳實施例中之鉭化氮(TaN)達成。接著於第一導體層上況積介電層如較佳實施例中之Ta2O5。注意Ta2O5已被用於動態隨機存取記憶體(”DRAM”)技術，因此在較佳實施例中可利用該技術中使用之方法產生本發明之整體結構10。此外，在替代較佳實施例中，可利用Ta2O5以外之材料做為介電層，其中此材料具有夠高之介電常數較佳，以提供較高之去耦合效應，其中所欲介電常數高於4.0。接著在介電層上沉積第二導體層，亦如較佳實施例中之TaN。在此同時將該三層圖樣化並蝕刻之，藉此形成相同尺寸均勻堆疊，提供MIM電容器20。

在形成MIM電容器20之後，復可利用形成先前技術電晶體之原理施行結構10之其它部份及其間之互連接，因此在形成如上述之金屬-1之前，當然無需變更形成MIM電容器20之既有流程。例如就其餘方法而言，在形成MIM電容器20後，可形成一金屬間介電質(未圖示)，而後形成所有的金屬-1區，亦即近接基板30之第一層金屬被形成，以提供局部並可能全面性之互連接。此步驟將包含金屬-1區221至224之形成。但在較佳實施例中，注意金屬-1區224之表面尺寸小於MIM電容器20較佳。換言之，見圖1，可見到MIM電容器20在第一維度上(顯示水平)之表面長度為L，且在垂直維度上之表面寬度為W。當形成金屬-1區224時，其對應長度及寬度分別小於L及W較佳。回到圖2，此優先之因在於避免金屬-1區224延伸超過MIM電容器20之邊緣20E，因為若發生此延伸，則可能使層201與203短路，因而去除MIM電容器20所提供之電容效應。在任何情況下，只要一完成金屬-1層，亦可利用電晶體技術中已知技術達成仍較金屬-1層距離基板30遠之其餘層及連接。例如可利用雙鑲嵌方法形成金屬-2層，藉以同時並以相同材料如銅形成金屬-2區26與接觸281至288，或可先形成接觸281至288，接著形成可被圖樣化之金屬-2層，以提供金屬-2區26。就此言之，注意有時將接觸281至288稱之為介層(via)。

圖4闡示以結構10實現之電路系統近似簡圖，現將更加深入先前闡示及探討各部件。概言之，圖4顯示具有兩平行電容器。見圖4之第一電容器，示如圖左，並參閱圖2，第 一電容器具有一板，亦即摻雜複晶矽區16，其藉由穿過接觸242與金屬-1區221之電氣路徑連接至3伏特。以N型井12提供第一電容器之第二板；但此外，注意自圖1至3，井12延伸相當長之水平距離，在較佳實施例中該距離至少為MIM電容器20表面長度擴展之尺寸L之25%。故N型井12擴展之距離亦提供一電阻，該電阻右端接地，如圖4簡圖所示，且亦係藉由圖2與3所示經由穿過主動區341、矽化物區142、接觸2412與金屬-1區221之電氣路徑為之。現見圖4中示於圖右之第二電容器，並參閱圖2，第二電容器為MIM電容器20。此外，MIM電容器20具第一板，亦即層201，其經由通過接觸183、摻雜複晶矽層16、接觸242與金屬-1區221之電氣路徑連接至3伏特。換言之，自MIM電容器20下側施加正電壓至MIM電容器20，亦即自朝向基板30之方向。此外，MIM電容器20具有第二板，亦即藉由介電層202與層201隔離之層203，該層203經一電阻器接地。特別參閱圖3，層203連接於通過金屬-1區224、接觸287與接觸288、金屬-2區26、接觸283與接觸284、金屬-1區222、接觸247、矽化物區141及主動區342之電氣路徑至N型井12左端。再者，介於井12左右端間之水平擴展提供兩端間電阻，其右端經由通過主動區341、矽化物區142與金屬-1區223之電氣路徑接地。

自上述，熟悉此技術者應瞭解較佳實施例提供包含呈垂直堆疊組態之兩電容器之高電容密度堆疊去耦合電容器結構。概言之，此堆疊結構見於圖2與3，使得各電容器板在沿相 同平行平面(指向頁面)上具一長度，使得複晶矽對N井電容器之板平行於基板30，且MIM電容器20之板在複晶矽對N井電容器之板之上並與之平行。此外，熟悉此技術者自圖4可知結構10之兩電容器基本上就電氣觀點而言相互平行，在該情況下，各電容器提供之電容對整體電容而言為相加。注意平行連接之特徵在於基本上平行，上述圖4簡圖係一近似，因為兩電容器所見實際電阻相異。特別言之，MIM電容器20連接至N型井12之全長，並藉以連接至整個電阻，同時在MIM電容器20下方形成之複晶矽對N井電容器利用N型井12作為電容器板及接地電阻，藉以使得所見電阻較提供至MIM電容器20者為低。在任何情況下，兩電容器之電氣連接可趨近為平行連接。故本身為此技術已知之第一電容器可提供數量級為5fF/μm2之電容密度，並將該電容加至較佳大於諸如數量級10fF/μm2之MIM電容器20之電容密度，藉以提供之總電容密度數量級為15fF/μm2。此外，與僅施行複晶矽對n井電容器者相較，此組合電容係利用等量表面積達成，亦即藉由以垂直方式堆疊兩電容器，並藉以避免消耗額外橫向表面積。此外，注意N型井12提供之電阻提供對兩電容器之保護功能。特別言之，萬一電容器介電質(亦即閘極絕緣體38或層202)受損，則兩相關電容器板間具有電氣短路。但並非直接連結電流接地之短路，該電流經由井12之電阻之長度消散。如此一來，在單一積體電路上僅具單一或一些此類損壞之情況下，雖然不具受損電容器提供之去耦合電容，但整體電路仍可使用。相反地，若不具此電阻保護， 則直接短路接地可能造成整個積體電路失效，因而在利用此方法大量製造裝置下，實質降低裝置良率。此外，結構10提供這些優點及可利用在相同積體電路上建構電晶體所採用之流程做些微變化即可建構之附加優點。誠如上述，只要一形成層201、202與203，為圖樣化及蝕刻層201、202與203之堆疊之用，僅需單一額外罩。但注意並非自接觸層201下方(亦即自基板30方向)，在一替代實施例中，可進一步橫向延伸超過202與203，在此情況下，接觸層201可自金屬-2層之方向接觸，亦即自圖2與3之結構10上方；但在此情況下，需要兩罩，第一用以蝕刻201俾以此方式延伸，第二則回蝕202與203，使得部份層201自結構10之上表面露出。但此替代亦提供至少較大電容密度及在任一電容器短路下之N型井12之電阻防損機制。此外，雖已描述特定較佳材料，熟悉此技術者可確定各替代方案亦可於本發明之教導下施行。此外，雖已顯示前述實施例係以特定製造方法形成，仍可改變該方法中之各步驟並仍在本發明範疇內。故前述優點及所述各替代步驟及熟悉此技術者可確認者，均彰顯本發明範疇之彈性，並亦應彰顯雖已詳述本實施例，在不背離下列申請專利範圍所界定之本發明範疇下，仍可對上述做各種取代、改良或修改。

10‧‧‧電容器結構

12‧‧‧井

14‧‧‧矽化物區

16‧‧‧摻雜複晶矽區

18,24,28‧‧‧接觸

20‧‧‧金屬-內層氧化物-金屬(”MIM”)

22‧‧‧金屬-1區

26‧‧‧金屬-2區

30‧‧‧基板

32‧‧‧絕緣區

34‧‧‧主動區

38‧‧‧閘極絕緣體

圖1闡示依一較佳實施例之堆疊去耦合電容器結構之頂視圖；圖2闡釋圖1之堆疊去耦合電容器結構之第一剖面圖； 圖3闡釋圖1之堆疊去耦合電容器結構之第二剖面圖；及圖4闡釋圖1至圖3之堆疊去耦合電容器結構之近似等效電路圖。

10‧‧‧電容器結構

12‧‧‧井

14‧‧‧矽化物區

16‧‧‧摻雜複晶矽區

18,24,28‧‧‧接觸

20‧‧‧金屬-內層氧化物-金屬(”MIM”)

22‧‧‧金屬-1區

26‧‧‧金屬-2區

Claims (19)

1. 一種電容結構，包含：一具一上表面之半導體基底區；一於該半導體基底區內形成並與該上表面相鄰之井；一與該上表面之至少一部份相鄰之第一介電層；一與該第一介電層相鄰之複晶矽層，其中該井、該第一介電層及該第一複晶矽層構成一第一電容器並沿一平坦維度對齊；一至少部份位於至少部份該複晶矽層上(overlying)且藉由一第一電氣連接與該複晶矽層電氣連接之第一導體層；一與該第一導體層相鄰之第二介電層；及一與該第二介電層相鄰且藉由一第二電氣連接與該井電氣連接之第二導體層，其中該第一導體層、該第二介電層及該第二導體層構成一第二電容器並沿該平坦維度對齊；且其中，該第二電氣連接包含：一第一金屬層，其包含一第一區及一與該第一區電氣隔離之第二區，其中該第一區與該第二導體層相鄰；一第二金屬層，其位置所在的距離大於該上表面與該第一金屬層之第一區間的距離；一介於該第一金屬層之該第一區與該第二金屬層間之電氣連接；一介於該第二金屬層與該第一金屬層之該第二區間之電氣連接；及 一介於該第一金屬層之該第二區與該井間之電氣連接。
2. 如申請專利範圍第1項之電容結構：其中該第一導體層具一與該第二介電層相鄰之第一側以及一面向一朝向該上表面之方向之第二側；及其中該第一電氣連接接觸該第一導體層之該第二側。
3. 如申請專利範圍第2項之電容結構，其中該第一電氣連接實質垂直於該平坦維度。
4. 如申請專利範圍第1項之電容結構：其中該井包含一具一第一端與一第二端之長度；其中該第二電氣連接介於該第二導體層與該井之該第一端間；及其中該井之該第二端係供連接至一固定電位用。
5. 如申請專利範圍第4項之電容結構，其中該固定電位接地。
6. 如申請專利範圍第4項之電容結構：其中該固定電位等於一第一固定電位；及其中該第一電氣連接係供連接一不等於該第一固定電位之第二固定電位用。
7. 如申請專利範圍第1項之電容結構：其中該第二導體層具有一在沿該平坦維度之一第一維度上之第一長度以及一在一沿著與該第一長度垂直之該平坦維度之一第二維度上之第一寬度；其中該第一金屬層之該第一區具一第二長度，該第二長度小於該第一長度，且在該第一維度方向；及其中該第一金屬層之該第一區具一第二寬度，該第二寬度 小於該第一寬度，且在該第二維度方向。
8. 如申請專利範圍第7項之電容結構，其中該第一導體層與該第二導體層均包含TaN。
9. 如申請專利範圍第7項之電容結構，其中該第二介電包含Ta₂ O₅ 。
10. 如申請專利範圍第7項之電容結構：其中該第一導體層與該第二導體層均包含TaN；及其中該第二介電包含Ta₂ O₅ 。
11. 如申請專利範圍第7項之電容結構，其中該第二介電之介電常數小於4.0。
12. 如申請專利範圍第7項之電容結構，其中該第二電容器之電容大於該第一電容器之電容。
13. 如申請專利範圍第1項之電容結構，其中該半導體基底區係選自一由一半導體井與一半導體基板組成之組中。
14. 如申請專利範圍第1項之電容結構：其中該第二導體層具有一在沿該平坦維度之一第一維度上之第一長度以及一在一沿著與該第一長度垂直之該平坦維度之一第二維度上之第一寬度；其中該第一金屬層之該第一區具一第二長度，該第二長度小於該第一長度，且在該第一維度方向；及其中該第一金屬層之該第一區具一第二寬度，該第二寬度小於該第一寬度，且在該第二維度方向。
15. 如申請專利範圍第1項之電容結構，其中該第一導體層與該第二導體層均包含TaN。
16. 如申請專利範圍第1項之電容結構，其中該第二介電包含Ta₂ O₅ 。
17. 如申請專利範圍第1項之電容結構：其中該第一導體層與該第二導體層均包含TaN；及其中該第二介電包含Ta₂ O₅ 。
18. 如申請專利範圍第1項之電容結構，其中該第二介電之介電常數小於4.0。
19. 如申請專利範圍第18項之電容結構，其中該第二電容器之電容大於該第一電容器之電容。