TWI383351B - 平面顯示器及其驅動方法 - Google Patents

Description

平面顯示器及其驅動方法

本發明是有關於一種平面顯示器及其驅動方法，且特別是有關於一種可以避免或解決位移暫存器發生問題之平面顯示器及其驅動方法。

薄膜電晶體液晶顯示器(TFT－LCD)的特性在於光源大都來自背面，需要使用玻璃作為基材。在應用領域為主動式液晶顯示器時，必須在玻璃上使用半導體製程製作電晶體作為開關。因此，易於大面積沈積且與玻璃有良好附著之非晶矽(Amorphous Si)，就常被使用於製程中。請參照第1圖，其繪示乃傳統薄膜電晶體液晶顯示器之示意圖。薄膜電晶體液晶顯示器10中，時序控制器(未繪示於第1圖中)用以輸出資料，其中，利用顯示陣列電路的源極驅動器14來接收並寫入資料，及利用非晶矽閘極驅動器12來選擇寫入資料所需的行列，以驅動玻璃基板16上相對應之畫素。

請參照第2圖，其繪示乃非晶矽閘極驅動器之方塊圖。非晶矽閘極驅動器12內具有多個位移暫存器(Shift Register)11n(n＝1~N＋1)。請參照第3圖，其繪示乃第2圖中位移暫存器11n之電路圖。其中，n為1~N＋1之正整數。於位移暫存器11n中，第三電晶體M3及第七電晶體M7係長時間被導通。唯有當位移暫存器11n被上一級的位移暫存器11n－1觸發以輸出第n輸出訊號OUTn時，第三電晶體M3及第七電晶體M7才被截止。由於第三電晶體M3及第七電晶體M7長時間被導通，故第三電晶體M3及第七電晶體M7之臨界電壓會產生偏移。於長時間後，臨界電壓偏移過大之第三電晶體M3及第七電晶體M7會導致位移暫存器11n產生功能損毀(function fail)的問題。

本發明係有關於一種平面顯示器及其驅動方法，利用不同之閘極驅動器於不同之顯示時序階段驅動畫素，並對電晶體進行補償的動作，或利用附加修復線於平面顯示器，以解決位移暫存器產生功能損毀的問題。

根據本發明之第一方面，提出一種平面顯示器，包括玻璃基板、第一閘極驅動器、第二閘極驅動器、第一訊號產生器及第二訊號產生器。玻璃基板包括多個畫素。第一閘極驅動器位於玻璃基板之第一側，且具有一非晶矽閘極結構及N＋1個位移暫存器，N為正整數。第二閘極驅動器位於玻璃基板之第二側，且具有非晶矽閘極結構及N＋1個位移暫存器。第一訊號產生器用以於一奇數序顯示時序階段控制第一閘極驅動器，使得第一閘極驅動器驅動多個畫素。第二訊號產生器用以於一偶數序顯示時序階段控制第二閘極驅動器，使得第二閘極驅動器驅動多個畫素。

根據本發明之第二方面，提出一種平面顯示器，包括玻璃基板、閘極驅動器以及第一修復線。玻璃基板包括多個畫素。閘極驅動器係位於玻璃基板上，且具有一非晶矽閘極結構。閘極驅動器具有N＋1個位移暫存器，N為正整數。第n個位移暫存器具有一輸出端輸出一第n輸出訊號以驅動相對應之畫素，n為1~N＋1之正整數。其中，當第n個位移暫存器之功能毀損，第n個位移暫存器之輸出端係與相對應之畫素隔離，第一修復線傳送一第三起始訊號以驅動相對應之畫素，第三起始訊號係相同於第n輸出訊號。

根據本發明之第三方面，提出一種平面顯示器驅動方法。平面顯示器具有一玻璃基板，玻璃基板包括多個畫素、第一閘極驅動器與第二閘極驅動器。第一閘極驅動器與第二閘極驅動器具有一非晶矽閘極架構，且各自具有N＋1個位移暫存器，N為正整數。此些位移暫存器包括多個電晶體。此平面顯示器驅動方法包括，首先，於一奇數序顯示時序階段控制第一閘極驅動器，使得第一閘極驅動器驅動畫素，並補償第二閘極驅動器中位移暫存器之電晶體。之後，於一偶數序顯示時序階段控制第二閘極驅動器，使得第二閘極驅動器驅動畫素，並補償第一閘極驅動器中位移暫存器之電晶體。

為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

本發明係提出一種平面顯示器及其驅動方法，於不同之顯示時序階段利用不同之閘極驅動器驅動畫素，使得電晶體可以獲得補償，或利用附加修復線於平面顯示器，以解決位移暫存器產生功能損毀的問題。

請參照第4圖，其繪示乃依照本發明較佳實施例之平面顯示器之示意圖。平面顯示器40包括玻璃基板46、第一閘極驅動器42、第二閘極驅動器43、源極驅動器44、第一訊號產生器48以及第二訊號產生器49。玻璃基板46包括多個畫素(未繪示於第4圖中)。時序控制器(未繪示於第4圖中)用以輸出資料，其中，利用顯示陣列電路的源極驅動器44來接收並寫入資料，及利用第一閘極驅動器42及第二閘極驅動器43來選擇寫入資料的行列，以驅動玻璃基板46上相對應之畫素。

第一閘極驅動器42係位於玻璃基板46之第一側，例如為左側。第一閘極驅動器42具有非晶矽閘極(Amorphous Silicon Gate，ASG)結構。第一閘極驅動器具有N＋1個位移暫存器，N為正整數。第二閘極驅動器43係位於玻璃基板46之第二側，例如為右側。第二閘極驅動器43亦具有非晶矽閘極結構，且第二閘極驅動器亦具有N＋1個位移暫存器。第一訊號產生器48係用以於一奇數序顯示時序階段控制第一閘極驅動器42，使得第一閘極驅動器42驅動玻璃基板46上相對應之畫素。第二訊號產生器49係用以於一偶數序顯示時序階段控制第二閘極驅動器43，使得第二閘極驅動器43驅動玻璃基板46上相對應之畫素。

請參照第5圖及第6圖，第5圖繪示乃第4圖中第一閘極驅動器42之方塊圖，第6圖繪示乃第4圖中第二閘極驅動器43之方塊圖。第一閘極驅動器42及第二閘極驅動器43均為非晶矽閘極驅動器，其內之電晶體均生成於玻璃基板之上以節省成本。第一閘極驅動器42具有N＋1個位移暫存器42x(x＝1~N＋1)，N為正整數，第二閘極驅動器43亦具有N＋1個位移暫存器43y(y＝1~N＋1)。第一訊號產生器48係輸出高工作電壓VDD、低工作電壓VSS、第一起始訊號STV1、第一控制訊號S1、第二控制訊號S2及第三控制訊號S3至第一閘極驅動器42。其中，高工作電壓VDD約為21~29伏特，低工作電壓約為－5~－6伏特。

第二訊號產生器49係輸出高工作電壓VDD、低工作電壓VSS、第二起始訊號STV2、第四控制訊號S4、第五控制訊號S5及第六控制訊號S6至第二閘極驅動器43。第二起始訊號STV2係較第一起始訊號STV1慢半個週期。

請參照第7圖，其繪示乃第5圖中之位移暫存器42x之電路圖。位移暫存器42x包括第一電晶體M1~第十電晶體M10以及電容C。第一電晶體M1係生成於玻璃基板46上，第一電晶體M1之控制端係接收第一閘極驅動器42之第x－1個位移暫存器42x－1之一第x－1輸出訊號OUTx－1，第一電晶體M1之第一端係耦接至第一電晶體M1之控制端。第二電晶體M2係生成於玻璃基板46上，第二電晶體M2之控制端係接收第一閘極驅動器42之第x＋1個位移暫存器42x＋1之一第x＋1輸出訊號OUTx＋1，第二電晶體M2之第一端係耦接至第一電晶體M1之第二端，第二電晶體M2之第二端係接收低工作電壓VSS。

第三電晶體M3係生成於玻璃基板46上，第三電晶體M3之第二端係耦接至第三控制訊號S3。第四電晶體M4係生成於玻璃基板46上，第四電晶體M4之第一端係接收高工作電壓VDD，第四電晶體M4之控制端係耦接至第四電晶體M4之第一端。第五電晶體M5係生成於玻璃基板46上，第五電晶體M5之控制端係耦接至第三電晶體M3之第一端，第五電晶體M5之第一端係耦接至第四電晶體M4之第二端，第五電晶體M5之第二端係接收低工作電壓VSS。

第六電晶體M6係生成於玻璃基板46上，第六電晶體M6之控制端係耦接至電容C之第一端，第六電晶體M6之第一端係接收一第M時脈訊號，第六電晶體M6之第二端係耦接至電容C之第二端。其中，n為奇數時，第六電晶體M6之第一端係接收第一時脈訊號CK1，n為偶數時，第六電晶體M6之第一端係接收第二時脈訊號CK2。第一時脈訊號CK1係與第二時脈訊號CK2互為反相。第七電晶體M7係生成於玻璃基板46上，第七電晶體M7之控制端係耦接至第五電晶體M5之第一端，第七電晶體M7之第一端係耦接至第六電晶體M6之第二端且輸出一第x輸出訊號OUTx，第七電晶體M7之第二端係接收第三控制訊號S3。

第八電晶體M8係生成於玻璃基板46上，第八電晶體M8之控制端係接收第二控制訊號S2，第八電晶體M8之第一端係耦接至第一電晶體M1之第二端，第八電晶體M8之第二端係耦接至第三電晶體M3之第一端。第九電晶體M9係生成於玻璃基板46上，第九電晶體M9之控制端係接收第一控制訊號S1，第九電晶體M9之第一端係接收低工作電壓VSS，第九電晶體M9之第二端係耦接至第六電晶體M6之控制端。第十電晶體M10係生成於玻璃基板46上，第十電晶體M10之控制端係接收第一控制訊號S1，第十電晶體M10之第一端係耦接至第七電晶體M7之控制端，第十電晶體M10之第二端係接收低工作電壓VSS。相較於傳統之位移暫存器11n，位移暫存器42x多了第八電晶體M8、第九電晶體M9及第十電晶體M10。

請參照第8圖，其繪示乃第7圖中之位移暫存器42x之時序圖。於此，假設x為奇數。於奇數序顯示時序階段T_odd ，第一控制訊號S1及第三控制訊號S3之電壓準位係為低工作電壓VSS，第九電晶體M9及第十電晶體M10不導通。第二控制訊號S2之電壓準位為高工作電壓VDD，第八電晶體M導通。此時，位移暫存器42x之運作係相同於傳統之位移暫存器11n。

當輪到位移暫存器42x被致能時，經由位移暫存器42x－1之第x－1輸出訊號0UTx－1觸發，節點P1之電壓準位為高工作電壓VDD以導通第六電晶體M6，並且節點P1之電壓準位更被推升以使得第六電晶體M6得以流通更大之電流，使得第一時脈訊號CK1可以順利地由第七電晶體M7之第一端輸出為第x輸出訊號OUTx以驅動相對應之畫素，節點P2之電壓準位係為低工作電壓VSS。

從第8圖中可以觀察得知，於奇數序顯示時序階段T_odd ，除了當位移暫存器42x被致能之時間外，節點P2之電壓準位均為高工作電壓VDD，第三電晶體M3及第七電晶體M7被長時間導通，其臨界電壓會產生偏移，而第三電晶體M3及第七電晶體M7之電流－電壓曲線會往右漂移。請參照第9A圖，其繪示乃依照本發明較佳實施例之電晶體之電流－電壓曲線圖。於長時間之後，第三電晶體M3及第七電晶體M7會需要更大的閘極電壓才能驅動相同之電流。

於偶數序顯示時序階段T_even ，第一控制訊號S1及第三控制訊號S3之電壓準位轉換為高工作電壓VDD，第二控制訊號S2之電壓準位轉換為低工作電壓VSS。此時，第八電晶體M8截止，第x－1輸出訊號OUTx－1不再對位移暫存器42x產生影響。另外，因為第九電晶體M9及第十電晶體M10導通，節點P1之電壓準位仍維持於低工作電壓VSS，而節點P2之電壓準位則轉換為低工作電壓VSS。此時，第三電晶體M3及第七電晶體M7之第二端係接收高工作電壓VDD，第三電晶體M3及第七電晶體M7之第一端係接收低工作電壓VSS。請參照第9B圖，其繪示乃依照本發明較佳實施例之電晶體之另一電流－電壓曲線圖。第三電晶體M3及第七電晶體M7之電流－電壓曲線會往左漂移，因此於偶數序顯示時序階段T_even ，第三電晶體M3及第七電晶體M7係被補償。

請參照第10圖，其繪示乃第6圖中之位移暫存器43y之電路圖。位移暫存器43y之結構及操作原理係相似於位移暫存器42x，故於此不再重述。位移暫存器43y係於偶數序顯示時序階段T_even 輸出第y輸出訊號OUTy以驅動相對應之畫素，並且於奇數序顯示時序階段T_odd 對第三電晶體M3及第七電晶體M7進行補償的動作。

本發明亦揭露一種平面顯示器驅動方法，其係應用於一平面顯示器，此平面顯示器具有一玻璃基板，玻璃基板包括多個畫素、第一閘極驅動器與第二閘極驅動器。其中，第一閘極驅動器與第二閘極驅動器均具有一非晶矽閘極架構，且各自具有N＋1個位移暫存器，N為正整數。此些位移暫存器均包括多個電晶體。此平面顯示器驅動方法包括，首先，於一奇數序顯示時序階段控制第一閘極驅動器，使得第一閘極驅動器驅動畫素，並補償第二閘極驅動器中位移暫存器之電晶體。之後，於一偶數序顯示時序階段控制第二閘極驅動器，使得第二閘極驅動器驅動畫素，並補償第一閘極驅動器中位移暫存器之電晶體。上述之平面顯示器驅動方法，其詳細運作原理係已敘述於先前所述之平面顯示器40中，故於此不再重述。

此外，本發明更揭露一種平面顯示器，以解決當位移暫存器係為功能損毀時之問題。請參照第11圖，其繪示乃依照本發明較佳實施例之平面顯示器之另一例之示意圖。第11圖係舉二個位移暫存器發生功能損毀為例做說明，但並不限於此。平面顯示器1100包括玻璃基板1106、閘極驅動器1102、第一修復線RL1以及第二修復線RL2。玻璃基板1106包括多個畫素(未繪示於第11圖中)。閘極驅動器1102係位於玻璃基板1106上，且具有一非晶矽閘極結構。閘極驅動器1102具有N＋1個位移暫存器1111~111 N＋1，N為正整數。第n個位移暫存器具有一輸出端，輸出一第n輸出訊號OUTn以驅動相對應之畫素，n為1~N＋1之正整數。

當位移暫存器1112發生功能毀損，則位移暫存器1112之輸出端係與相對應之畫素隔離，亦即將A點燒斷，再將B點燒熔。然後時序控制器(未繪示於圖)將會經由第一修復線RL1傳送一第三起始訊號STV3為第二輸出訊號OUT2，以驅動相對應之畫素。同理，當位移暫存器111N發生功能毀損，則位移暫存器111N之輸出端係與相對應之畫素隔離，亦即將C點燒斷，再將D點燒熔。然後時序控制器將會經由第二修復線RL2傳送一第四起始訊號STV4為第N輸出訊號OUTN，以驅動相對應之畫素。如此一來，平面顯示器1100將不需更換玻璃基板1106，即可正常運作。

本發明上述實施例所揭露之平面顯示器及其驅動方法，係利用二個非晶矽閘極驅動器，於不同之顯示時序階段交互驅動畫素並對電晶體進行補償的動作，使得電晶體之電流－電壓曲線不會產生偏移過多之問題，電晶體得以正常操作，位移暫存器不會發生功能毀損的問題。此外，當位移暫存器發生功能毀損時，則利用附加修復線於平面顯示器，由時序控制器驅動於適當的時間相對應之畫素，解決位移暫存器產生功能損毀的問題。

綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、40、1100．．．平面顯示器

12．．．非晶矽閘極驅動器

14、44．．．源極驅動器

16、46、1106．．．玻璃基板

11n(n＝1~N＋1)、42x(x＝1~N＋1)、43y(y＝1~N＋1)、111n(n＝1~N＋1)．．．位移暫存器

42．．．第一閘極驅動器

43．．．第二閘極驅動器

48．．．第一訊號產生器

49．．．第二訊號產生器

1102．．．閘極驅動器

第1圖繪示傳統傳統薄膜電晶體液晶顯示器之示意圖。

第2圖繪示非晶矽閘極驅動器之方塊圖。

第3圖繪示第2圖中位移暫存器11n之電路圖。

第4圖繪示依照本發明較佳實施例之平面顯示器之示意圖。

第5圖繪示第4圖中第一閘極驅動器42之方塊圖。

第6圖繪示第4圖中第二閘極驅動器43之方塊圖。

第7圖繪示第5圖中之位移暫存器42x之電路圖。

第8圖繪示第7圖中之位移暫存器42x之時序圖。

第9A圖繪示依照本發明較佳實施例之電晶體之電流－電壓曲線圖。

第9B圖繪示依照本發明較佳實施例之電晶體之另一電流－電壓曲線圖。

第10圖繪示第6圖中之位移暫存器43y之電路圖。

第11圖繪示依照本發明較佳實施例之平面顯示器之另一例之示意圖。

40．．．平面顯示器

42．．．第一閘極驅動器

43．．．第二閘極驅動器

44．．．源極驅動器

46．．．玻璃基板

48．．．第一訊號產生器

49．．．第二訊號產生器

Claims (12)

1. 一種平面顯示器，包括：一玻璃基板，包括複數個畫素；一第一閘極驅動器，係位於該玻璃基板之第一側，且具有一非晶矽閘極結構，該第一閘極驅動器具有N+1個位移暫存器，N為正整數；一第二閘極驅動器，係位於該玻璃基板之第二側，且具有該非晶矽閘極結構，該第二閘極驅動器具有N+1個位移暫存器；一第一訊號產生器，係用以於一奇數序顯示時序階段控制該第一閘極驅動器，使得該第一閘極驅動器驅動該些畫素；以及一第二訊號產生器，係用以於一偶數序顯示時序階段控制該第二閘極驅動器，使得該第二閘極驅動器驅動該些畫素；其中該第一訊號產生器係輸出一高工作電壓、一低工作電壓、一第一起始訊號、一第一控制訊號、一第二控制訊號及一第三控制訊號至該第一閘極驅動器，該第二訊號產生器係輸出該高工作電壓、該低工作電壓、一第二起始訊號、一第四控制訊號、一第五控制訊號及一第六控制訊號至該第二閘極驅動器，該第二起始訊號係較該第一起始訊號慢半個週期；其中該第一閘極驅動器之第n個位移暫存器包括：一第一電晶體，係生成於該玻璃基板上，該第 一電晶體之控制端係接收該第一閘極驅動器之第n-1個位移暫存器之一第n-1輸出訊號，該第一電晶體之第一端係耦接至該第一電晶體之控制端；一第二電晶體，係生成於該玻璃基板上，該第二電晶體之控制端係接收該第一閘極驅動器之第n+1個位移暫存器之一第n+1輸出訊號，該第二電晶體之第一端係耦接至該第一電晶體之第二端，該第二電晶體之第二端係接收該低工作電壓；一第三電晶體，係生成於該玻璃基板上，該第三電晶體之第二端係耦接至該第三控制訊號；一第四電晶體，係生成於該玻璃基板上，該第四電晶體之第一端係接收該高工作電壓，該第四電晶體之控制端係耦接至該第四電晶體之第一端；一第五電晶體，係生成於該玻璃基板上，該第五電晶體之控制端係耦接至該第三電晶體之第一端，該第五電晶體之第一端係耦接至該第四電晶體之第二端，該第五電晶體之第二端係接收該低工作電壓；一電容；一第六電晶體，係生成於該玻璃基板上，該第六電晶體之控制端係耦接至該電容之第一端，該第六電晶體之第一端係接收一第M時脈訊號，該第六電晶體之第二端係耦接至該電容之第二端，其中，n為奇數時，M=1，n為偶數時，M=2；一第七電晶體，係生成於該玻璃基板上，該第 七電晶體之控制端係耦接至該第五電晶體之第一端，該第七電晶體之第一端係耦接至該第六電晶體之第二端且輸出一第n輸出訊號，該第七電晶體之第二端係接收該第三控制訊號；一第八電晶體，係生成於該玻璃基板上，該第八電晶體之控制端係接收該第二控制訊號，該第八電晶體之第一端係耦接至該第一電晶體之第二端，該第八電晶體之第二端係耦接至該第三電晶體之第一端；一第九電晶體，係生成於該玻璃基板上，該第九電晶體之控制端係接收該第一控制訊號，該第九電晶體之第一端係接收該低工作電壓，該第九電晶體之第二端係耦接至該第六電晶體之控制端；以及一第十電晶體，係生成於該玻璃基板上，該第十電晶體之控制端係接收該第一控制訊號，該第十電晶體之第一端係耦接至該第七電晶體之控制端，該第十電晶體之第二端係接收該低工作電壓；其中，n為1~N+1之正整數。
2. 如申請專利範圍第1項所述之平面顯示器，其中，於該奇數序顯示時序階段，該第一控制訊號及該第三控制訊號之電壓準位係為該低工作電壓，該第二控制訊號之電壓準位為該高工作電壓，該第七電晶體之第一端輸出該第n輸出訊號以驅動相對應之畫素。
3. 如申請專利範圍第2項所述之平面顯示器，其中，於該偶數序顯示時序階段，該第一控制訊號及該第三控制 訊號之電壓準位為該高工作電壓，該第二控制訊號之電壓準位為該低工作電壓，該第三電晶體及該第七電晶體之第二端係接收該高工作電壓，該第三電晶體及該第七電晶體之第一端係接收該低工作電壓，該第三電晶體及該第七電晶體係被補償。
4. 如申請專利範圍第1項所述之平面顯示器，其中該第二閘極驅動器之第n個位移暫存器包括：一第一電晶體，係生成於該玻璃基板上，該第一電晶體之控制端係接收該第二閘極驅動器之第n-1個位移暫存器之一第n-1輸出訊號，該第一電晶體之第一端係耦接至該第一電晶體之控制端；一第二電晶體，係生成於該玻璃基板上，該第二電晶體之控制端係接收該第二閘極驅動器之第n+1個位移暫存器之一第n+1輸出訊號，該第二電晶體之第一端係耦接至該第一電晶體之第二端，該第二電晶體之第二端係接收該低工作電壓；一第三電晶體，係生成於該玻璃基板上，該第三電晶體之第二端係耦接至該第六控制訊號；一第四電晶體，係生成於該玻璃基板上，該第四電晶體之第一端係接收該高工作電壓，該第四電晶體之控制端係耦接至該第四電晶體之第一端；一第五電晶體，係生成於該玻璃基板上，該第五電晶體之控制端係耦接至該第三電晶體之第一端，該第五電晶體之第一端係耦接至該第四電晶體之第二端，該第五電晶 體之第二端係接收該低工作電壓；一電容；一第六電晶體，係生成於該玻璃基板上，該第六電晶體之控制端係耦接至該電容之第一端，該第六電晶體之第一端係接收一第M時脈訊號，該第六電晶體之第二端係耦接至該電容之第二端，其中，n為偶數時，M=1，n為奇數時，M=2；一第七電晶體，係生成於該玻璃基板上，該第七電晶體之控制端係耦接至該第五電晶體之第一端，該第七電晶體之第一端係耦接至該第六電晶體之第二端且輸出一第n輸出訊號，該第七電晶體之第二端係接收該第六控制訊號；一第八電晶體，係生成於該玻璃基板上，該第八電晶體之控制端係接收該第五控制訊號，該第八電晶體之第一端係耦接至該第一電晶體之第二端，該第八電晶體之第二端係耦接至該第三電晶體之第一端；一第九電晶體，係生成於該玻璃基板上，該第九電晶體之控制端係接收該第四控制訊號，該第九電晶體之第一端係接收該低工作電壓，該第九電晶體之第二端係耦接至該第六電晶體之控制端；以及一第十電晶體，係生成於該玻璃基板上，該第十電晶體之控制端係接收該第四控制訊號，該第十電晶體之第一端係耦接至該第七電晶體之控制端，該第十電晶體之第二端係接收該低工作電壓； 其中，n為1~N+1之正整數。
5. 如申請專利範圍第4項所述之平面顯示器，其中，於該偶數序顯示時序階段，該第四控制訊號及該第六控制訊號之電壓準位係為該低工作電壓，該第五控制訊號之電壓準位為該高工作電壓，該第七電晶體之第一端輸出該第n輸出訊號以驅動相對應之畫素。
6. 如申請專利範圍第5項所述之平面顯示器，其中，於該奇數序顯示時序階段，該第四控制訊號及該第六控制訊號之電壓準位為該高工作電壓，該第五控制訊號之電壓準位為該低工作電壓，該第三電晶體及該第七電晶體之第二端係接收該高工作電壓，該第三電晶體及該第七電晶體之第一端係接收該低工作電壓，該第三電晶體及該第七電晶體係被補償。
7. 一種平面顯示器驅動方法，該平面顯示器具有一玻璃基板，該玻璃基板包括複數個畫素、第一閘極驅動器與第二閘極驅動器，該第一閘極驅動器與該第二閘極驅動器具有一非晶矽閘極架構，且各自具有N+1個位移暫存器，N為正整數，該些位移暫存器包括複數個電晶體，該平面顯示器驅動方法包括：於一奇數序顯示時序階段控制該第一閘極驅動器，使得該第一閘極驅動器驅動該些畫素，並補償該第二閘極驅動器中位移暫存器之電晶體；以及於一偶數序顯示時序階段控制該第二閘極驅動器，使得該第二閘極驅動器驅動該些畫素，並補償該第一閘極驅 動器中位移暫存器之電晶體；其中係利用一第一訊號產生器於該奇數序顯示時序階段控制該第一閘極驅動器，且該第一訊號產生器輸出一高工作電壓、一低工作電壓、一第一起始訊號、一第一控制訊號、一第二控制訊號及一第三控制訊號至該第一閘極驅動器，並利用一第二訊號產生器於該偶數序顯示時序階段控制該第二閘極驅動器，該第二訊號產生器係輸出該高工作電壓、該低工作電壓、一第二起始訊號、一第四控制訊號、一第五控制訊號及一第六控制訊號至該第二閘極驅動器，該第二起始訊號係較該第一起始訊號慢半個週期；其中該第一閘極驅動器之第n個位移暫存器包括一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體、一電容、一第六電晶體、一第七電晶體、一第八電晶體、一第九電晶體以及一第十電晶體；該第一電晶體係生成於該玻璃基板上，該第一電晶體之控制端係接收該第一閘極驅動器之第n-1個位移暫存器之一第n-1輸出訊號，該第一電晶體之第一端係耦接至該第一電晶體之控制端；該第二電晶體係生成於該玻璃基板上，該第二電晶體之控制端係接收該第一閘極驅動器之第n+1個位移暫存器之一第n+1輸出訊號，該第二電晶體之第一端係耦接至該第一電晶體之第二端，該第二電晶體之第二端係接收該低工作電壓；該第三電晶體係生成於該玻璃基板上，該第三電晶體之第二端係耦接至該第三控制訊號；該第四電晶體係生成於該玻璃基板上，該第四電晶 體之第一端係接收該高工作電壓，該第四電晶體之控制端係耦接至該第四電晶體之第一端；該第五電晶體係生成於該玻璃基板上，該第五電晶體之控制端係耦接至該第三電晶體之第一端，該第五電晶體之第一端係耦接至該第四電晶體之第二端，該第五電晶體之第二端係接收該低工作電壓；該第六電晶體係生成於該玻璃基板上，該第六電晶體之控制端係耦接至該電容之第一端，該第六電晶體之第一端係接收一第M時脈訊號，該第六電晶體之第二端係耦接至該電容之第二端，其中，n為奇數時，M=1，n為偶數時，M=2；該第七電晶體係生成於該玻璃基板上，該第七電晶體之控制端係耦接至該第五電晶體之第一端，該第七電晶體之第一端係耦接至該第六電晶體之第二端且輸出一第n輸出訊號，該第七電晶體之第二端係接收該第三控制訊號；該第八電晶體係生成於該玻璃基板上，該第八電晶體之控制端係接收該第二控制訊號，該第八電晶體之第一端係耦接至該第一電晶體之第二端，該第八電晶體之第二端係耦接至該第三電晶體之第一端；該第九電晶體係生成於該玻璃基板上，該第九電晶體之控制端係接收該第一控制訊號，該第九電晶體之第一端係接收該低工作電壓，該第九電晶體之第二端係耦接至該第六電晶體之控制端；該第十電晶體係生成於該玻璃基板上，該第十電晶體之控制端係接收該第一控制訊號，該第十電晶體之第一端係耦接至該第七電晶體之控制端，該第十電晶體之第二端係接收該低工作電壓；其中，n為1~N+1之正整數。
8. 如申請專利範圍第7項所述之平面顯示器驅動方法，其中，於該奇數序顯示時序階段，該第一控制訊號及該第三控制訊號之電壓準位係為該低工作電壓，該第二控制訊號之電壓準位為該高工作電壓，該第七電晶體之第一端輸出該第n輸出訊號以驅動相對應之畫素。
9. 如申請專利範圍第8項所述之平面顯示器驅動方法，其中，於該偶數序顯示時序階段，該第一控制訊號及該第三控制訊號之電壓準位為該高工作電壓，該第二控制訊號之電壓準位為該低工作電壓，該第三電晶體及該第七電晶體之第二端係接收該高工作電壓，該第三電晶體及該第七電晶體之第一端係接收該低工作電壓，該第三電晶體及該第七電晶體係被補償。
10. 如申請專利範圍第7項所述之平面顯示器驅動方法，其中該第二閘極驅動器之第n個位移暫存器包括一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體、一電容、一第六電晶體、一第七電晶體、一第八電晶體、一第九電晶體以及一第十電晶體；該第一電晶體係生成於該玻璃基板上，該第一電晶體之控制端係接收該第二閘極驅動器之第n-1個位移暫存器之一第n-1輸出訊號，該第一電晶體之第一端係耦接至該第一電晶體之控制端；該第二電晶體係生成於該玻璃基板上，該第二電晶體之控制端係接收該第二閘極驅動器之第n+1個位移暫存器之一第n+1輸出訊號，該第二電晶體之第一端係耦接至該第一電晶體之第二端，該第二電晶體之第 二端係接收該低工作電壓；該第三電晶體係生成於該玻璃基板上，該第三電晶體之第二端係耦接至該第六控制訊號；該第四電晶體係生成於該玻璃基板上，該第四電晶體之第一端係接收該高工作電壓，該第四電晶體之控制端係耦接至該第四電晶體之第一端；該第五電晶體係生成於該玻璃基板上，該第五電晶體之控制端係耦接至該第三電晶體之第一端，該第五電晶體之第一端係耦接至該第四電晶體之第二端，該第五電晶體之第二端係接收該低工作電壓；該第六電晶體係生成於該玻璃基板上，該第六電晶體之控制端係耦接至該電容之第一端，該第六電晶體之第一端係接收一第M時脈訊號，該第六電晶體之第二端係耦接至該電容之第二端，其中，n為偶數時，M=1，n為奇數時，M=2；該第七電晶體係生成於該玻璃基板上，該第七電晶體之控制端係耦接至該第五電晶體之第一端，該第七電晶體之第一端係耦接至該第六電晶體之第二端且輸出一第n輸出訊號，該第七電晶體之第二端係接收該第六控制訊號；該第八電晶體係生成於該玻璃基板上，該第八電晶體之控制端係接收該第五控制訊號，該第八電晶體之第一端係耦接至該第一電晶體之第二端，該第八電晶體之第二端係耦接至該第三電晶體之第一端；該第九電晶體係生成於該玻璃基板上，該第九電晶體之控制端係接收該第四控制訊號，該第九電晶體之第一端係接收該低工作電壓，該第九電晶體之第二端係耦接至該第六電晶體之控制端；該第十電晶體，係生成於該玻璃基板上，該第十電晶 體之控制端係接收該第四控制訊號，該第十電晶體之第一端係耦接至該第七電晶體之控制端，該第十電晶體之第二端係接收該低工作電壓；其中，n為1~N+1之正整數。
11. 如申請專利範圍第10項所述之平面顯示器驅動方法，其中，於該偶數序顯示時序階段，該第四控制訊號及該第六控制訊號之電壓準位係為該低工作電壓，該第五控制訊號之電壓準位為該高工作電壓，該第七電晶體之第一端輸出該第n輸出訊號以驅動相對應之畫素。
12. 如申請專利範圍第11項所述之平面顯示器驅動方法，其中，於該奇數序顯示時序階段，該第四控制訊號及該第六控制訊號之電壓準位為該高工作電壓，該第五控制訊號之電壓準位為該低工作電壓，該第三電晶體及該第七電晶體之第二端係接收該高工作電壓，該第三電晶體及該第七電晶體之第一端係接收該低工作電壓，該第三電晶體及該第七電晶體係被補償。