TWI381282B - 防止壅塞配置方法及裝置 - Google Patents
防止壅塞配置方法及裝置 Download PDFInfo
- Publication number
- TWI381282B TWI381282B TW097143871A TW97143871A TWI381282B TW I381282 B TWI381282 B TW I381282B TW 097143871 A TW097143871 A TW 097143871A TW 97143871 A TW97143871 A TW 97143871A TW I381282 B TWI381282 B TW I381282B
- Authority
- TW
- Taiwan
- Prior art keywords
- electronic components
- circuit layout
- blocking
- blocking units
- configuration
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本發明係與電路佈局之配置有關,特別地,關於一種避免電路佈局中產生壅塞區域之防止壅塞配置裝置及方法。
隨著電子科技不斷地發展,各式各樣的電子產品之體積愈來愈輕薄短小,但其具備的功能亦愈來愈多。因此,在面積相當小的晶片中必須設置有數目非常龐大的各種電子元件,才足以應付電子產品之實際需求。
然而,於某些電路佈局中,由於某一區域內之電子元件太多,亦即該區域之電子元件密度過大,使得該區域之某些電子元件間的繞線(routing)難以進行,因而無法通過設計規則檢查(design rule checking),導致該電路佈局無法正常運作。
舉例而言,若設置在晶片上之某一電路佈局包含有複數個組合元件及複數個循序元件,如圖一所示,組合元件(combination cell)係以c表示,而循序元件(sequential cell)則以s表示,箭頭代表資料流動方向,至於格線部分則代表阻擋物(blockage)或元件之間之間隙(spacing)。
於此例中,假設於整體空間1中之電子元件密度為70%,也就是說,電子元件(組合元件c與循序元件s)總共佔有整體空間1之70%,而阻擋物和元件間隙則佔有整體空間1之30%。為了使得該電路佈局能夠通過時間限制(time constraint),故組合元件c大多設置於整體空間1的中央區域,而循序元件s則大多設置於整體空間1的外側區域。於壅塞區域10中,由於有相當多的組合元件c擠在一起,因而產生相當嚴重的壅塞(congestion)現象,
過高的電子元件密度將會導致壅塞區域10中之各電子元件間的繞線(routing)變得相當困難,使得該電路佈局難以通過設計規則檢查。
因此,本發明之主要範疇在於提供一種防止壅塞配置裝置及方法,以解決上述問題。
根據本發明之第一具體實施例為一種防止壅塞配置裝置。該防止壅塞配置裝置係用於設置一電路佈局。該電路佈局包含複數個電子元件及複數個阻擋單元。該複數個電子元件及該複數個阻擋單元係以一預設配置方式配置於該電路佈局。於此實施例中,由於該複數個阻擋單元係屬於最小尺寸阻擋物(minimum-sized blockage),故該複數個電子元件不與該複數個阻擋單元形成任何重疊(overlap)狀態。
該防止壅塞配置裝置包含判斷模組、模式產生模組及配置模組。其中該判斷模組耦接至該電路佈局及該模式產生模組;該配置模組耦接至該模式產生模組及該電路佈局。該判斷模組係用以根據一判斷規則判斷該電路佈局是否包含一壅塞區域。若該判斷模組之判斷結果為是,該模式產生模組產生一重新分佈模式,其中該重新分佈模式包含該複數個阻擋單元之一密度分佈,該密度分佈係呈現由內向外遞減之型式。該配置模組根據該重新分佈模式以該壅塞區域為中心重新配置該複數個阻擋單元及該複數個電子元件。
值得注意的是,即使經過配置模組之重新配置後,該複數個電子元件及該複數個阻擋單元所造成的間隙比例(empty spacing ratio)仍維持不變。於實際應用中,該判斷規則可以和配置於該壅塞區域內之電子元件的密度是否過高有關。當配置於該壅塞區域內之電子元件的密度過高時,將導致該壅塞區域內難以進行電子
元件間之繞線。
根據本發明之第二具體實施例為一種防止壅塞配置裝置。該防止壅塞配置裝置係用於設置一電路佈局。該電路佈局包含複數個電子元件及複數個阻擋單元。該複數個電子元件及該複數個阻擋單元係以一預設配置方式配置於該電路佈局。於此實施例中,由於該複數個阻擋單元係屬於可穿透阻擋區域(transparent blockage),故該複數個電子元件與該複數個阻擋單元產生部分重疊狀態。
該防止壅塞配置裝置包含判斷模組、模式產生模組及配置模組。其中該判斷模組耦接至該電路佈局及該模式產生模組;該配置模組耦接至該模式產生模組及該電路佈局。該判斷模組係用以根據一判斷規則判斷該電路佈局是否包含一壅塞區域。若該判斷模組之判斷結果為是,該模式產生模組產生一重新分佈模式,其中該重新分佈模式包含該複數個阻擋單元之一密度分佈,該密度分佈係呈現由內向外遞減之型式。該配置模組將會根據該重新分佈模式以該壅塞區域為中心重新配置該複數個阻擋單元及該複數個電子元件。值得注意的是,即使經過配置模組之重新配置後,該複數個電子元件及該複數個阻擋單元所造成的間隙比例仍維持不變。
根據本發明之第三具體實施例為一種防止壅塞配置方法。該防止壅塞配置方法係用於設置一電路佈局,該電路佈局包含複數個電子元件及複數個阻擋單元。該複數個電子元件及該複數個阻擋單元係以一預設配置方式配置於該電路佈局。於此實施例中,由於該複數個阻擋單元係屬於最小尺寸阻擋物,故該複數個電子元件不與該複數個阻擋單元形成任何重疊狀態。
首先,該方法根據一判斷規則判斷該電路佈局是否包含一壅塞區域。若判斷結果為是,該方法產生一重新分佈模式。其中該
重新分佈模式包含該複數個阻擋單元之一密度分佈,該密度分佈係呈現由內向外遞減之型式。接著,該方法根據該重新分佈模式以該壅塞區域為中心重新配置該複數個阻擋單元及該複數個電子元件。
根據本發明之第四具體實施例為一種防止壅塞配置方法。該防止壅塞配置方法係用於設置一電路佈局,該電路佈局包含複數個電子元件及複數個阻擋單元。該複數個電子元件及該複數個阻擋單元係以一預設配置方式配置於該電路佈局。於此實施例中,由於該複數個阻擋單元係屬於可穿透阻擋區域,故該複數個電子元件與該複數個阻擋單元產生部分重疊狀態。
首先,該方法根據一判斷規則判斷該電路佈局是否包含一壅塞區域。若判斷結果為是,該方法產生一重新分佈模式。其中該重新分佈模式包含該複數個阻擋單元之一密度分佈,該密度分佈係呈現由內向外遞減之型式。接著,該方法根據該重新分佈模式以該壅塞區域為中心重新配置該複數個阻擋單元及該複數個電子元件。
綜上所述,根據本發明之防止壅塞配置裝置及方法能夠透過相當簡單之方式有效地排除原本電路佈局中壅塞之區域,藉以解決先前技術中,由於電路佈局中之壅塞區域使得電子元件間的繞線難以進行,因而導致該電路佈局無法通過設計規則檢查之現象。此外,透過該防止壅塞配置裝置及方法來解決電路佈局中之電子元件壅塞現象並不會造成空間使用率之降低或是晶片尺寸之增加等負面影響,甚至還可提高電子元件間繞線之彈性。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
本發明之主要目的在於提出一種防止壅塞配置裝置及方法。該防止壅塞配置裝置及方法能夠有效地解決電路佈局中所產生之電子元件的壅塞現象,以減少電子元件間繞線之難度,使得電路佈局能夠順利地通過設計規則檢查,並增加電路佈局設計時各電子元件間繞線之彈性。
根據本發明之第一具體實施例為一種防止壅塞配置裝置。於此實施例中,該防止壅塞配置裝置係用於設置一電路佈局。該電路佈局包含複數個電子元件及複數個阻擋單元。該複數個電子元件及該複數個阻擋單元係以一預設配置方式配置於該電路佈局。
實際上,該複數個電子元件可以是組合元件(例如NAND或OR)、循序元件(例如正反器)或其他元件。該複數個阻擋單元可以是最小尺寸且不可穿透之阻擋物(minimum-sized non-transparent blockage)。由於最小尺寸阻擋物之不可穿透特性,該複數個電子元件不與該複數個阻擋單元形成任何重疊(overlap)狀態。
請參照圖二,圖二係繪示該防止壅塞配置裝置之功能方塊圖。如圖二所示,防止壅塞配置裝置2包含判斷模組20、模式產生模組22及配置模組24。其中判斷模組20耦接至電路佈局8及模式產生模組22;配置模組24耦接至模式產生模組22及電路佈局8。接下來,將分別就防止壅塞配置裝置2之各模組及其功能進行詳細的介紹。
首先,判斷模組20將會根據一判斷規則判斷電路佈局8是否包含一壅塞區域。於實際應用中,由於當配置於某區域內之電子元件的密度過高時,將會導致該區域內的電子元件間之繞線變得相當困難,因此,該判斷規則可以和配置於某區域內之電子元件的密度是否過高有關。當某區域之電子元件的密度過高時,判斷模組20即判定其為壅塞區域。
舉例而言,該判斷規則可包含一電子元件密度之臨界值,但
不以此為限。當判斷模組20偵測到電路佈局8中之某一區域內的電子元件密度高於臨界值時,代表此區域內所設置之電子元件已過於擁擠,很有可能導致繞線困難之現象,此時,判斷模組20即會判定此區域為壅塞區域。反之,若判斷模組20判斷的結果為該區域內之電子元件密度並未高於臨界值,代表此區域內所設置之電子元件尚未達到擁擠之標準,亦即各電子元件間繞線之難度還在可以接收之範圍內,故判斷模組20並不會判定此區域為壅塞區域。
若判斷模組20之判斷結果為是,亦即代表該區域為壅塞區域,模式產生模組22將會產生一重新分佈模式。於此實施例中,該重新分佈模式可包含該複數個阻擋單元之一密度分佈。由於本發明之目的在於使原本擁擠於中央的電子元件能向外分散,所以阻擋單元的分佈就必須與電子元件相反,亦即阻擋單元的密度分佈係呈現一種由內向外遞減之型式。
實際上,阻擋單元的密度分佈可以是一隨機分佈,例如可以透過蒙地卡羅法(Monte Carlo method)產生阻擋單元之密度分佈,但不以此為限。此外,阻擋單元的密度分佈除了可以由系統預設之外,亦可由使用者自行進行相關的設定,但不以此為限。
請參照圖三,圖三係繪示阻擋單元的密度分佈之一範例。如圖三所示,該些格線小方塊即代表阻擋單元,於此例中,阻擋單元係屬於最小尺寸阻擋物,由最內部的方框至最外側的方框來看,阻擋單元之密度分別是85%、70%、55%、40%、30%、25%、20%及12%,亦即阻擋單元之密度呈現由內向外遞減之型式。實際上,上述這些阻擋單元的密度值只是一個範例,其實際的數值可能會根據晶片上不同的電子元件所具有之不同特性而有所差異,故不以此為限。此外,除了此種由中央以同心(concentric)的形式向外遞減的型式外,亦可以是由一端點向某單一方向遞減之型式,抑或其他類似之型式,並不以此為限。
若以最內部的方框來看,位於該方框內的阻擋單元總共佔據了該方框之面積的85%,亦即該方框之面積只剩下15%的空間可以設置電子元件;相反地,若以最外側的方框來看,位於該方框內的阻擋單元總共僅佔據了該方框之面積的12%,亦即該方框之面積還留下88%的空間可供電子元件設置。藉此,此種由內向外遞減之阻擋單元密度分佈即可有效地改善原本中央區域內電子元件過於壅塞之現象。
當模式產生模組22產生了該重新分佈模式之後,配置模組24將會根據該重新分佈模式以該壅塞區域為中心重新配置該複數個阻擋單元及該複數個電子元件。舉例而言,若將圖三所示之阻擋單元的密度分佈應用於圖一所示之晶片上的電路佈局進行重新配置後,將會得到如同圖四所示之分佈情形。由圖四可知,相較於圖一中之壅塞區域10,圖四中之區域4內所包含的組合元件c明顯地較少,也就是說,區域4內之組合元件c的密度遠較壅塞區域10內之組合元件c的密度來得小。藉此,原本在壅塞區域10中容易產生之電子元件間繞線困難的現象,在區域4中即不復存在。
很明顯地,此一顯著的改善效果主要可歸功於將上述的由內向外遞減之阻擋單元密度分佈應用於阻擋單元及電子元件之重新配置,使得在區域4內能夠設置較多的阻擋單元,以避免由於電子元件設置過多所導致之壅塞現象。
值得注意的是,即使經過配置模組24之重新配置後,該複數個電子元件及該複數個阻擋單元所造成的間隙比例(empty space ratio)仍將維持不變。以圖一與圖四為例,圖一中之整體空間1內之電子元件密度為70%(阻擋單元密度為30%),經過重新配置後,圖四中之整體空間4內之電子元件密度仍為70%(阻擋單元密度仍為30%)。也就是說,重新配置後之間隙比例與重新配置前之間隙比例係實質相同,根據本發明之防止壅塞配置裝置2並不會
對晶片內之電子元件空間使用率造成任何不良的影響,故亦不需增大晶片之面積來達到防止壅塞之效果,此亦為本發明之一大優點。
根據本發明之第二具體實施例亦為一種防止壅塞配置裝置。同樣地,該防止壅塞配置裝置係應用於設置一電路佈局。該電路佈局包含複數個電子元件及複數個阻擋單元。該複數個電子元件及該複數個阻擋單元係以一預設配置方式配置於該電路佈局。實際上,該複數個電子元件可以是組合元件(例如NAND或OR)、循序元件(例如正反器)或其他元件。
於此實施例中,該防止壅塞配置裝置包含判斷模組、模式產生模組及配置模組。其中該判斷模組耦接至該電路佈局及該模式產生模組;該配置模組耦接至該模式產生模組及該電路佈局。該判斷模組係用以根據一判斷規則判斷該電路佈局是否包含一壅塞區域。若該判斷模組之判斷結果為是,代表該電路佈局之某區域的確出現電子元件之配置過於擁擠之現象,故該模式產生模組將會產生一重新分佈模式。其中,該重新分佈模式包含該複數個阻擋單元之一密度分佈,該密度分佈係呈現由內向外遞減之型式。接著,該配置模組將會根據該重新分佈模式以該壅塞區域為中心重新配置該複數個阻擋單元及該複數個電子元件。至於本實施例之防止壅塞配置裝置的功能方塊圖,亦請參照圖二。
本實施例與第一具體實施例最大不同之處在於,本實施例所述之阻擋單元係屬於可穿透阻擋區域(transparent blockage),故電子元件與阻擋單元產生部分重疊狀態。也就是說,可穿透阻擋區域允許部分的電子元件設置於其中,這與第一具體實施例中之最小尺寸且不可穿透之阻擋物不允許任何電子元件設置於其所設置之位置上,有著很大的不同。
舉例而言,請參照圖五,圖五係繪示阻擋單元的密度分佈之
一範例。於此例中,阻擋單元係屬於可穿透阻擋區域,如圖五所示,該些方框即代表不同的可穿透阻擋區域,由最內部的方框至最外側的方框來看,阻擋單元之密度分別是85%、70%、55%、40%、30%、25%、20%及12%,亦即阻擋單元之密度呈現由內向外遞減之型式。實際上,上述這些阻擋單元的密度值只是一個範例,其實際的數值可能會根據晶片上不同的電子元件所具有之不同特性而有所差異,故不以此為限。
若以最內部的可穿透阻擋區域來看,其阻擋單元之密度為85%,亦即位於該可穿透阻擋區域內的阻擋單元以隨機分佈之方式佔據了該可穿透阻擋區域內面積的85%,該可穿透阻擋區域之面積只剩下其他15%的空間可以設置電子元件;相反地,若以最外側的可穿透阻擋區域來看,位於該可穿透阻擋區域內的阻擋單元以隨機分佈之方式佔據了該可穿透阻擋區域內面積的12%,亦即該可穿透阻擋區域之面積還留下88%的空間可供電子元件設置。藉此,透過此種由內向外遞減之阻擋單元密度分佈即可有效地改善原本中央區域內電子元件過於壅塞之現象。
實際上,阻擋單元之密度分佈除了最常見之由中央以同心(concentric)的形式向外遞減的型式外,亦可以是由一端點向某單一方向遞減之型式,如同圖六(B)所示,阻擋單元之密度分佈係由右上方的端點依序向左下方遞減,但並不以此為限。
請參照圖六(A),圖六(A)係繪示由於長通道(long channel)效應所產生之電子元件壅塞現象的示意圖。如圖六(A)所示,由於各記憶體(例如靜態隨機存取記憶體SRAM或其他型式之記憶體)之間的狹窄通道導致電子元件間繞線之困難度大幅提高。為了解決此一問題,可透過圖六(B)所示之阻擋單元的密度分佈來達到降低壅塞區域內的電子元件密度之功效,最後所得到之分佈結果如同圖六(C)所示。在經過重新配置後,原本虛線圓圈內所具有較高的電子元件密度有著顯著的降低,使得電子元件間繞線變得較為容
易。
根據本發明之第三具體實施例為一種防止壅塞配置方法。該防止壅塞配置方法係用於設置一電路佈局,該電路佈局包含複數個電子元件及複數個阻擋單元。該複數個電子元件及該複數個阻擋單元係以一預設配置方式配置於該電路佈局。
於此實施例中,該複數個電子元件可以是組合元件(例如NAND或OR)、循序元件(例如正反器)或其他元件。該複數個阻擋單元可以是最小尺寸且不可穿透之阻擋物,該複數個電子元件不與該複數個阻擋單元形成任何重疊狀態。
請參照圖七,圖七係繪示該防止壅塞配置方法之流程圖。首先,該方法執行步驟S10,根據一判斷規則判斷該電路佈局是否包含一壅塞區域。於實際應用中,由於當配置於某區域內之電子元件的密度過高時,將會導致該區域內的電子元件間之繞線變得相當困難,因此,該判斷規則可以和配置於某區域內之電子元件的密度是否過高有關。舉例而言,當某區域之電子元件的密度過高時,該方法即可判定其為壅塞區域。
若步驟S10之判斷結果為否,該方法即完成所有流程而結束;若步驟S10之判斷結果為是,該方法將會執行步驟S12,產生一重新分佈模式。其中該重新分佈模式包含該複數個阻擋單元之一密度分佈,該密度分佈係呈現由內向外遞減之型式。
於此實施例中,該重新分佈模式可包含該複數個阻擋單元之一密度分佈。由於本發明之目的在於使原本擁擠於中央的電子元件能向外分散,所以阻擋單元的分佈就必須與電子元件相反,亦即阻擋單元的密度分佈係呈現一種由內向外遞減之型式。
實際上,阻擋單元的密度分佈可屬於隨機分佈之形式,例如可以透過蒙地卡羅法(Monte Carlo method)產生阻擋單元之密度分
佈,但不以此為限。此外,阻擋單元的密度分佈除了可以由系統預設之外,亦可由使用者自行進行設定。
當該方法產生該重新分佈模式後,該方法將會執行步驟S14,根據該重新分佈模式以該壅塞區域為中心重新配置該複數個阻擋單元及該複數個電子元件。舉例而言,若將圖三所示之阻擋單元的密度分佈應用於圖一所示之晶片上的電路佈局進行重新配置後,將會得到如同圖四所示之分佈情形。相較於圖一中之壅塞區域10,圖四中之區域4內之組合元件c的密度遠較壅塞區域10內之組合元件c的密度來得小。藉此,即可有效地避免由於電子元件設置過多所導致之壅塞現象。
值得注意的是,即使經過該方法重新配置後,該複數個電子元件及該複數個阻擋單元所造成之元件間隙之比例仍將維持不變。也就是說,重新配置後之間隙比例與重新配置前之間隙比例係實質相同,根據本發明之防止壅塞配置方法並不會對晶片內之電子元件空間使用率造成任何不良的影響,故亦不需增大晶片之面積來達到防止壅塞之效果。
根據本發明之第四具體實施例亦為一種防止壅塞配置方法。該防止壅塞配置方法係用於設置一電路佈局,該電路佈局包含複數個電子元件及複數個阻擋單元。該複數個電子元件及該複數個阻擋單元係以一預設配置方式配置於該電路佈局。
於此實施例中,首先,該方法根據一判斷規則判斷該電路佈局是否包含一壅塞區域。若判斷結果為否,該方法即完成所有流程而結束;若判斷結果為是,該方法產生一重新分佈模式。其中該重新分佈模式包含該複數個阻擋單元之一密度分佈,該密度分佈係呈現由內向外遞減之型式。接著,該方法根據該重新分佈模式以該壅塞區域為中心重新配置該複數個阻擋單元及該複數個電子元件。至於該防止壅塞配置方法的流程圖,亦請參照圖七。
本實施例與第三具體實施例最大的不同之處在於,本實施例所述之阻擋單元係屬於可穿透阻擋區域(transparent blockage),故電子元件與阻擋單元產生部分重疊狀態。也就是說,可穿透阻擋區域允許部分的電子元件設置於其中,這與第三具體實施例中之最小尺寸且不可穿透阻擋物所組成之阻擋方式有很大的不同。至於實際應用情形可參照第二具體實施例所述之範例,在此不再贅述。
綜上所述,根據本發明之防止壅塞配置裝置及方法能夠透過相當簡單之方式有效地排除原本電路佈局中壅塞之區域,藉以解決先前技術中,由於電路佈局中之壅塞區域使得電子元件間的繞線難以進行,因而導致該電路佈局無法通過設計規則檢查之現象。
此外,值得注意的是,透過該防止壅塞配置裝置及方法來解決電路佈局中之電子元件壅塞現象並不會造成空間使用率之降低或是晶片尺寸之增加等負面影響,甚至還能增加電路佈局設計時各電子元件間繞線之彈性。
藉由以上較佳具體實施例之詳述,係希望能更加清楚描述本發明之特徵與精神,而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地,其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。因此,本發明所申請之專利範圍的範疇應該根據上述的說明作最寬廣的解釋,以致使其涵蓋所有可能的改變以及具相等性的安排。
S10~S14‧‧‧流程步驟
1‧‧‧整體空間
10‧‧‧壅塞區域
2‧‧‧防止壅塞配置裝置
20‧‧‧判斷模組
22‧‧‧模式產生模組
24‧‧‧配置模組
8‧‧‧電路佈局
4‧‧‧區域
c‧‧‧組合元件
s‧‧‧循序元件
圖一係繪示晶片上之電路佈局包含壅塞區域的示意圖。
圖二係繪示根據本發明之第一及第二具體實施例之防止壅塞配置裝置的功能方塊圖。
圖三係繪示阻擋單元的密度分佈之範例。
圖四係繪示根據圖三所示之阻擋單元的密度分佈對圖一之電子元件進行重新配置後之分佈情形。
圖五係繪示阻擋單元的密度分佈之範例。
圖六(A)係繪示由於長通道效應所產生之電子元件壅塞現象的示意圖。
圖六(B)係繪示阻擋單元的密度分佈之範例。
圖六(C)係繪示根據圖六(B)所示之阻擋單元的密度分佈對圖六(A)之電子元件進行重新配置後之分佈情形。
圖七係繪示根據本發明之第三及第四具體實施例之防止壅塞配置方法的流程圖。
2‧‧‧防止壅塞配置裝置
20‧‧‧判斷模組
22‧‧‧模式產生模組
24‧‧‧配置模組
8‧‧‧電路佈局
Claims (12)
- 一種防止壅塞配置(congestive placement)方法,應用於設置一電路佈局,該電路佈局包含複數個電子元件及複數個阻擋單元,該等電子元件及該等阻擋單元係以一預設配置方式配置於該電路佈局,該防止壅塞配置方法包含下列步驟:(a)根據一判斷規則判斷該電路佈局是否包含一壅塞區域;(b)若步驟(a)之判斷結果為是,產生一重新分佈模式,其中該重新分佈模式包含該等阻擋單元之一密度分佈,該密度分佈係呈現由內向外遞減之型式;以及(c)根據該重新分佈模式以該壅塞區域為中心重新配置該等阻擋單元及該等電子元件。
- 如申請專利範圍第1項所述之防止壅塞配置方法,其中該判斷規則係與配置於該壅塞區域內之電子元件的密度是否過高有關。
- 如申請專利範圍第1項所述之防止壅塞配置方法,其中該等阻擋單元為最小尺寸阻擋物,該等電子元件不與該等阻擋單元形成任何重疊狀態。
- 如申請專利範圍第1項所述之防止壅塞配置方法,其中該等阻擋單元為可穿透阻擋區域,該等電子元件與該等阻擋單元產生部分重疊狀態。
- 如申請專利範圍第1項所述之防止壅塞配置方法,其中重新配置後之一間隙比例與重新配置前之一間隙比例係實質相同。
- 如申請專利範圍第1項所述之防止壅塞配置方法,其中該密度分佈係透過隨機方式產生。
- 一種防止壅塞配置裝置,應用於設置一電路佈局,該電路佈局包含複數個電子元件及複數個阻擋單元,該等電子元件及該等阻擋單元係以一預設配置方式配置於該電路佈局,該防止壅塞配置裝置包含:一判斷模組,耦接至該電路佈局,用以根據一判斷規則判斷該電路佈局是否包含一壅塞區域;一模式產生模組,耦接至該判斷模組,若該判斷模組之判斷 結果為是,該模式產生模組產生一重新分佈模式,其中該重新分佈模式包含該等阻擋單元之一密度分佈,該密度分佈係呈現由內向外遞減之型式;以及一配置模組,耦接至該模式產生模組及該電路佈局,該配置模組根據該重新分佈模式以該壅塞區域為中心重新配置該等阻擋單元及該等電子元件。
- 如申請專利範圍第7項所述之防止壅塞配置裝置,其中該判斷規則係與配置於該壅塞區域內之電子元件的密度是否過高有關。
- 如申請專利範圍第7項所述之防止壅塞配置裝置,其中該等阻擋單元為最小尺寸阻擋物,該等電子元件不與該等阻擋單元形成任何重疊狀態。
- 如申請專利範圍第7項所述之防止壅塞配置裝置,其中該等阻擋單元為可穿透阻擋區域,該等電子元件與該等阻擋單元產生部分重疊狀態。
- 如申請專利範圍第7項所述之防止壅塞配置裝置,其中重新配置後之一間隙比例與重新配置前之一間隙比例係實質相同。
- 如申請專利範圍第7項所述之防止壅塞配置裝置,其中該密度分佈係透過隨機方式產生。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097143871A TWI381282B (zh) | 2008-11-13 | 2008-11-13 | 防止壅塞配置方法及裝置 |
US12/471,443 US8056041B2 (en) | 2008-11-13 | 2009-05-25 | Apparatus and method of preventing congestive placement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097143871A TWI381282B (zh) | 2008-11-13 | 2008-11-13 | 防止壅塞配置方法及裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201019147A TW201019147A (en) | 2010-05-16 |
TWI381282B true TWI381282B (zh) | 2013-01-01 |
Family
ID=42166337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097143871A TWI381282B (zh) | 2008-11-13 | 2008-11-13 | 防止壅塞配置方法及裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8056041B2 (zh) |
TW (1) | TWI381282B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI408566B (zh) * | 2009-04-28 | 2013-09-11 | Mstar Semiconductor Inc | 電路保護裝置、電路保護方法及電路保護層 |
TWI397829B (zh) * | 2009-11-26 | 2013-06-01 | Mstar Semiconductor Inc | 防止壅塞配置裝置及方法 |
US9659136B2 (en) | 2010-09-27 | 2017-05-23 | Teseda Corporation | Suspect logical region synthesis from device design and test information |
US9939488B2 (en) | 2011-08-31 | 2018-04-10 | Teseda Corporation | Field triage of EOS failures in semiconductor devices |
US8907697B2 (en) | 2011-08-31 | 2014-12-09 | Teseda Corporation | Electrical characterization for a semiconductor device pin |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070061769A1 (en) * | 2005-09-09 | 2007-03-15 | Fujitsu Limited | Layout method and layout program for semiconductor integrated circuit device |
TW200809237A (en) * | 2006-08-09 | 2008-02-16 | Inventec Corp | Test point pitch analyzing method for logic circuit |
TW200809556A (en) * | 2006-08-04 | 2008-02-16 | Inventec Corp | Setting method of line pitch/ line width layout for logic circuit |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3650323T2 (de) * | 1986-12-17 | 1996-01-25 | Ibm | VLSI-Chip und Verfahren zur Herstellung. |
JPH06196563A (ja) * | 1992-09-29 | 1994-07-15 | Internatl Business Mach Corp <Ibm> | Vlsiの配線設計に対するコンピュータ実施可能な過密領域配線方法 |
US6067409A (en) * | 1996-06-28 | 2000-05-23 | Lsi Logic Corporation | Advanced modular cell placement system |
US6298468B1 (en) * | 1999-05-04 | 2001-10-02 | Prosper Design Systems Pte. Ltd. | Placement-based pin optimization method and apparatus for computer-aided circuit design |
US7036103B2 (en) * | 1999-10-14 | 2006-04-25 | Synopsys, Inc. | Detailed placer for optimizing high density cell placement in a linear runtime |
US6745379B2 (en) * | 2001-08-23 | 2004-06-01 | Cadence Design Systems, Inc. | Method and apparatus for identifying propagation for routes with diagonal edges |
JP2003332437A (ja) * | 2002-05-17 | 2003-11-21 | Fujitsu Ltd | 半導体回路設計方法 |
US20070300193A1 (en) * | 2004-05-28 | 2007-12-27 | The Board Of Trustees Of The University Of Illinoi | Enhanced Computer-Aided Design and Methods Thereof |
JP4610313B2 (ja) * | 2004-11-29 | 2011-01-12 | 富士通セミコンダクター株式会社 | 半導体集積回路の設計方法 |
US7225421B2 (en) * | 2005-01-28 | 2007-05-29 | International Business Machines Corporation | Clock tree distribution generation by determining allowed placement regions for clocked elements |
US20070157146A1 (en) * | 2006-01-03 | 2007-07-05 | Mediatek Inc. | Method of packing-based macro placement and semiconductor chip using the same |
US20070234259A1 (en) * | 2006-04-04 | 2007-10-04 | International Business Machines Corporation | Cell placement in circuit design |
US20070245280A1 (en) * | 2006-04-14 | 2007-10-18 | Magma Design Automation, Inc. | System and method for placement of soft macros |
US7840919B1 (en) * | 2008-02-01 | 2010-11-23 | Xilinx, Inc. | Resource mapping of functional areas on an integrated circuit |
-
2008
- 2008-11-13 TW TW097143871A patent/TWI381282B/zh not_active IP Right Cessation
-
2009
- 2009-05-25 US US12/471,443 patent/US8056041B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070061769A1 (en) * | 2005-09-09 | 2007-03-15 | Fujitsu Limited | Layout method and layout program for semiconductor integrated circuit device |
TW200809556A (en) * | 2006-08-04 | 2008-02-16 | Inventec Corp | Setting method of line pitch/ line width layout for logic circuit |
TW200809237A (en) * | 2006-08-09 | 2008-02-16 | Inventec Corp | Test point pitch analyzing method for logic circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201019147A (en) | 2010-05-16 |
US20100122229A1 (en) | 2010-05-13 |
US8056041B2 (en) | 2011-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI381282B (zh) | 防止壅塞配置方法及裝置 | |
JP3621354B2 (ja) | 半導体集積回路の配線方法及び構造 | |
US9047433B2 (en) | Cell and macro placement on fin grid | |
US11842131B2 (en) | Method and system for generating layout diagram for semiconductor device having engineering change order (ECO) cells | |
US20090167394A1 (en) | Integrated circuits having devices in adjacent standard cells coupled by the gate electrode layer | |
TWI684110B (zh) | 提供積體電路佈局資料之方法、系統與電腦程式產品 | |
TWI403914B (zh) | 防止壅塞配置裝置及方法 | |
US11443094B2 (en) | Method of inserting dummy boundary cells for macro/IP and IC | |
WO2022041494A1 (zh) | 窄通道布局下宏单元的逻辑输出预导引方法和结构 | |
US8024680B2 (en) | Minimal leakage-power standard cell library | |
WO2022151787A1 (zh) | 解决布线通道拐角处布线拥塞问题的设计优化方法 | |
US20150356235A1 (en) | Generating a semiconductor component layout | |
US20090013295A1 (en) | Method for arranging virtual patterns | |
US10868538B1 (en) | Logic cell structure and integrated circuit with the logic cell structure | |
JP6245295B2 (ja) | 集積回路、その設計方法、設計装置、設計プログラム | |
TWI397829B (zh) | 防止壅塞配置裝置及方法 | |
KR20210106868A (ko) | 비 정수 배수의 셀 높이 갖는 반도체 셀 블록 | |
US6892372B2 (en) | Wiring layout method of integrated circuit | |
US8302060B2 (en) | I/O cell architecture | |
US11941338B2 (en) | Integrated circuit with dummy boundary cells | |
CN117371382B (zh) | 标准单元的布设处理方法、装置、及存储介质 | |
JP3651654B2 (ja) | 機能マクロ及びその設計方法、及び半導体装置の設計方法 | |
JP3589931B2 (ja) | 半導体集積回路のレイアウト方法 | |
US7346884B1 (en) | Integrated circuit (IC) having IC floorplan silhouette-like power supply net, and sea of supply (SoS) electronic design automation (EDA) tool for designing same | |
CN118228677A (zh) | 一种通过人工干预布局的布线拥塞解决方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |