TWI345189B - Analog buffer - Google Patents

Analog buffer Download PDF

Info

Publication number
TWI345189B
TWI345189B TW095132742A TW95132742A TWI345189B TW I345189 B TWI345189 B TW I345189B TW 095132742 A TW095132742 A TW 095132742A TW 95132742 A TW95132742 A TW 95132742A TW I345189 B TWI345189 B TW I345189B
Authority
TW
Taiwan
Prior art keywords
voltage
analog buffer
switch
transistor
node
Prior art date
Application number
TW095132742A
Other languages
English (en)
Other versions
TW200813915A (en
Inventor
Wein Town Sun
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW095132742A priority Critical patent/TWI345189B/zh
Priority to US11/730,841 priority patent/US7545184B2/en
Publication of TW200813915A publication Critical patent/TW200813915A/zh
Application granted granted Critical
Publication of TWI345189B publication Critical patent/TWI345189B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electronic Switches (AREA)

Description

1345189
三達編號:丁 W3011 PA J 【發明内容】 有鑑於此,本發明的目的就是在提供一種類比緩衝 器,本發明之類比緩衝器係可有效地輸出電壓位準更準確 之資料訊號來提升液晶顯示面板顯示晝面之品質。 : 根據本發明的目的,提出一種類比緩衝器(Analog
Buffer),應用於源極驅動器(Source Driver)。此類比緩 衝器係包括一輸入端及一輸出端,而輸入端係用以接收一 輸入電厪。此類比緩衝器係包括電晶體、電流源、第一及 φ 第二電容、第一、第二、第三、第四及第五開關。電晶體 之源極(Source)係耗接至輸出端,没極(Drain)係耦|接至 第一電壓位準。電流源係用以輸出偏壓電流流過電晶體, . 對電晶體進行偏壓。第一電容之兩端係分別耦接至電晶體 之閘極(Gate)及第一節點;第二電容之兩端係分別耦接至 電晶體之閘極及一第二節點。第一開關之兩端係分別耦接 至第二電壓位準及電晶體之閘極;第二開關之兩端係分別 耦接至輸入端及第一節點;第三開關之兩端係分別耦接至 # 輸入端及第二節點;第四開關之兩端係分別耦接至第一節 點及輸出端;第五開關之兩端係分別耦接至第二節點及輸 出端。其中,當類比緩衝器操作於第一時段時,第一及第 四開關係為致能,第二、第三及第五開關係為非致能;當 類比緩衝器操作於第二時段時,第二及第五開關係為致 能,第一、第三及第四開關係為非致能;當類比緩衝器操 作於第三時段時,第三開關係為致能,第一、第二、第四 及第五開關係為非致能。其中第二時段係位於第一時段之 7 1345189
# 三達編號:TW3011PA , 後,第三時段係位於第二時段之後。 根據本發明的目的,提出另一種類比缓衝器,應用於 源極驅動器。此類比緩衝器係包括輸入端及輸出端,此輸 入端係用以接收一輸入電壓。類比緩衝器係包括電晶體、 第一及第二電容、第一、第二、第三、第四及第五開關。 電晶體之源極係耦接至輸出端,汲極係耦接至第一電壓位 準。電流源係用以輸出偏壓電流以流過電晶體,以對電晶 體進行偏壓。第一電容之兩端係分別耦接至電晶體之閘極 馨及一第一節點;第二電容之兩端係分別耦接至第一節點及 第二節點。第一開關之兩端係分別耦接至第二電壓位準及 電晶體之閘極;第二開關之兩端係分別耦接至輸入端及第 -一節點;第三開關之兩端係分別耦接至輸入端及第二節 . 點;第四開關之兩端係分別耦接至第一節點及輸出端;第 五開關之兩端係分別耦接至第二節點及輸出端。其中,當 類比緩衝器操作於第一時段時,第一、第四及第五開關係 為致能,第二及第三開關係為非致能;當類比缓衝器操作 • 於第二時段時,第二及第五開關係為致能,第一、第三及 第四開關係為非致能;當類比緩衝器操作於第三時段時, 第三開關係為致能,第一、第二、第四及第五開關係為非 致能。其中第二時段係位於第一時段之後,第三時段係位 於第二時段之後。 【實施方式】 第一實施例 8 1345189
三達編號:TW3011PA # . 請麥照第2A圖,其繪示第一實施例之類比缓衝器的 電路圖。類比緩衝器2〇〇係應用於液晶顯示器之源極驅動 器(Source Driver)。類比緩衝器2〇〇係具有一輸入端2〇2 及一輸出端204,輸入端202及輸出端204係分別用以接 收一輸入電壓Vin及輸出一輸出電壓Vout。類比緩衝器 200係包括電流源206、電晶體Ή、電容Cl、C2、開關SW卜 SW2、SW3、SW4及SW5。在本實施例中,係以電晶體T1為 P 型(P Type)薄膜電晶體(Thin Fi lm Transistor,TFT) φ 為例作說明。 電晶體T1之源極(Source)TlS係耦接至輸出端204, 汲極(Drain)TlD係耦接至電壓位準VI。電流源206係用 . 以輸出偏壓電流I b i as流過該電晶體T1,以提供電晶體 T1電流,並對電晶體T1進行偏壓。當流過電晶體T1之電 流為偏壓電流Ibias時,假設電晶體T1之閘極(Gate)TlG 與源極T1S之跨壓為電壓Vx,電壓Vx係與電晶體T1之一 臨界電壓Vth相關,較佳地電壓Vx等於臨界電壓vth,電 • 壓Vth為一小於零之實數。電晶體T1係較佳地操作在飽 和區(saturation region)。 電流源2 0 6係例如與源極T1D _接,而電流源2 〇 6之 另一端係輕接至電壓位準Vdd。電容C1之兩端係分別麵接 至閘極T1G及節點NT1。電容C2之兩端係分別耦接至閘極 T1G及節點NT2。開關SW1之兩端係分別耦接至電壓位準 V2及閘極T1G,該電晶體之閘極開關SW2之兩端係分別耦 接至輸入端202及節點NT1。開關SW3之兩端係分別耦接 9 1345189
1¾編號:TW3011PA 錢入端202及節點NT2。開關SW4之兩端係分別減至 即點m及輸出端rn。開M SW5之兩端係分別據至節 點NT2及輸出端204。 。月參2B圖,其緣不第2A圖之開關的操 作時序圖。時序控制器⑽係具有—操作時段的1、 作時段OT2及一第二择作日卑科nTq , ’、 輛作Μ又0T3。其中操作時段OT2係 ;呆乍時段ΟΤ1之後,而第三操作時段 時段ΟΤ2之後。 Τ议;呆作 請參照第2C圖,鱗示當第2Α圖之類比緩衝写· ,操作時段0T1時’類比緩衝器的等效電路圖。 ㈣操作於操作時段⑽時,開軸及撕 容,開關SW2、SW3及撕係為非致能。 ^實質上 之= 輸出_ V〇Ut係實質上等於節謂 電昼。此時輸出電壓V * 電壓hn i貫質上4於電驗準ν2Λ 摔作二f照第2D圖’其綠示當第2Α圖·之類比緩衝琴200 ==_2時,類比緩衝器2。。的等效= 作於操作時段〇Τ2時,開 a 係為致此’開W SW卜SW3及sw t及― NT1係短路至輸 W4係為非致%。此時節點 等於輸入電i t Γ得節點NT1之電壓係實質上 入電壓心二=極"G之電壓係實質上等於輸 1345189
三達編號:TW30IIPA 如此’於操作時段〇T1到〇Τ2,閛極TiG之電壓係有 一電壓變化量△V,此電壓變化量△V係實質上等於 (Vin+Vx) — (V2) = Vin+vx—。此時,因電晶體 T1 之源 極電流係實質上等於偏屢電流Ibias,使得電晶體τι閘杨 T1G及源極T1S之間跨壓因源極電流固定而固定為電壓 Vx。如此,於操作時段〇T1及〇T2間,源極ns有相^ 電壓變化量Δν。因此源極T1S之電壓,亦即輸出電麗 : Vout=CV2-Vx) + AV= (V2-Vx)-(Vin+v -V2)=Vln。亦即是’輸出電塵v〇ut將實質上等於 x 壓Vin。 讯電 請參照帛2E ®,其緣示當類比緩衝器200操作於握 作時段OT3時’類比緩衝器肅的等效電路 比續 衝器200操作於第三摔作丰 田類比緩 ^铞作時段OT3時,開關邡3係為 開謂、SW2、SW4及_係為非致能。此時節=此, 耦接至輸人端1G2,使得_ NT2 Μ = 入電壓Vin。此時,閘極加之電壓上專於輪 壓Vin與臨界電壓Vx之和。 質上荨於輸入電 因閉極-與源極T1S之跨壓固 續地實質上為Vin。 Vx之故’而繼 請參照第2F圖,其係繪示第2A 认 及輸入訊號Vin的訊號模擬圖。第2ρ "广出訊號V〇ut 為直流電壓訊號,其電壓位準 Θ糸以輪入訊號Vin 晶顯示器之共同電壓(Vc〇t)4係於為5伏ί為例說明之。液 0.8Χ10—Μ.2 ΧΙΟ、秒時 乂流訊號。而在 出WVQut之電壓位準係實 1345189
三達編號:TW3011PA 質上等於輸入訊號之電壓位準5伏特。由第2F圖可知, 相較於第1B圖之輸出訊號Vo,第2F圖之輸出訊號Vout 係更可精確地追隨輸入訊號Vin。因此,本實施例所揭露 之類比緩衝器200係具有更佳之電壓位準追隨的效果。 在本實施例中,電壓位準V2與電壓位準VI係較佳地 符合下列之條件:V2 —Vl>=Vth。如此,電壓位準V2與VI 將使得電晶體T1係偏壓在飽和區。 本實施例之類比缓衝器係經由開關SW1〜SW5之致能時 Φ 間切換,使得電容C1及C2之跨壓係等於電壓Vx。本實施 例之類比缓衝器更經由電流源206將TFT T1之源極電流 固定為偏壓電流Ibias,使得輸出電壓Vout之電壓在操作 . 時段0T2及0T3中追隨至輸入電壓Vin。本實施例之類比 緩衝器200係可有效地使輸出電壓Vout之電壓位準更精 準地追隨輸入電壓Vin之電壓位準。故本實施例之類比缓 衝器200係具有比傳統類比緩衝器具有較佳的電壓缓衝效 果,以輸出較為精準的輸出電壓,以使顯示器得以顯示正 • 確之畫面以提高畫面品質之優點。 第二實施例 請參照第3圖,其繪示第二實施例之類比緩衝器的電 路圖。第二實施例之類比緩衝器300與第一實施例之類比 缓衝器200不同之處在於開關SW1之一端亦耦接至電壓位 準V1,使得電晶體T1得以偏壓在飽和區。本實施例之類 比缓衝器200同樣地具有可有效地使輸出電壓Vout之電 12 1345189
三達編號:TW3011PA 壓位準更精準地追隨至輸入電壓Vin之電壓位準之優點。 第三實施例 請參照第4圖,其繪示第三實施例之類比緩衝器的電 路圖。第三實施例之類比緩衝器400與第一實施例之類比 緩衝器200不同之處在於電流源206係由閘極偏壓於電壓 位準Vbias之電晶體T2來實現,而電壓位準V2係實質上 等於電塵位準Vbias。且此電壓位準Vbias係滿足Vbias —Vdd<=Vth之條件,使得電晶體T2不會進入截止區。Vbias 更可滿足Vbias —Vl>=Vth之條件,使得電晶體T1得以偏 壓在飽和區。本實施例之類比緩衝器200同樣地具有使輸 出電壓Vout之電壓位準更精準地追隨至輸入電壓Vin之 電壓位準之優點。 第四實施例 請參照第5A圖,其繪示第四實施例之類比緩衝器的 電路圖。第四實施例之類比缓衝器500與第一實施例之類 比缓衝器200不同之處在於電容C2’之兩端係分別耦接至 節點NT1’及節點NT2’ 。 請參照第5B圖,其繪示第5A圖之開關SW1’〜SW5’ 的操作時序圖。其中,第四實施例之開關SW1’〜SW5’之 操作與第一實施例之開關SW1〜SW5之操作不同之處在於開 關SW5’於操作時段0ΤΓ及0T2’均導通。 請參照第5C〜5E圖,其分別繪示當第5A圖之類比缓 13
二達編號:TW30UPA ==桑作於操作時段〇T1’、〇τ2’物,時,〜 電容;又電路圖。其中,在操作時段qti,中, 極加,与:Τ: 輸出電編,係因間 輪心;:以=定;,之故,使得 準係為實質上相等。4位準和至輸人_vin,之電壓位 本貫施例之類比緩衝器係經由開關SW1,韻,之致 切換太㈣電容C1,及C2,之跨$係等於臨界電 追P-牲 例之類比緩衝器更經由TFTT1,為源極 使得輸出電壓VQUt’之電縣操作時段 及0T3,中追隨至輸入電壓Vin,。本實施例之類比 绞衝器500係可有效地使輸出電壓…以,之電壓位準更精 準地追隨至輸入電壓Vi η’之電壓位準。 苐五實施例 "月參S?、苐6圖’其繪示第五實施例之類比缓衝器的電 路圖。第五實施例之類比緩衝器6〇〇與第四實施例之類比 緩衝器500不同之處在於開關SW1,之一端亦耦接至電壓 位準VI’ ,使得電晶體ΤΓ亦被偏壓在飽和區。本實施 例之類比缓衝器500同樣地係可有效地使輸出電壓v〇ut, 之電壓位準更精準地追隨至輸入電壓Vin,之電壓位準。 1345189
, 三達編號:TW3011PA . 第六實施例 請參照第7圖,其繪示第六實施例之類比缓衝器的電 路圖。第六實施例之類比緩衝器700與第四實施例之類比 缓衝器500不同之處在於電流源306係由電晶體TT來實 現,而電壓位準V2’係實質上等於電壓位準Vbias’ 。電 壓位準Vbias’亦輸入至電晶體T2’之閘極,且此電壓位 準Vbias’係滿足Vbias’ 一Vdd’ OVth’之條件,使得 電晶體T2’不會進入截止區。Vbias’更可滿足Vbias’ • —VI’ >=vth’之條件,使得電晶體ΤΓ亦被偏壓在飽和 區。本實施例之類比缓衝器500同樣地具有可有效地使輸 出電壓Vout’之電壓位準更精準地追隨至輸入電壓Vin’ - 之電壓位準的優點。 . 在上述實施例中,雖僅以P型TFT T1為例作說明, 然,本發明之類比缓衝器200係不侷限於使用P型TFT, 而更可利用N型TFT來達到實質上相同之類比緩衝效果。 綜上所述,雖然本發明已以六實施例揭露如上,然其 ® 並非用以限定本發明。本發明所屬技術領域中具有通常知 識者,在不脫離本發明之精神和範圍内,當可作各種之更 動與潤飾。因此,本發明之保護範圍當視後附之申請專利 範圍所界定者為準。 15 1345189
^ 三達編號:TW3011PA 【圖式簡單說明】 第1A圖%示傳統之類比缓衝器的電路圖 圖之類比缓衝器100之相關訊號的 第1B圖續'示第1八 模擬時序圖。 第2A圖繪示第—實施例之類比缓衝器的電路圖。 第2B圖繪示第2A圖之開關SW卜SW5的操作時序圖。
第2C圖繪示當第2A圖之類比缓衝器200操作於操作 ^•段OT1時’類比緩衝器2〇〇的等效電路圖。 第2D圖綠示當第2A圖之類比缓衝器200操作於操作 日寸段OT2時,類比緩衝器2〇〇的等效電路圖。 第2E圖繪示當第2A圖之類比缓衝器200操作於操作 k段OT3 _ ’類比緩衝器的等效電路圖。 第抑圖1 會示第2八圖之輸出訊號Vout及輸入訊號Vin 的訊號模擬圖。 第3圖、會示第—實施例之類比緩衝器的電路圖。 第4圖緣不第三實施例之類比缓衝器的電路圖。 第5A圖綠示第四實施例之類比緩衝器的電路圖。 第5B圖繪示第^圖之開關洲丨,〜別5,的操作時序 士第5C圖繪示當第5A圖之類比緩衝器500操作於操作 段0T1時’類比緩衝器500的等效電路圖。 士第5D圖繪示當第5A圖之類比緩衝器500操作於操作 4段0T2時,類比緩衝器5〇〇的等效電路圖。 第5E圖繪示當第5A圖之類比緩衝器5〇〇操作於操作 16 1345189
三達編號:TW3011PA 時段0T3’時,類比緩衝器500的等效電路圖。 第6圖繪示第五實施例之類比缓衝器的電路圖。 第7圖繪示第六實施例之類比緩衝器的電路圖。 【主要元件符號說明】 100、200、300 :類比缓衝器 S1 〜S5、SWPSW5、SW1’ 〜SW5’ :開關 Tdr、Π、ΤΓ 、T2、T2’ :電晶體 φ CN1 > CN2 > C1 > C2 > CV 、C2,:電容 102、206、506 :電流源 ΝΤΠ、NTC2、ΝΠ、NT2、ΝΤΓ 、NT2’ :節點 . Vi、Vin、Vin’ :輸入電壓
Vo、Vout、Vout’ :輸出電壓
Vdd、Vdd’ 、V卜 V2、VI’ 、V2’ 、Vbias :電壓位 準
Ibias :偏壓電流 # Vcom :共同電壓 202、502 :輸入端 204、504 :輸出端 T1G、T1G’ :閘極 T1S、T1S’ :源極 T1D、T1D’ :汲極 ΟΤΙ、0T2、0T3、0ΤΓ 、0T2’ 、0T3’ :操作時段 17

Claims (1)

1345189 三達編號:TW3011PA 十、申請專利範圍: 1. 一種類比缓衝器(Analog Buffer),應用於一源極 驅動器(Source Driver),該類比緩衝器係包括一輸入端 及一輸出端,該輸入端係用以接收一輸入電壓,該類比緩 衝器包括: 一電晶體,該電晶體之源極(Source)係耦接至該輸出 端,汲極(Drain)係岸馬接至一第一電屋; 一電流源,用以輸出一偏壓電流流過該電晶體,以對 該電晶體進行偏壓; 一第一電容,該第一電容之兩端係分別耦接至該電晶 體之閘極(Gate)及一第一節點; 一第二電容,該第二電容之兩端係分別耦接至該電晶 體之閘極及一第二節點; 一第一開關,該第一開關之兩端係分別耦接至一第二 電壓及該電晶體之閘極; 一第二開關,該第二開關之兩端係分別耦接至該輸入 端及該第一節點; 一第三開關,該第三開關之兩端係分別耦接至該輸入 端及該第二節點; 一第四開關,該第四開關之兩端係分別耦接至該第一 節點及該輸出端;以及 一第五開關,該第五開關之兩端係分別耦接至該第二 節點及該輸出端; 其中,當該類比緩衝器操作於一第一時段時,該第一 18 1345189 三達編號:TW3011PA 及該第四Μ係為致能,㈣二、該第三及該第五 為非致能;當該類比緩衝器操作於一第二時段時,: 及該第五開關係為致能,該第―、該第三及該第四開: 為非致能;當該類比缓衝器操作於-第三時段時,該第Γ 開關係為致能,該第一、兮筮_ —社斗卜 Α 4 °亥弟-、該第四及該第五開關係 為非致時段餘於該第—時段之後,該第 段係位於該第二時段之後。 寸 ^ 2.,如申請專利範圍第1項所述之類比緩衝器,其中 戎類比緩衝器係為一源極追隨器(s〇urce F〇11〇wer)。 3·如申請專利範圍第1項所述之類比緩衝器,其中 當該類比缓衝器操作於該第—時段時,該第一電容兩端之 跨壓係實質上等於該電晶體之一臨界(Thresh〇丨d)電壓, 該輸出端之電壓係實質上等於該臨界電壓與該第二電壓 之差,而該電晶體之閘極電壓係實質上等於該第二電壓。 4. 如申睛專利範圍第1項所述之類比緩衝器,其中 當該類比緩衝器操作於該第二時段時,該電晶體之閘極電 壓係實質上等於該輪入電壓與該臨界電壓之和,該輸出端 之電塵係實質上等於該輸入電壓。 5. 如申睛專利範圍第1項所述之類比緩衝器,其中 當該類比緩衝H操作於該第三時段時,該電晶體之閑極電 壓係實質上等於該輸人電壓及該臨界電壓之和,該輪出端 之電壓係實質上等於該輸入電壓。 6. 如申印專利範圍第丨項所述之類比緩衝器,其中 該電晶體係為P型金氧半«etal Gxide Semiconductor) 1345189 三達編號:TW3011PA 場效電晶體。 φ 7. 如申請專利範圍第6項所述之類比缓衝器,其中 該第二電壓係大於或等於該第一電塵。 8. 如申請專利範圍第1項所述之類比缓衝器,其中 該電晶體係為N型金氧半場效電晶體。 9. 如申請專利範圍第8項所述之類比緩衝器,其中 該第二電壓係小於或等於該第一電壓。 10. —種類比缓衝器,應用於一源極驅動器,該類比 • 緩衝器係包括一輸入端及一輸出端,該輸入端係用以接收 一輸入電壓,該類比緩衝器包括: 一電晶體,該電晶體之源極係耦接至該輸出端,汲極 . 係耦接至一第一電壓; 一電流源,用以輸出一偏壓電流以流過該電晶體,以 對該電晶體進行偏壓, 一第一電容,該第一電容之一端係耦接至該電晶體之 閘極,另一端係耦接至一第一節點; # 一第二電容,該第二電容之一端係耦接至該第一節 點,另一端係耦接至一第二節點; 一第一開關,該第一開關之一端係耦接至一第二電 壓,另一端係耦接至該電晶體之閘極; 一第二開關,該第二開關之兩端係分別耦接至該輸入 端及該第一節點; 一第三開關,該第三開關之兩端係分別耦接至該輸入 端及該第二節點; 20 丄 —達漏或.TW301ipa ,該第四開關之兩端係分別耦接至該第一 ;以及 該第五開關之兩端係分別耦接至該第二 其/,當該類比緩衝器操作於一第一時段時,該 及該第五開縣為越,該第二及該第三開關 能;當該類比緩衝器操作於—第二時段時,該第
:為:致”系為致能,該第一、該第三及該第四開關 係為非致H該類比緩衝ϋ操作於-第三時段時,該第 二開關係為致能,兮楚 孫糸韭功〜第 弟二、該第四及該第五開關 '、”、、^犯,該第二時段係位於該第一時段之後,該第三 時段係位於該第二時段之後。 如申明專利範圍第10項所述之類比緩衝器,並 中該類比緩衝H係為—祕追隨器、。 〃
一第四開關 節點及該輪出端 一第五開關 節點及該輸出端 12.如申請專利範圍第1〇項所述之類比緩衝器,並 中當該類比緩衝器操作於該第-時段時,該第-電容兩端 之跨壓係實貝上等於該電晶體之—臨界電壓,該輸出端之 電壓係實質上等於該臨界電壓與該第 晶體之間極電壓係實質上等於該第二電壓。 /3·如申請專利範圍第1〇項所述之類比緩衝器,其 中當該類比緩衝ϋ操作於該第二時段時,該電晶體之間極 電壓係實質上等於該輸人錢與該臨界電敎和,該輸出 端之電壓係實質上等於該輸入電壓。 14.如申請專利範圍第1〇項所述之類比緩衝器,其 21 1345189 彡達編號:TW3〇iipa 中當該類比缓衝器操作於該第三時段時,該電 電麈係實質上等於該輸入電壓及該臨界電壓之和,該 端之電壓係實質上等於該輸入電壓。 Μ則 其 15.如申請專利範圍第1〇項所述之類比緩 中該電晶體係為ρ型金氧半場致電晶體。 其 中兮1 第6.-=料·_15項職之類比緩衝器 中該第-電㈣大於或等於該第―電壓。 中該電曰2清專利範圍第10項所述之類比緩衝器 屯曰曰體料Ν型金氧半場 申請專利範圍第17賴述之類比緩衝器 壓係小於或等於該第 。 鲁 22
TW095132742A 2006-09-05 2006-09-05 Analog buffer TWI345189B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095132742A TWI345189B (en) 2006-09-05 2006-09-05 Analog buffer
US11/730,841 US7545184B2 (en) 2006-09-05 2007-04-04 Analog buffer in a source driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095132742A TWI345189B (en) 2006-09-05 2006-09-05 Analog buffer

Publications (2)

Publication Number Publication Date
TW200813915A TW200813915A (en) 2008-03-16
TWI345189B true TWI345189B (en) 2011-07-11

Family

ID=39150603

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095132742A TWI345189B (en) 2006-09-05 2006-09-05 Analog buffer

Country Status (2)

Country Link
US (1) US7545184B2 (zh)
TW (1) TWI345189B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876133B1 (en) * 2006-09-27 2011-01-25 Cypress Semiconductor Corporation Output buffer circuit
US7804328B2 (en) * 2008-06-23 2010-09-28 Texas Instruments Incorporated Source/emitter follower buffer driving a switching load and having improved linearity
TWI595471B (zh) * 2013-03-26 2017-08-11 精工愛普生股份有限公司 放大電路、源極驅動器、光電裝置及電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613940B2 (ja) * 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
JP4046811B2 (ja) * 1997-08-29 2008-02-13 ソニー株式会社 液晶表示装置
JP4168668B2 (ja) * 2002-05-31 2008-10-22 ソニー株式会社 アナログバッファ回路、表示装置および携帯端末
US7327168B2 (en) * 2002-11-20 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TW583636B (en) * 2003-03-11 2004-04-11 Toppoly Optoelectronics Corp Source follower capable of compensating the threshold voltage
CN100334609C (zh) 2003-05-20 2007-08-29 统宝光电股份有限公司 可补偿阈值电压的源极跟随器
JP4235900B2 (ja) * 2003-07-09 2009-03-11 ソニー株式会社 フラットディスプレイ装置
JP4517847B2 (ja) 2004-12-13 2010-08-04 ソニー株式会社 表示装置
US7391825B2 (en) * 2005-01-31 2008-06-24 Agere Systems Inc. Comparator circuit having reduced pulse width distortion

Also Published As

Publication number Publication date
US20080054954A1 (en) 2008-03-06
US7545184B2 (en) 2009-06-09
TW200813915A (en) 2008-03-16

Similar Documents

Publication Publication Date Title
JP4449189B2 (ja) 画像表示装置およびその駆動方法
TW455833B (en) Differential amplifier, operational amplifier employing the same, and liquid crystal driving circuit incorporating the operational amplifier
TW561687B (en) Operational amplifier and its offset cancel circuit
TWI352966B (en) Output buffer
TWI264177B (en) Drive circuit
TWI385623B (zh) 閘極驅動電路與具有其之顯示裝置
TWI280553B (en) Driving circuit of liquid crystal display
CN100483937C (zh) 放大电路及显示装置
TW504598B (en) Flat display apparatus
US20130141318A1 (en) Gate driving circuit and display apparatus having the same
US7920025B2 (en) Operational amplifier and method of driving liquid crystal display
US20190340995A1 (en) Display device
JP2001024502A (ja) 電圧レベルシフタおよびディスプレイデバイス
JP2003229725A (ja) 演算増幅回路、駆動回路及び演算増幅回路の制御方法
TWI345189B (en) Analog buffer
TW200414108A (en) Gamma voltage generator allowing individual adjustments and method thereof
JP4025657B2 (ja) 表示装置の駆動回路
TW200934106A (en) Amplification circuit
JP2008112143A (ja) ソースフォロワー型アナログバッファ、その補償動作方法およびそれを用いたディスプレイ
JPH03139908A (ja) ソースフォロワ回路
TW200527367A (en) DC-DC conversion circuit
Nonaka et al. 54.1: A Low‐Power SOG LCD with Integrated DACs and a DC‐DC Converter for Mobile Applications
TW201101282A (en) Common voltage generating circuit of an LCD
TWI399717B (zh) 脈波補償器,顯示裝置及驅動該顯示裝置之方法
TW200820208A (en) Voltage adjusting circuit