TWI334490B - Test board - Google Patents

Description

1334490 ASEKI922-NEW-FINAL-TW-2〇〇7〇72〇 九、發明說明： 【發明所屬之技術領域】 本發明是有關於—種職餘，且制是有關於 用於晶片接合之可靠度泪,】試的測試載板。 【先前技術】 ^積體電路或晶{的$造過財，不管是在哪一個階 二、，對積體電路或晶片進行電性的測試都是必 的。母一個積體電路不管是在晶圓的型離或是 、 Ϊ性都以確定其是否為良品以及讀定其電性 更::::構也日趨複雜，是以高速且精確的 中制為習知—種測試載板之俯視圖，® 1Β為圖1Α "°載板承載一封裝元件之剖示圖。請來昭圖1Α以及 = '習_式载板1〇〇包括一介電層m、多個接; -声墊13G以及多條導線140。介電層110具有 ' 2 ’而表面U2具有一元件接合區112a，其中接 介雷分佈於元件接合區ll2a内。測試塾130配置於 續執之表面U2上，且位於元件接合區112a外。測 導綠14Π與接墊120透過配置於介電層110之表面112之 導線140電性連接。 封裝元件5〇與元件接合區U2a内之接墊以〇電性連 。使用者可由部份的測試墊13〇輸入-測試訊號至封裝 1334490 ASEK1922-NEW-FINAL-TW-20070720 元件50，並由另一部份的測試墊i3〇讀取測試結果。 由於習知測試載板100之導線14〇是配置於介電層 110之表面112上’因此容易在封裝元件50與測試載板1〇〇 接合後受到結構上之應力集中或是外力作用，而使得導線 H0在應力集中區150形成斷路’如此將導致在測試時無 法判斷測得的錯誤是由封裝元件5 〇與測試載板丨〇 〇之間的 接合不f所造成的或是由測試載板1〇〇本身之斷線所造成 ，。換s之，此可靠度不佳的測試載板設計將直接影響測 試時的準確度。 【發明内容】 連接板’其測試塾與接塾間之電性 =開而具有車父向的可靠度與測試準確度。

其具有’多層本:明之内容’在此提出-種測試载板， 塾。上述載拓呈^内層線路層電性連接接塾與測試 件，以對以;二=區，用以承載-封裳元 —表層線路層、至a、一 測忒栽板包括多個介電層、 試墊。表層線路層“介;外多個接墊以及多個測 兩相鄰的介電屛之門，取外側。内層線路層位於 置“區内線路!。接塾可 疋件接合，且接墊電性：：線路層上，用以與封裝 測試塾配置於 ^層線路層與内層線路層。 由内層線路層電表層缘路層上，且測試塾藉 〜生連接至其觸應的部份接^ 错 1334490 ASEKl 922-NEW-FINAL-TW-20070720 上述測試載板更可包括-保護層，其覆蓋表層線路 層’並暴露出接墊以及測試塾。 在本發明之-實施例中，上述内層線路層包括多 H用时別連翻試塾以及其所對應的部份接塾， ^表^路制可包括錄第二導線，且第二導線分別歲

，另提出一種測試載板，其為一單;= I封裝元件，測試載板包括—介電層、多個接墊、一接 塾連接線路、多侧餘以及多條第—特。介電异 -第-表面以及與其相對之—第二表面，第—表^具有 1件接合H，用以承載封I元件。接塾可呈陣列配置於 兀件接合區⑽帛-表面上’㈣與锻元件接合务 連接線路位於第一表面與第二表面至少其中之一上，並 性連接至接墊。測試墊g:置於元件接合區外的第―表面i

上。第一導線配置於第二表面上，且測試墊分別藉由第一 導線而電性連接至其所對應的部份接墊。 曰 上述測試載板更可包括-保護層，其覆蓋表層線路 層’並暴露出接墊以及測試墊。 在本發明之-實施射，上述賴載板更包括 -導線，配置於第-表社’並分職第—導線並聯於 试塾以及其所對應的部份接墊之間。 ' 基於上述’本發明因以内層線路層電性連接接塾 試墊’或是在測試載板為單層板的情況下，將電捲接 塾與測試私第—導雜置於職紐之下方。因此，可 1334490 ASEK1922-NEW-FINAL-TW-20070720 避免連接於接墊與測試墊之間的導線受 載板之間的應力作用而產生斷線。如此，η 件與測試 的可靠度，並可避免測試時將測試栽拓1提间測。式载板 封裝元件與測試載板之間的接合不良，^斷線誤判為 準確度。 而提高測試載板的 為讓本發明之上述特徵和優點能更明 舉實施例，並配合所附圖式，作詳細說明如下。，下文特 【實施方式】 n林發明-實施财觀额之俯· 為圖2Α中測試載板承載一封裝元件之剖示圖。請夹Β 測試載板2〇0可應用於測試—封裝元件50， 測试載板包括-介電層21G、多個接墊22()、—接塾 接線路232、多個測試墊24〇以及多條第—導線μ〗 介電層210具有一第—表面犯以及與其相 ^弟二表面214，第一表面212上具有一元件接合區 用財載封裝元件5〇。接塾22〇例如呈陣列配置， 其位於元件接合區212a内的第一表面212上，用以與封裝 凡件50接合。接墊連接線路232位於第一表面212上並 電性連接至接塾22〇。值得—提的是，_在本實施例中 乂接塾連接線路232位於第—表面212上為例說明，但接 墊連接線路232亦可配置於其他位置，例如第二表面214 上。測試墊240配置於元件接合區212a外的第一表面212 上而第一導線252配置於第二表面214上，且測試墊240 1334490 ASEK1922-NEW-FINAL-TW-20070720 =藉由第-導線252而電性連接至其所對應的部份接塾 由於本實施例藉由位於介電層210之第二表面214的 第一導線252電性連接接墊220與測試墊24〇，因此在封 裝元件50與接墊220接合時，第一導線252不易受到封裝 元件50與測試載板200接合後的應力作用而產生斷線。^ 此，將有助於提高測試載板200的可靠度，進而可確保進 行測試時的準確度。 ” 圖2C為圖2A中測試載板與封裝元件之另—種配置方 式剖視圖。請參照圖2A及圖2C，上述測試載板2〇〇更可 包括一保護層260，配置於介電層210上以保護測試載板 200，且暴露出接墊220以供封裝元件5〇接合，並暴露出 測試墊240以供測試。此外，測試載板2〇〇更可包括多條 第一導線234，配置於第一表面212上，並分別與第一導 線252並聯於測試墊240以及其所對應的部份接墊22〇之 間。 以下配合圖式說明本發明之另一實施例。圖3A為本 發明另一實施例中測試載板承載一封裝元件之剖視圖，圖 3B為圖3A中測試載板與封裝元件之另一種配置方式剖視 圖。需先說明的是，測試載板2〇〇a與上述測試載板200 大致相同，且在上述實施例與本實施例中，相同或相似的 元件標號代表相同或相似的元件。以下將針對兩實施例不 同之處詳加說明，相同之處便不再贅述。請參照圖3A，本 實施例之測試載板200a與上述測試載板200之不同處在 1334490 ASEK1922-NE W-FINAL-T W-20070720 於，測試載板200a包括多個介電層210，且以多個内層線 路層250取代第一導線252，並以一表層線路層230取代 接墊連接線路232 (請參照圖2A)以及第二導線234。

具體而言，内層線路層250配置於兩相鄰之介電層210 之間，其電性連接測試墊240及其所對應的部份接墊220， 其中内層線路層250例如由多條上述之第一導線252所組 成。另外，表層線路層230位於介電層210的最外側，其 中表層線路層230例如是由多條上述之接墊連接線路232 (請參照圖2A)與第二導線234所構成。 值知·注思的是，在本實施例中雖以多個内層線路層 250為例說明，但亦可僅配置一内層線路層25〇，本發明並 不以此為限。另外’如圖3B所示，測試载板施亦可不 ，有第二導線234而僅以内層線路層250連接測試塾24〇 及其所對應的部份接墊220。

’’’不上所述，本發明之測試載板以配置於介電層之第二 ίΓΙΐ—ί線或内層線路層取代習知測試載板酉日己置於ΐ 2導線。SUb，在難元件與測試倾接合時，接 2塾之間的電性連接不易gj封裝元 ^ 尚測i式載板的準確度。 民 雖然本發明已以實施例揭露如上’然其並非用 而提 以限定 1334490 ASEK1922-NE W-FINAL-T W-20070720 本發明’任何所屬技術領域巾具有通常知識者，在不脫離 本發明之精神域圍内，當可作些許之更動與潤掷，因此 本發明之髓範圍當視_之巾料鄕圍所界定者為 準0 【圖式簡單說明】 圖1A為習知一種測試載板之俯視圖。

圖1B為圖1A中測試載板承載一封裂元件之剖視圖。 圖2A為本發明一實施例中測試载板之俯視圖。 圖迚為圖2A巾測試載板承載— 式：。為㈣懷載板與封裝元件之另

圖3A為本發明另一實施例中測試載板承 件之剖視圖。 取封裝7G 圖為圖3A中測試載板與封裝元件之 式剖視圖。 一種配置方

【主要元件符號說明】 50 :封裝元件 100 :測試載板 110 :介電層 120 :接墊 13〇 =測試墊 140 :導線 c S > 11 1334490 ASEK1922-NEW-FINAL-TW-20070720 150 :應力集中區 112 :表面 112a :元件接合區 200a、200 :測試載板 210 :介電層 212 :第一表面 212a :元件接合區 214 :第二表面 220 :接墊 230 :表層線路層 232 :接墊連接線路 234 :第二導線 240 :測試墊 250 :内層線路層 252 :第一導線 260 :保護層 12

Claims (1)

1334490 ASEK1922-NEW-FINAL-TW-20070720 十、申請專利範固： ^ _試載板，具有—_接合區，肋承載一封 ^個^該驗元件進行測試，制試餘包括： 多個介電層； 一表層線路層’位於該些介電層的最外側； 性二位於兩相鄰的介電層之間，並電 ^個，塾’配置於該元件接合區内的該表層線路層 ^ ’用以與朗裝元件接合，且魅接墊電 層線路層與該内層線路層；以及 接該表 多侧試墊，配置於該元件接合區外的該 ^且該侧試墊藉線路層電性連接至其 的部份該些接墊。 了應 伴^如專利範圍第1項所述之測試載板，更包括— 覆盍該表層線路層，並暴露出該些接塾以及該些 3.如中請專利範圍第】項所述之賴載板其中該内 j路層〇括多條第―導線，用以分職接該些測試塾以 及其所對應的部份該些接塑ι。 岸娃4 專利範圍第3項所述之測試載板，其中該表 ^線路層Ο括夕條第二導線，且該些第二導線分別與該些 ^導線_於該些測離以及其所對應的雜該些接墊 5·如申°月專利範圍第1項所述之測試載板，其中該些 13 ASEK1922-NEW-FINAL-TW-20070720 接墊呈陣列配置。 勹括6種測忒載板，用以測試一封裝元件，該測試载板 一介電層，具有一第一表面以及與其相對之—第二 面’·該第-表面上具有—元件接合區，心承載該封^ 件， 多個接墊，配置於該元件接合區内的該第一表 用以與該封裝元件接合； 工， 一接墊連接線路，位於該第—表面與該第二表面至少 其中之一上，並電性連接至該些接墊； 多個測試墊’配置於該元件接合區 上；以及 _ 多條第-導綠，配置於該第二表面上，且該些 分別藉由該些第-導線而電性連接至其所縣的部份該些 接塾。 一 7·如申請專利範圍第6項所述之職載板，更包括一 保護層，配置於該第—表面上，並暴露出該 些測試墊。 & 8」如申請專利範圍以項所述之測試載板，更包括多 、一導，線酉己置於該第一表面上，並分別與該些第一導 線並聯於該些測試塾以及其所對應的部份該些接塾之間。 9.如申請專利範圍第6項所述之測試載板，其中該些 接墊呈陣列配置。 —