TWI313934B - Semiconductor device and method for fabricating the same - Google Patents
Semiconductor device and method for fabricating the same Download PDFInfo
- Publication number
- TWI313934B TWI313934B TW095119354A TW95119354A TWI313934B TW I313934 B TWI313934 B TW I313934B TW 095119354 A TW095119354 A TW 095119354A TW 95119354 A TW95119354 A TW 95119354A TW I313934 B TWI313934 B TW I313934B
- Authority
- TW
- Taiwan
- Prior art keywords
- false
- region
- interlayer insulating
- layer
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims description 55
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 51
- 239000011229 interlayer Substances 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000003860 storage Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 12
- 238000004132 cross linking Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000007547 defect Effects 0.000 claims description 2
- 230000010102 embolization Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 2
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 238000011084 recovery Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 241000283690 Bos taurus Species 0.000 description 1
- 208000005189 Embolism Diseases 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003307 slaughter Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1313934 九、發明說明: 【發明所屬之技術領域】 本發明關於記憶體元件。 及其製法,a中产炉μ “尤-關於半導體元件 底下,並且:屬成於與金屬層接觸的平板電核 金屬交互連= 形成於虛假栓塞中,以增加 連、,力接點的接觸面積, 度,藉此改善金屬交 θ加平板電極的總厚 件之Vcp的免疫力。 料面電阻,以及增加元 【先則技術】 圖1是示範一半導體元件的簡化截面圖。 上4〇形成於半導體 二此半導體基板具有的下結構包括位元線2。、二:〇 接觸栓塞25、蝕刻阻障層3〇。 即點 ^刻遮罩來辑,絕緣::=, 區域(未顯示)而暴露出下結構。下雷榀…咸儲存即點 區域的表面上。介f # _ _ 。 形成於儲存節點 卸上"電膜(未顯不)形成於下電極乃 工 極8°填充了健存節點區域,以形成電容二垣 弟一層間絕緣膜90則形成於平板電極8〇 Τ第二層間絕緣膜9。上,其中金屬…::屬? 互連結接點97,其連接著平板電極8〇和金屬層%。、屬- =康上述製造半導體元件的方法,金屬 電:。連接,施加於平板電極8。如接著2 層95和平板電極8G的金屬交互連結接點97,是與連= 1313934 金屬層95和周邊電路區域之位元線的金屬交互連結接點 未顯不)同%形成,所以金屬交互連結接點擴充到平板 電極80底下的第一層間絕緣膜4〇。結果,金屬交互連結 接點97的界面電阻由於接觸面積減少而增加了。 。 此外,如果金屬交互連結接點的界面電阻增加了,則 ’’’、去知加Vep至平板電極’或者因為外在的影響致使施加 方、平板甩極的電壓不穩定’因而劣化了元件讀寫操作期間 =BLSA (bn luie sense ampHfier,位元線感應放大器)的感 應特性。結果,元件功能 " 測試圖案之自動更新的偏::”當可能變化例如 測試失敗。㈣偏可關為心不穩定而使 然而,如果增加平板電極的 當成元件之保險絲來用的平起〜 接觸面積則 iif ^ ί- φ + ^ 千板電極可能就不會於保險絲燒 的側壁。結果 :要:顆粒可能會附著於保險絲盒 仟功旎可能就不正常。 【發明内容】 本發明關於半導,+ # 於與金屬層連接的平^電極製法’其中虛假栓塞形成 形成於虛假栓塞中,以增加&入下’山亚且金屬交互連結接點 積,而不增力…反電極的:二,父/連結接點的接觸面 屬層之間的界面電阻 予又糟此改善平板電極和金 柏墟太& 增加元件之Vcp的免疫力。 根據本發明的具體態 又力 板,其包括電容區域…3 +導體兀件包括:半導體基 -D亚飯區域;平板電極,其形成於半 1313934 形成於虛假區域 此金屬層則接觸 導體基板上,其中平板電極的虛假栓塞 中;以及金屬層,其形成於平板電極上, 著虛假栓塞。 根據本發明另-具體態樣,製造半導體元件的方法包 括·⑷於半導體基板上形成第一層間絕緣膜,此半導體兵 板的下結構包括電容區域和虛假區域;⑻㈣儲存節= 觸遮罩做為餘刻遮罩來餘刻第一層間絕緣冑,以形成儲存 即點區域而暴露出下結構;⑷於儲存節點區域的表面上妒 成下電極,以及形成虛假接觸孔以暴露出虛假區域裡的下y 結構’·⑷以平板電極填充虛假接觸孔和儲存節點區域,以 於電容區域裡形成電容器,和於虛假區域裡形成虛假栓 基;以及⑷於平板電極上形成金屬層而接觸著虛假栓塞。 【實施方式】 ▲現在將要詳細參考本發明範例性的*體態樣。可能的
話’各圖會使用相同的參考數字來指稱相同或相似的部 分。應該體認:提供這些具體態樣是要對熟於此技藝者描 述和實施本發明/據此,這裡所述的具體態樣可加以修改, 而不偏離本發明的範圍。 圖2是示範根據本發明一具體態樣之半導體元件的簡 化截面圖。 參見圖2,第一層間絕緣膜14〇形成於半導體基板ιι〇 上,此半導體基板110包括電容區域1〇〇〇a和虛假區域 1000b,而其下結構包括位元線12〇、虛假位元線12〇,、儲 1313934 存節點接觸栓塞125、银刻阻障層13〇。平板電極wo妒 成於第-層間絕緣膜140上。於本發明一具體態樣中,^ 電容區域職,儲存節點區域(未顯示)形成於第一層間絕 緣膜M0中。包括下電極155、介電膜(未顯示卜平板電 極⑽之堆疊結構的電容器185形成於電容區域画&裡, ㈣虛假栓塞175形成於虛假區域_b的第—層間絕緣 胺140中。金屬| 195形成於電容區域⑽如和虛假區域 1000b裡的平板電極180上。於另一具體態樣中,連接平 板電極180和金屬層195的金屬交互連結接點m形成於 虛假技基175中。此外’介電膜包括〇N〇(氧化物—氮化 物一氧化物)結構。MPS(metastaMe p〇lysiHc〇n,亞穩定的 多晶石夕)層170可以進—步形成於介電膜和下f極155之間 的界面,如此以增加其接觸面積。 根據本發明一具體態樣,形成虛假栓塞1 75則增加了 金屬又互連結接點】97的接觸面積,而減少了金屬交互連 、结接點197的接觸電阻。虛假區域配置在胞格區域 的邊”彖。於另-具體態樣中,虛假栓S 1 75擴充到虛假區 域1 oo〇b的虛饭位元線丨2〇,。Vcp施加於虚假位元線1 μ,。 t果就有了貫質的製程界限,其能夠避免於形成金屬交互 連結接點197期間過度蝕刻而造成元件功能不正常。 圖3a到3g是示範根據本發明具體態樣之半導體元件 製法的簡化截面圖。 參見圖3a ’第—層間絕緣膜140和硬遮罩層(未顯示) 形成於下結構上’例如於半導體基板的位元線、 1313934 虛假位元線1 20,、铋左f ^ 上,此半導…:觸㈣125、敍刻阻障層 此牛導體基板110包括電 觸。使用儲存節點遮 或1000a和虛假區域 遮罩層’以形成硬遮罩層圖宰 (皁术蝕幻硬 (未顯示)。 Μ 145而界定出儲存節點區域 參二3b’使用硬遮罩層圖案145做 刻弟一層間絕緣膜140,以J = 結構。移除硬遮罩層圖案H5之後,下導 π 所得結構的整個表面上。下^電層150形成於 上暴路出虛假區域1000b的預定區 2之::旦:的光阻膜圖案160則形成於半導體基板二 亡呈二=膜:案160填充了儲存節點區域。於本發明 具肢«中,虛假區域1Q_配置在胞格區域的邊緣。 如果具有例如MPS(亞穩定的多晶石夕)層和〇N〇(氧化物— 风化物-减物)結構之不規則表面的膜在後續製程中形成 =假區域1〇_的半導體基板11〇上,則氧化膜因外面 熱置而膨脹,此可能使後續的金屬交互連結接點有缺陷。 據此,儲存節點區域並不形成於虛假區_ ι〇嶋的半導體 基板110上,而只形成於電容區域1000a。此外,硬遮^ 層圖案145的移除過程是使用CMP法或回蝕法來執行。 筝見圖3c和3d,使用光阻膜圖案16〇做為蝕刻遮罩 來蝕刻下導電層丨5〇和第一層間絕緣膜1 ,以形成声、俨 接觸孔165而暴露出虛假區域1〇〇〇b的蝕刻阻障層〇〇。 移除光阻膜圖案1 60之後,將下導電層丨5〇加以平垣化, 直到暴露出第一層間絕緣臈14〇為止,以形成儲存節點區 1313934 域之電容器的下電極155。於—具體態樣中,下導電層 的平垣化過程是使用CMP法或回蝕法來執行。电曰 參見圖3e和3f,MPS厝1 in π a、从μ > b層170形成於儲存節點區域的 下電極155上,如此以增加丁雷朽 下书極155的表面積。介電膜(未 顯不)形成於MPS層170上。羋始蕾技10Λ 千板電極1 80形成於所得結 構勺!個表面上,以於電容區域1〇〇〇a形成電容器185, 並且於虛假區域1000b形成填充虛假接觸孔165的虛假检 塞Π5。於一具體態樣中,電
电今益I85包括下電極155、MPS 層17〇、介電膜、平板電極⑽白勺堆疊結構。此外,介電 臈包括0Ν0(氧化物—氣化物—氧化物)結構。在此,虛假 栓塞i…減少後續金屬交互連結接點的界面電阻。於 =發明另一具體態樣中’虛假栓I Η ”廣充至虛假區域 _裡的虛假位元線120,。此外’ VcP T以施加於虛假 位元線咖。結果就有了實質的製程界限,其能夠避免於 形成後續金屬交互連結接點期間因過度飯刻法而造成 功能不正常。 參見圖3g,第二層間絕緣膜19〇形成於平板電極⑽ 上。使用金屬交互連結接點遮罩(未顯示)來㈣虛假區域 1 000b的第二層間絕緣腺 巴象M 190和虛假栓塞175,以形成金 屬交互連結接觸孔(未顯示)。填充金屬交互連結接觸孔的 金屬層195則形成於所得結構的整個表面上,以形成連接 平板«⑽和金屬層195的金屬交互連結接點197。於 一具體悲樣中,金屬交石、吉从 互連.纟。接點197形成於虚假區域 麵b之先前形成的虛假拾塞175中,藉此增加金屬交互 10 1313934 連結接點197的接觸面積,此使其接觸電阻有所減少。 此外,還可以執行後續的製程,例如形成進一ς交互 連結的製程、形成金屬線的製程、形成保險絲的製程。 …如上所言,根據本發明具體態樣的半導體元件及其製 法提供.於平板電極底下形成虛 士 π Λ、A ® ^ 以及於虛假栓塞 中形成金屬父互連結接點而連接 ^入阳 卞极电極和金屬層,藉此 增加金屬交互連結接點的接 ^ ^ ^ ,, a 頁啲不增加平板電極的 Μ厗度。、纟ο果,可以減少金屬 LU Α. 逆',、口接點的接觸電阻。 1外’ t 的總厚度可以維持㈣,此減少了後續保 險絲修復過程之雷射切割的風險。 ^ -?L ^ ^ ^ Μ - ± 雖然金屬父互連結接觸 孔:形成金屬父互連結接點的過程中 但是Vcp施加於虛假位元線, < 兀線 ^ 错此改善了元件之Vcp的驅 製程界限。 金屬又互連結接點就有了實質的 基於不和描述的g沾 同且^ + 1面已經提出本發明各種不 體態樣的敘述。並非要窮 精碹刑1 ^„ 晋躬址或限制本發明於所揭示的 才月確型態,而鑒於上面的教導則 或者β + π η + 、此有δ午夕修改和變化, 有Τ以仗貝鈿本發明時獲知。 # Λ τ ^ , 2& 選擇和描述這些具體態樣 為了解釋本發明的原理和 能以夂# τ η I 頁丨T'用延,以使熟於此技藝者 想到的特定用途。 〃改朿利用本發明’以配合所 1313934 圖2是示範根據本發明一具體態樣之半導體元件的簡 化截面圖;以及 圖3a到3g是示範根據本發明一具體態樣之半導體元 件製法的簡化截面圖。 主要元件符號說明 10 半導體基板 20 位元線 25 儲存節點接觸栓塞 30 姓刻阻障層 40 第一層間絕緣膜 55 下電極 70 亞穩定的多晶矽(MPS)層 80 平板電極 85 電容器 90 第二層間絕緣膜 95 金屬層 97 金屬交互連結接點 110 半導體基板 120 位元線 120, 虛假位元線 125 儲存節點接觸栓塞 130 姓刻阻障層 140 第一層間絕緣膜 12 1313934 145 150 155 160 165 170 175 180 鲁 185 190 195 197 1000a 1000b 硬遮罩層圖案 下導電層 下電極 光阻膜圖案 虛假接觸孔 MPS層 虛假栓塞 平板電極 電容器 第二層間絕緣膜 金屬層 金屬交互連結接點 電容區域 虛假區域 13
Claims (1)
1313934
十、申請專利範園: h —種半導體元件,其包括: 半導體基板’其包括雷完& € ^ £域和虛假區域; 平板電極,其形成於半導體美 年脰巻扳上,其中平把带扣Μ 虛假栓塞形成於虛假區域中;以及 ° ’ 金屬層,其形成於平板電極 假栓塞, η上’此金屬層則接觸著虛 間。 其中虛假 其中虛假 其中Vcp
其中層間絕緣膜形成於平板電極和金屬層 2.根據巾請專利範圍第丨項的半導體元件 區域配置在胞格區域的邊緣。 3·根據申請專利範圍帛1項的何體元件, 栓塞擴充至虛假區域底部的虛假位元線。 4.根據申請專利範圍第3項的半導體元件, 施加於虛假位元線。 5·根據中請專利範圍第i項的半導體元件,其進一步 包括:形成於電容區域裡的電容器。 ^ 6‘ 一種製造半導體元件的方法,其包括: (勾於半導體基板上形成第一層間絕緣膜,此半導體基 板的下結構包括電容區域和虛假區域; ”⑻使用儲存節點接觸遮罩做為㈣遮軍來㈣第一層 間絕緣膜,以形成儲存節點區域而暴露出下結構; ,⑷於儲存節點區域的表面上形成下電極:以及形成虛 假接觸孔以暴露出虛假區域裡的下結構; (d)以平板電極填充虚假接觸孔和儲存節點區域,以於 14 K13934 電各區域裡形成電容器’和於虛假區域裡形成虛假栓塞; 以及 ⑷於平板電極上形成金屬層而接觸著虛假栓塞, 其中步驟(e)包括: (e-υ於平板電極上形成第二層間絕緣膜; (e_2)使用金屬交互連結接點遮罩來㈣第n絕緣 聪和虛假栓塞’以形成金屬交互連結接觸孔;以及 六(“)於第二層間絕緣膜上形成金屬層,而填充著金屬 父互連結接觸孔。 晋/.根據申請專利範圍第6項的方法,其中虛假區域配 罝在胞格區域的邊緣。 8.根據申請專利範圍第6項的方法,其中步驟⑻包括: 出二)於第一層間絕緣膜上形成硬遮罩層圖案,以界定 出儲存卽點區域; =使用硬遮罩層圖案做為㈣遮罩來钱刻第一層間 結構… …域,而暴露出電容區域裡的下 (b-3)移除硬遮罩層圖案。 宰丄根:申請專利範圍第8項的方法,其中硬遮罩層圖 案的移除過程是使用回餘法或CMp法來執行。 括 域形==範圍第6項的方法,❹儲存_ 根據申請專利範圍第6項的方法,其中步驟⑷包 15 β13934 (c-l)於所得結構的整 (c-2)於所得結構的整 路出虛假區域的預定區域 點區域; 個表面上形成下導電層; 個表面上形成光阻臈圖案,而暴 ,其十光阻膜圖案填充著儲存節 +㈣使用光阻„案做為㈣遮罩純刻下導電層和 弟一層間絕緣膜’以形成虛假接觸孔而暴露出下結構; (c-4)移除光阻膜圖案;以及 (c 5)蝕刻下導電層,直到暴露出第一層間絕緣膜為 止’以在儲存節點區域的側壁形成用於電容器的下電極。 12. 根據申請專利範圍第u項的方法,其中下導電層 的蝕刻過程是使用CMP法或回蝕法來執行。 H 13. 根據申請專利範圍第6項的方法,其中電容器包括 下電極、介電膜、平板電極的堆疊結構。 14. 根據申請專利範圍第13項的方法,其中介電膜包 括ΟΝΟ(氧化物—氮化物—氧化物)結構。 15. 根據申請專利範圍第13項的方法,其進一步包 括:在下電極和介電膜之間的界面形成Mps(亞穩定的多晶 秒)層。 1 6.根據申請專利範圍第6項的方法,其中虛假栓塞擴 充至虛假區域底部的虛假位元線。 1 7 ·根據申請專利範圍第1 6項的方法,其中Vcp施加 於虛假位元線。 16
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060008294A KR100720261B1 (ko) | 2006-01-26 | 2006-01-26 | 반도체 소자 및 그의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200729516A TW200729516A (en) | 2007-08-01 |
TWI313934B true TWI313934B (en) | 2009-08-21 |
Family
ID=38278902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095119354A TWI313934B (en) | 2006-01-26 | 2006-06-01 | Semiconductor device and method for fabricating the same |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070170547A1 (zh) |
JP (1) | JP2007201401A (zh) |
KR (1) | KR100720261B1 (zh) |
CN (1) | CN101009265B (zh) |
TW (1) | TWI313934B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7651894B2 (en) * | 2006-10-02 | 2010-01-26 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device |
US7825019B2 (en) * | 2007-09-28 | 2010-11-02 | International Business Machines Corporation | Structures and methods for reduction of parasitic capacitances in semiconductor integrated circuits |
JP5693809B2 (ja) * | 2008-07-04 | 2015-04-01 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及びその製造方法 |
KR101096210B1 (ko) | 2009-12-03 | 2011-12-22 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
KR20120019262A (ko) * | 2010-08-25 | 2012-03-06 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
KR101180407B1 (ko) | 2011-01-28 | 2012-09-10 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 제조방법 |
KR20120135628A (ko) * | 2011-06-07 | 2012-12-17 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN102751176B (zh) * | 2012-07-04 | 2017-05-17 | 上海华虹宏力半导体制造有限公司 | Pip、pps电容器的制作方法 |
US9246100B2 (en) * | 2013-07-24 | 2016-01-26 | Micron Technology, Inc. | Memory cell array structures and methods of forming the same |
US9412745B1 (en) * | 2015-02-12 | 2016-08-09 | United Microelectronics Corp. | Semiconductor structure having a center dummy region |
US9966426B2 (en) | 2015-09-14 | 2018-05-08 | Qualcomm Incorporated | Augmented capacitor structure for high quality (Q)-factor radio frequency (RF) applications |
CN108573971B (zh) | 2017-03-07 | 2019-08-23 | 联华电子股份有限公司 | 半导体存储器结构 |
KR102292645B1 (ko) * | 2017-03-09 | 2021-08-24 | 삼성전자주식회사 | 집적회로 소자 |
US10854614B2 (en) * | 2017-12-22 | 2020-12-01 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
US11264323B2 (en) * | 2019-10-08 | 2022-03-01 | Nanya Technology Corporation | Semiconductor device and method for fabricating the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242422A (ja) * | 1997-02-28 | 1998-09-11 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JP2000236076A (ja) * | 1999-02-15 | 2000-08-29 | Nec Corp | 半導体装置及びその製造方法 |
KR100343291B1 (ko) * | 1999-11-05 | 2002-07-15 | 윤종용 | 반도체 장치의 커패시터 형성 방법 |
JP4251739B2 (ja) * | 1999-12-27 | 2009-04-08 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP3595231B2 (ja) * | 1999-12-28 | 2004-12-02 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
KR100338826B1 (ko) * | 2000-08-28 | 2002-05-31 | 박종섭 | 커패시터의 전하저장전극 형성방법 |
JP4651169B2 (ja) * | 2000-08-31 | 2011-03-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
KR100351915B1 (ko) | 2000-12-19 | 2002-09-12 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조 방법 |
KR100477825B1 (ko) | 2002-12-26 | 2005-03-22 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
-
2006
- 2006-01-26 KR KR1020060008294A patent/KR100720261B1/ko not_active IP Right Cessation
- 2006-06-01 TW TW095119354A patent/TWI313934B/zh not_active IP Right Cessation
- 2006-06-08 US US11/448,685 patent/US20070170547A1/en not_active Abandoned
- 2006-06-12 CN CN2006100917764A patent/CN101009265B/zh not_active Expired - Fee Related
- 2006-07-04 JP JP2006184370A patent/JP2007201401A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20070170547A1 (en) | 2007-07-26 |
TW200729516A (en) | 2007-08-01 |
CN101009265A (zh) | 2007-08-01 |
CN101009265B (zh) | 2010-05-12 |
JP2007201401A (ja) | 2007-08-09 |
KR100720261B1 (ko) | 2007-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI313934B (en) | Semiconductor device and method for fabricating the same | |
JP3577197B2 (ja) | 半導体装置の製造方法 | |
JPH0917978A (ja) | 高集積dram素子及びその製造方法 | |
JP2006216649A (ja) | 半導体装置及びその製造方法 | |
TWI334630B (en) | Semiconductor device and method for fabricating the same | |
JP2002009149A (ja) | 半導体装置およびその製造方法 | |
JP4694120B2 (ja) | ダマシーン工程を利用した半導体装置及びその製造方法 | |
JP3296324B2 (ja) | 半導体メモリ装置の製造方法 | |
TWI227950B (en) | Metal-insulator-metal (MIM) capacitor and method for fabricating the same | |
JP2002198494A5 (zh) | ||
TW508799B (en) | Methods of forming wiring layers on integrated circuits including regions of high and low topography, and integrated circuits formed thereby | |
TWI549301B (zh) | 垂直式電晶體結構與形成垂直式電晶體結構接觸節點的方法 | |
US7482240B2 (en) | Method for manufacturing semiconductor device | |
JP2006294768A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100570059B1 (ko) | 반도체 소자의 메탈콘택 형성 방법 | |
JP2001210805A (ja) | 半導体メモリ素子の製造方法 | |
JPH0982916A (ja) | 半導体装置及びその製造方法 | |
TW384525B (en) | Manufacturing method for self-aligned contacts | |
TW589717B (en) | Semiconductor device and method of fabricating the same | |
TW478149B (en) | Method of forming a storage capacitor | |
TWI641096B (zh) | 接觸開口結構與製作方法及其應用 | |
JP2008198939A (ja) | 半導体装置およびその製造方法 | |
JP2002141472A (ja) | 半導体装置及びその製造方法 | |
TWI251283B (en) | Semiconductor device and method for forming the same | |
JP3625366B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |