TWI309455B - The arrangement of conductive pads on grid array package and on circuit board - Google Patents

Description

1309455 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種封裝體與線路板上的導電墊配 置’特別是關於一種格柵陣列封裝體與線路板上的導電鲁 配置。 【先前技術】

半導體晶片通常設置於一封裝體再與一線路板電性 連接’封裝體提供良好防護，使晶片不受化學物質、濕氣、 靜電或其他因素造成損壞，以延長晶片的使用壽命，球袼 栅陣列（ ball grid array，BGA)封裝體係為目前通用的一種 封裝體結構。一種習知格栅陣列封裝體1〇〇具有一基板 101、一晶片1〇2設置於基板101上、複數導線1〇3以及 一封裝材料104，如圖la所示’封裝體1〇〇例如為一導線 接合技術（wire-bonding technology)之球格柵陣列封裝 體基板101及晶片102藉由導線1〇3電性連接，之後以 :裝材料H)4將晶片102及導線1〇3封敦，以達到良好防 =。封震體動更具有複數銲球1〇5設置於基板1〇1之一 面，糟以與一線路板120電性連接。 間圖1b所不’銲球1G5係為行列方式配置，列與列 似=S〇’行與行間距亦為so,因此，鮮球105即為類 1乂仃列方式配置於封奘駚+ 置於行與列的交"G之底面，複數銲球105即設 L = 故銲球105間距同樣為so。 類似於球格柵陣列封㈣的其他格柵陣列封裝體，尚 1309455 包括例如針格栅陣列（pingridarray，pGA)封裝體及板格 栅陣列（land grid array, LGA)封裝體，雖然封裝體1〇〇 與線路板120之間的電性連接結構並不相同，但均為行列 方式配置，故銲球1〇5於封裝體1〇〇與線路板12〇上導電 墊125的配置，同樣設置於行與列的交錯處。然而，球格 栅陣列封裝體由於例如高可靠度、優異的散熱與電性性 質、及製程成熟度高，已廣泛應用於半導體晶片封裝產 、球格柵陣列封裝體之銲球1〇5係作為與線路板12〇電 性連接的接點，尤其銲球1G5係與設置於祕板12〇上的 導電墊125接合，換言之，銲球1〇5與導電塾125乃為一 對-的配置關係。如圖lc所示，習知線路板12〇 墊 125的配置，複數導電塾125分別對應封裝體100的銲球 ^而設置於線路板120之一表面，此夕卜，導電墊125係 :設=路板120内部的其他元件(例如電源/接地平 I ::谷器或其他元件）電性連接，位於周邊區域的 每-導電墊⑵係與設置於線路板12〇表面之 ⑵ 連接’導線121延伸至封裝體1〇〇投影之 ^ 外圍區域。由於導電墊⑵的間距s〇限制，=120 區域的導電墊125係藉由一導線122及：置於中間 路板120的内部線路電性連接。 -孔126與線 相較於其他封裝體，格柵陣列封裝 無=(QuadFlatNe.Lead，QFN)封裝趙 的接點，在半導體晶片趨於整合 數篁 封裝體與線路板之間提供更多接點數。:而目 1309455 用面積隨著微小化趨勢而縮減，製程發展與功能整合使得 導電墊與導線佈局日益複雜與困難。 爰因於此，本發明係提供一種格柵陣列封裝體與線路 板上的導電墊配置，於相同尺寸容納更多數量的接點。 【發明内容】 有鑑於上述課題，本發明之目的為提供一種格柵陣列 封裝體與線路板上的導電墊配置，依據導線與導電孔尺 寸，最佳化配置接點間距，於相同尺寸容納更多數量的接 緣是，為達上述目的，依據本發明之一種格柵陣列封 裝體上的導電墊配置，係適用於與一線路板電性連接，包 含複數第一導電墊以及複數第二導電墊，第一導電墊設置 於格柵陣列封裝體之一周邊區域，第二導電墊設置於格栅 陣列封裝體之一中間區域。其中，大部分第一導電墊具有 一第一間距，大部分第二導電墊具有一第二間距，且第一 間距係大於第二間距。 為達上述目的*依據本發明之-~~種線路板上的導電塾 配置，係適用於與一格柵陣列封裝體電性連接，包含複數 第一導電墊以及複數第二導電墊，第一導電墊設置於格柵 陣列封裝體投影區域之一周邊區域，第二導電墊設置於格 柵陣列封裝體投影區域之一中間區域。其中，大部分第一 導電墊具有一第一間距，大部分第二導電墊具有一第二間 距，且第一間距係大於第二間距。 7 1309455 為達上述目的，依據本發明之一種格柵陣列封裝體， 係適用於與一線路板電性連接，包含一基板、一晶片以及 複數導電墊，基板具有一第一表面及一第二表面，晶片設 置於第二表面，導電墊設置於第一表面，包含複數第一導 電墊及複數第二導電墊。其中，第一導電墊設置於第一表 面之第一區域以一第一間距形成第一格柵陣列的行列方 式配置，第二導電墊設置於第一表面之第二區域以一第二 間距形成第二格栅陣列的行列方式配置，且第一間距係大 於第二間距。 承上所述，因依據本發明之一種格柵陣列封裝體與線 路板上的'導電塾配置，依據導線與導電孔尺寸，最佳化配 置接點間距，於相同尺寸容納更多數量的接點。 【實施方式】 以下將參照相關圖式，說明依據本發明較佳實施例之 一種格柵陣列封裝體與線路板上的導電墊配置，其中相同 的元件將以相同的參照符號加以說明。 請參閱圖2a與圖2b，係為本發明第一實施例之一種 格柵陣列封裝體與線路板上的導電墊配置，圖2a顯示一格 柵陣列封裝體200之底視圖，圖2b顯示適用於與封裝體 200連接之一線路板220之頂視圖。格柵陣列封裝體200 包含複數導體205設置於封裝體200的底面，導體205可 為銲球、導電針（pin)或導電墊（land)。 在本實施例中，導體205區分為二個群組，第一群組 1309455 設置於一周邊區域Z1，第二群組設置於一中間區域Z2， 第一群組環設於第二群組周邊；第一群組形成第一格柵陣 列的行列方式配置，且其具有一第一間距S1，導體205分 別設置於行與列的交錯處，換言之，第一格柵陣列的導體 205係以第一間距S1配置。同樣地，第二群組形成第二格 柵陣列的行列方式配置，且第二格柵陣列的導體205係以 第二間距S2配置。 每一封裝體200的導體205係與線路板220上對應的 導電墊225電性連接，如圖2b所示，線路板220之一表 面設置複數導電墊225、複數導線221及複數導電孔226， 在線路板220周邊區域Z1的導電墊225,係分別藉由導線 221延伸至封裝體200投影區域的線路板220外圍區域， 以與其他元件連接。在線路板220中間區域Z2的導電墊 225分別藉由一導線222、導電孔226及線路板220的内 部線路與其他組件連接。 相鄰導電墊225的第一間距S1之間允許至少一導線 221通過，第一間距S1愈大，則可允許愈多導線221通過。 然而，相同面積中設置的接點數則會降低，無法滿足高階 產品功能的需求。在本實施例中，周邊區域Z1内第一群 組的導電墊係以第一間距S1配置，以允許一或二導線221 通過，中間區域Z2内第二群組的導電墊係以第二間距S2 配置，導電孔226設置於第二群組相鄰的導電墊之間，因 此，第二間距S2可縮短以縮小導電孔226的尺寸，第一 間距S1大於第二間距S2，可提供更多數量的接點。 9 1309455 請參_ 3a與圖3b ’係為本發明第二實施例之一種 格柵陣列封装體與線路板上的導電墊配置，圊仏顯示一格 柵陣列封裝體3G0之底視圖，圖％顯示適用於與封裝體 300連接之一線路板320之π 之頂硯圖。設置於格栅陣列封裝 體3〇0之一表面的導體305區分為二個群組，第-群組設 置於-周邊區域Ζ1 ’第二群紐設置於一中間區域Ζ2，周 邊區域Z1環設於中間區域22周邊；第—群組形成第—格 栅陣列的行列方式配置，且其為交錯排列，例如第一群組 ㈣體305設有第一行鄰近於封裝體3〇〇之右邊緣，第-任二導體305具有相同間距81，第一群組的導體奶 二行位於第—行之左邊，苐二行之任二導體305亦 具有相同間距S1。然而，第_ B 弟一仃之導體係設置於第一行相 -之二fs道因此’本實施例之交錯排列提供連接於第二 :列二=導線321更為簡易的線路佈局。除了第-格栅 為交錯排列’線路板32G上的其他導體30 ==的其他導電塾325係如同第一實施例之配置， 印甲間區域Z2之導體 _ Pe 體5及其對應的導電墊325係以第 325之間。^齊排列’且—導電孔326設置於相鄰導電墊 亦可婵加封#於第一間距S1大於第二間距S2,本實施例 TCI裝體3〇0及線路板32〇之間的接點數。 格栅陣列封圖⑪’係為本發明第三實施例之一種 栅陣列封肢、—路板上的導電墊配置，圖4&顯示一格 4〇0連接之〜 '圖，圖4b顯示適用於與封裝體 、板420之頂視圖。設置於格栅陣列封裝 1309455 體400之一表面的導體405區分為三個群組，第一群組設 置於一周邊區域Z1 ’第二群組設置於一中間區域Z2，第 三群組設置於一中央區域Z3，中間區域22環設於中央區 域Z3周邊，周邊區域Z1環設於中間區域z2周邊；第一 群組的大部分導體具有一第一間距Sl，第二群組的大部分 導體具有一第二間距S2,第三群組的大部分導體具有一第 二間距S3，由於中間線路佈局及線路設計的限制，如圖 4b所示之中間區域Z2的導體配置，部分行與列的交錯處 並未§又置導體405。然而，仍以相同間距設置至少8〇 %的 導體。 封裝體400之導體係作為信號接點、電源接點或接地 接點，電源接點及接地接點通常儘可能設置於接近晶片 處’ ^號接點則可設置於外圍區域，以得到較佳的電氣特 = 所示’+央區域Z3位於晶片下，第 的導體405係可作為番％址兴。之第一群組 依據晶片的電㈣接地接點，電源接點數係 流路徑。==定，接地接點數提供足_電流回 三群組的導體具有裝體_之非信號接點數足夠，第 請參閱圖5a與^間其係大於第二間距S2。 格栅陣列封裝體與綠 為本發明第四實施例之一種 柵陣列封裝體5〇〇 的導電塾配置，圖5&顯示-格 500連接之-線路< 心見圖’ ® 5b冑示適用於與封裝體 本實施例之格柵陣列頂視圖。與其他實施例相較， 、500具有較少接點數周邊區 11 1309455 域並非所有封裝體500之導體505及線路板52〇之導電墊 525需要允許一導線521通過。然而，第一區域ζι内第一 群、丑的導體具有-第-間距si，第二區域22内第二群組 的導體具有-第二間距S2，第—間距S1係大於第二間距 以允許至少一導線521通過。第一區域Z1係鄰接於 封裝體500之至少-邊緣，因此，本實施例亦可增加封裝 體5〇〇及線路板520之間的接點數。

綜上所述，因依據本發明之一種格柵陣列封裝體與線 路板上的導電墊配置，藉由區分封裝體柄導體及對應線 路板上的導電墊為至少二個群組，第—群級設置於封裝體 之周邊區域，且其大部分導體具有—第—間距，第二群组 設置於封裝體之另-區域4其大部分導體具有—第二間 距，第-間距允許線路板上的—或二導線通過，第二間距 適用於其間設置-導電孔’導電孔係為穿過線路板之一垂 直連接結構；本發明更可包含複數導電轉，分別設置於 導電孔上作為接點，以與導線連接。本發明具有至少下列 優點： ^ ' π 柯田r間位 密配置，可增加封裴體之接點數； 2 3 以 、在相同接點數，可縮小封裝體之尺寸；以及 、配合不術發展，域導線與導電孔的縮 及不同區域顧不同間距’最佳化設計以達 大接點數。 上所述僅為舉娜，而非為限触者。任何未 12 1309455 本發明之精神與範疇，而對其進行之等效修改或變更，均 應包含於後附之申請專利範圍中。 【圖式簡單說明】 . 圖la係為一種習知格柵陣列封裝體之剖面圖； 圖lb係為一種習知格柵陣列封裝體及其導電墊配置 之底視圖； 圖lc係為一種習知線路板及其導電墊配置之頂視圖； • 圖2a係依據本發明第一實施例之一種格柵陣列封裝 體上的導電墊配置之底視圖； 圖2b係依據本發明第一實施例之一種線路板上的導 電墊配置之頂視圖； 圖3a係依據本發明第二實施例之一種格柵陣列封裝 體上的導電墊配置之底視圖； 圖3b係依據本發明第二實施例之一種線路板上的導 電墊配置之頂視圖； 圖4a係依據本發明第三實施例之一種格柵陣列封裝 體上的導電墊配置之底視圖； 圖4b係依據本發明第三實施例之一種線路板上的導 電墊配置之頂視圖； 圖5a係依據本發明第四實施例之一種格柵陣列封裝 體上的導電墊配置之底視圖；以及 圖5b係依據本發明第四實施例之一種線路板上的導 電墊配置之頂視圖。 13 1309455

元件符號說明： 100 封裝體 101 基板 102 晶片 103 導線 104 封裝材料 105 銲球 120 線路板 121、 122 導線 125 導電墊 126 導電孔 200 封裝體 205 導體 220 線路板 221 > 222 導線 225 導電墊 226 導電孔 300 封裝體 305 導體 320 線路板 321 導線 325 導電墊 326 導電孔 400 封裝體 405 導體 420 線路板 421 ' 422 導線 425 導電墊 426 導電孔 500 封裝體 505 導體 520 線路板 521、 522 導線 525 導電墊 526 導電孔 S0 間距 S1 第一間距 S2 第二間距 S3 第三間距 Z1 周邊區域 Z2 中間區域 Z3 中央區域

Claims (1)

1309455 '申請專利範圍·· 一種格拇陣列封 線路板電性連接，包含电墊配置，係適用於與一 複广電墊’設置於該格栅陣列封裝體之-周邊 複數第二導電墊，設置於該格柵陣列封裝 區域；以及 义 妓數第三導電塾，該等第二導 電墊周邊， 其中大部分該等第一導電墊 該等第二導電塾具有間距，大部分 導電塾具有-第三間距Si二部分該等第三 、^咖，料―係切;大於該第 電圍第1項所述之格栅陣列封裝體上的導 行列方式配置中：第：導電墊形成第-格栅陣列的 行列方i配置。…第—導電塾形成第二格栅陣列的 K W年"月Η日修(更)正替4|焉 Η月21日補充修正_替換頁 體之一中間 電墊環設於該等第三導 2 項所述之格柵陣列封裝體上的導 列。 〃中該弟—格桃陣列的行列配置為交錯排 項所述之格柵陣列封裝體上的導 列。 〃中該弟二格拇陣列的行列配置為交錯排 5 如申請專利範圍第！項所述之格柵陣列封裝體上的導 15 1309455 電 97年11月·充修正韻頁 、-置，其中該等第一導電墊環設於該等第二導電 翌*周邊。 •1叫專利_第1項所述之格栅陣贿裝體上的導 ^ ''、中°亥等第一導電整鄰接於該格柵陣列封 又—t至y —邊緣。 雷執月專仙圍第1項所述之格柵陣列封裝體上的導 -間=置’其中至少8G%的該等第—導電墊具有該第 8、=:利;:第1項所述之格栅陣列封裝體上的導 二間距8G%的該等第二導電墊具有該第 9 W配專第1韻叙格柵陣顺I體上的導 ==其中r 一導電塾分別與該線路板上二 10 延# 5 $及導線連接，該導線係自該第四導電塾 申_栅陣列縣體之—邊緣，且至少 通過相鄰該等第一導電塾之間。 “導'、泉 第1項所述之格栅陣列封裝體上的導 =置’其中該第二導電塾分別與 第五導電墊及-導電孔連接，且至少的— 於相鄰該等第五導電墊之間。 μ導电孔設置 —種線路板上的導電墊配 封裝體電性連接，包含：竹適用於與-格柵陣列 複數第-導電墊，設置於該格_ 之—周邊f枕外峨 衣粒叔影區域 乃扣域，该第-導電墊分別與該線路板上之 16 11 1309455 — 97年11月21日補充修正-替換頁 導線包性連接，而該第一導線係延伸至該格 柵陣列封裝體之一邊緣； 複數第二迓雨勒 私墊，設置於該格柵陣列封裝體投影區域 複數第二導電墊，該等第二導 電塾周邊， :間區域’該第二導電塾分別與穿過該線路板 之—導電孔電性連接；以及 電墊環設於該等第三導 其:導電墊具有-第-間距，以允許 有-第二距2 =部分該等第二導電墊具 二導+執，、1叹置至少—該導電孔與一該第 π 連接，大部分該㈣三㈣塾具有—第三 12 日距’且該第—間距係一 距係大於該第二間距。間距’ _三間 ΐ申:3:第二項所述之線路板上的導電塾配 式配置二等第柵陣列的行列方 式配置。 形成弟二格柵陣列的行列方 13 14 、如申請專利範圍第12項 置，其中該第-格栅陣列的行列的導電墊配 、如吻利範圍第12項所述之線2錯排列。 置，其中該第二格路板切導電塾配 如申請專利範㈣U項所錯排列。 置，其中該等第-導電C板上的導電塾配 邊。 墊…該等第二導電墊周 17 15 1309455 97年11月21日補充修正-替換頁 16、 種格柵陣列封裝體，係適用於與一線路板電性連 接，包含： • —基板，具有一第一表面及一第二表面； / —晶片’設置於該第二表面；以及 複數導電墊，設置於該第一表面，包含複數第一導電 整複數第一導電墊及複數第三導電墊，該等第一導 A墊以H距形成第—格柵陣列的行列方式配 • I该等第二導電墊以-第二間距形成第二格柵陣列 的行列方式配置，該等第二導電塾環設於該等第三導 電塾周邊，該等第三導電墊以一第三間距形成第三格 ^ ㈣列的行列方式配置，且該第-間距係大於該第- 17 _’該第三間距係大於該第二間距。 务一 2申請專利範圍第16項所述之格栅陣列封裝體，立 ^第—導電塾分別與該線路板上的一第四導電塾 及：導線連接’該導線係自該第 柵陣列封裝體邊 认1甲主该格 等第—導電墊之間科線通過相鄰該 18專:範圍第16項所述之格柵陣列封裝體4 別與該線路板上的-第五導電墊、 第五;=，且至少—該導電孔設置於相鄰該等 18