TWI295492B - Method for fabricating a trench capacitor, method for fabricating a memory cell, trench capacitor and memory cell - Google Patents
Method for fabricating a trench capacitor, method for fabricating a memory cell, trench capacitor and memory cell Download PDFInfo
- Publication number
- TWI295492B TWI295492B TW094113565A TW94113565A TWI295492B TW I295492 B TWI295492 B TW I295492B TW 094113565 A TW094113565 A TW 094113565A TW 94113565 A TW94113565 A TW 94113565A TW I295492 B TWI295492 B TW I295492B
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitor
- electrode
- layer
- trench
- semiconductor substrate
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 142
- 238000000034 method Methods 0.000 title claims description 66
- 239000000463 material Substances 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 52
- 239000004065 semiconductor Substances 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 31
- 238000003860 storage Methods 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 206010011469 Crying Diseases 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000002023 wood Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 150000002736 metal compounds Chemical class 0.000 claims 2
- 239000002243 precursor Substances 0.000 description 34
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 239000003989 dielectric material Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000003795 desorption Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910003865 HfCl4 Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PDPJQWYGJJBYLF-UHFFFAOYSA-J hafnium tetrachloride Chemical compound Cl[Hf](Cl)(Cl)Cl PDPJQWYGJJBYLF-UHFFFAOYSA-J 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- SITVSCPRJNYAGV-UHFFFAOYSA-L tellurite Chemical compound [O-][Te]([O-])=O SITVSCPRJNYAGV-UHFFFAOYSA-L 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- 206010036790 Productive cough Diseases 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910003074 TiCl4 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005097 cold rolling Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001086 cytosolic effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010339 dilation Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- AMAADDMFZSZCNT-UHFFFAOYSA-N n,n-dimethylnonan-1-amine Chemical compound CCCCCCCCCN(C)C AMAADDMFZSZCNT-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229960005235 piperonyl butoxide Drugs 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 210000003802 sputum Anatomy 0.000 description 1
- 208000024794 sputum Diseases 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
^295492 九、發明說明： 本發明係關於一種製造溝渠電容器方 種形製造記憶胞元方法、溝渠電容器及具此 少式溝渠電容器的記憶胞元。 動態隨機存取記憶體（DRAMs)的記憶胞 項：Ϊ包ί儲存電容器及選擇電晶體，資訊 儲亡 表不邏輯0或1的電荷型式之形式 或、I ί儲存電容器。經由字元線路驅動讀取 气ΐ擇電晶體允許儲存於該儲存電容器的資 須位元線路讀取。該儲存電容器必 取的ΐ >以可靠地儲存電荷丨允許所讀 項目可被區別，目前認為該儲“ 為的電容下限為約25飛法拉。 因儲f密度自記憶體世代至記憶體世代 二二t皁一電晶體記憶胞元所佔據的表面 掊須自世代至世代減少，在 持该儲存電容器的電容下⑯。 ^ 維 儲广i到1百萬位元世代’該讀取電晶體及 萬：Γ‘:皆實現做為平面組件，超過4百 面浐n f世代’由記憶胞元所佔據的表 減少，一種可能性為以溝準竇银f工間排列 器。在此情況下，：二:該儲存電容 的雜#广:做為實例，與溝渠壁相鄰 作該儲存電容器的電 真充用 θ保存電容器的電
7 1295492 極因而係沿該溝泪 電容器的有效表=排列。此增加該儲存 板表面所你C，與該儲存電容器在基 面區段)相交?4間(其係對應於州 效表面積相依：二容係與該儲存電容器的有 的截面區段:同2密度進一步由減少溝渠 在過去，已=加其深度而增加。 電容器的儲存容:㈣增加該溝渠 該儲存介電的厚ί ° 一個方法為以比例決定 内的表又。而且，在該溝渠電容器 的表面積可由溝渠結構的濕化學加寬而增 加（瓶狀I虫刻）。而B ^ 藉由以HSG-多日石夕冷芦猎由粗糙化，如 ⑽夕日日矽塗覆增加該溝渠内的表面 槓0 進一步方法包括藉由增加Si電極材料的 4雜及/或使用金屬電極最小化 =子消耗，且結果為同時電極 者\降低。先刖NO介電亦可由高_k介電取代 以增加該溝渠電容器的電容。 而且其目的在於產生具更大深度的溝 渠電容器，然％，在製造溝渠電容器的目前 蝕刻方法中愈來愈達到技術及經濟限制，因 為如蝕刻速率及蝕刻選擇性隨增加深度而減 少。結果，蝕刻該溝渠的硬遮罩在表面範圍 廣大地姓刻。 W02004/0 1 7394敘述藉由僅部分形成一 .1295492 • 種由 ALD(原子層沉積）方法所產生的層沉積 一種非共形介電層之方法，其係為前軀體材 料的方法量受限制及/或限制沉積方法的時 間之結果。 本發明之目的在於提供一種製造具高電 容的溝渠電容器的方法。 而且，本發明以提供一種此型式的溝渠 電容器為目的。 • 本發明進一步目的為敘述一種製造具此 型式溝渠電容器的記憶胞元之方法及提供具 此型式溝渠電容器的記憶胞元。 根據本發明，此目的係藉由製造溝渠電 容器的方法達到，其包括步驟： (a) 提供一種半導體基板； (b) 蝕刻溝渠進入半導體基板表面，產生 溝渠壁，該溝渠具相關於該半導體 φ 基板表面測量的深度d ; (c) 形成第一電容器電極於相鄰該溝渠 壁； (d) 進行以一種方式沉積第一介電層的 方法，使得該第一介電層的預定層 厚度產生於在步驟（c)產生的表面 區域，其係在距半導體基板表面至 多d 1的距離，及沒有任何介電層形 成於在步驟（c)產生的表面區域，其 ·. 1295492 係在距半導體基板表面至少d3的距 離； (e) 進行以一種方式沉積傳導材料層的 方法’使得該傳導材料層形成於在 步驟（d)產生的表面區域，其係在距 半導體基板表面至多d2的距離，及 >又有任何傳導材料沉積於在步驟（d) 產生的表面區域，其係在距半導體 基板表面至少d2的距離，d2小於 dl，產生第二電容器電極之形成； (f) 進行以一種方式沉積第二介電層的 方法，使得該第二介電層的預定層 厚度產生於在步驟（e)產生的表= 區域，其係在距半導體基板表面至 多d 1的距離，及沒有任何介電層形 成於在步驟（e)產生的表面區域，立 係在距半導體基板表面至少d4的距 離；及 (g) 以一種方式形成傳導材料的共形 層，產生第三電容器電極之形成， 使得該第一及第三電容器電極彼此 連接。 所以，為進行根據本發明方法，首先名虫 刻電容器溝渠進入半導體基板表面，接著， 形成該第一電容器電極’此可藉由如沉積保 10 •1295492 形金屬層而完成。
特別是可使用ALD(原子層沉積）方法於 此目的，在此方法中，其本身為已知，在第 一方法階段第一前軀體材料或第一前軀體饋 送至基板所放置的加工室，已知為化學吸著 的方法使得該第一前軀體累積於基板表面及 整個溝渠壁。在該方法中，該第一前軀體被 大體地改良，一旦所有表面區域已覆蓋經改 良前軀體材料，沉積的第一方法階段終止及 經改良前軀體材料的單分子個別子層沉積於 基板表面及溝渠壁表面。 接著，该第一前軀體材料的未沉積餘留 物藉由以惰性氣體吹驅及/或泵出而自該加 工室移除。 加工室及幾乎獨獨地沉積於該第一前軀體^ 料的個別子層，在此階段期間，前軀體材 轉換為層材料，形成要製造層的個別層（ 層）。在該第二前軀體材料的未沉積部份θ已白 該加工室移除後’ A L D方法的一個方法循環結 束’重複“方法循環直到預定層厚度的層已 由在每一個方法循環所沉積的個別層形成曰。 製造共形層的ALD方法總是使㈣ 性特徵，關：此點’提供足夠 ； 供應，產线乎均W厚度的完全覆蓋層= 11 •1295492 形層）而無論所供應的前軀體材料量、其進入 流特徵及前軀體材料的擴散與反應動力。因 前軀體材料的沉積實質上係由化學吸著限制 而非由動態、擴散決定方法限制，在沉積期 間’對ALD方法非常好的邊緣覆蓋產生於非 平面、圖樣化基板表面。
在下列步驟，第一介電層非共形地沉 積，更準確地說，該經沉積層以預定層厚度 僅延伸遠至經定義的溝渠深度，及完全沒$ 進一步介電材料沉積於較低溝渠部分。 此可特別藉由改良上述的ALD方法達 到。在此種型式的NOLA(非共形内襯ALD)方 法之情況下，該第一前軀體材料以此種方式 供應使得該第一前躯體材料的完整層產生於 溝渠的上方區域’然而沒有任何前軀體材料 累積於溝渠的較低區域。在上方及下方溝，;巨 區域之間的過渡區域（其存在覆蓋梯度）僅$ 小程度’在本情況下約為數百奈米，基於典 型溝渠深度。自該基板表面朝向該基板後側 的此種本質的溝渠壁表面之系統性的、標的 一個前軀體材料 覆蓋總是優先地產生若至少 具低脫附係數及以較完全覆蓋所需的量相較 為減少的量供應。 若該前軀體材料具低脫附係數，已脫附 的前躯體材料分子被移除，亦即，再次自★亥 12 • 1295492 ，脫附的機率為非常低的。在ALD方法期間， 右具低脫附係數（對應於高黏滯係數）的前軀 體材料被提供，做為實例如已在基板表面蝕 刻的溝渠逐漸地自基板表面開始覆蓋一深 度。在此情況下，除了短過渡區域，該覆蓋 為完整的，及具均勻層厚度。 曰此的先決條件為該前軀體材料僅以有限
里供應或是在完全覆蓋前該沉積方法於良好 日寸間中斷及在加工室的室壓以一種方式選擇 使得確保該前軀體材料進入該溝渠深度的足 夠緩慢擴散。 旦、$可藉由如該前軀體材料於該加工室的 置或濃度、沉積期間或該前軀體制 時間及/或在加工室的加工厂堅力在沉積期間 被適當地設定而達到。 非共形層可不需要沉積操作的時間控制 而製造，其特別是由前軀體材料之一，較佳 為^高黏滯係數的前軀體材料，其以較完全 覆蓋所需為低的量或濃度供應。 ^ β即Μ —裡万式沉積使得預 定層厚度被製造下至深庚…芬二J便什預 R制4 、 主冰度dl及完全沒有任何 層衣造超過厚度n p a , ^ ^ d3及dl之間的差，亦 P具未清楚定義但# $ g ^ ^ ^ ^ ^ 1秌用乾圍0奈米及預定層 ^ 度之過渡區域，一般為 數百奈米、如100至1 _奈米。 13 • 1295492 租2 ΐ /為形成第二電容器電極，傳導材 料的非共形層被沉接 所解釋相同方法，作：則上係使用：士 以製造傳導層。使用不同前躯體，完成 小二第,4,器電極延伸至深度心，d2係 在傳ί電二料沉積於低於d2。 區：的層厚度，亦即在深度 =，亦即可減少’只要 傳：句 =二電容器電極完全由該第要：： :::厚，繞，使得其與其他電 2緣：所以，該第-及第二介電層必須具 σ至/衣度dl(大於d2)的預定層厚度。、 接著，非共形第二介電層可以一種 ::使得預定層厚度存在於向下至深度di; >又有任何介電層形成為超過深度d4。 是，對該第一介電層（14可以等於d3。、引 最後，為形成第三電容器電極，傳導 料共形層沉積及連接至該第—電容器電極。 、，所以，本發明提供一種方法，其使得具 1加儲存電容的儲存電容器可由共形及一^ 稱的非共形沉積方法的合適組合提供。 ：又 “〜更特定言之，根據本發明方法允許許多 電容器電極玎適當地排列於電容器溝渠及以 14 •1295492 加。式連接至另一個使得電容器電容增 組合於是ΐνΛ及结非構共在形二f::合適 現，其最終增加電容器電$β各心渠内實 沉積共形沉積的層，在非共形 沉積的；：=的層可電連接至在非共形 特別是’位：：連層=被圖樣化。 層不需以適當層覆叢ί ί 一 ί的兩層之間的 電接觸。 θ 或疋遮蔽及回蝕以允許 容器以特別ί:二二：具增加電容的儲存電 順序。θ方式氣造及不具複雜的方法 比，因為，=_j加所侍溝渠電容器的縱橫 及圖樣：。例如不需要覆蓋層於窄溝渠沉積 電極材料的實例句紅 共形地沉積之所有可理電：：制；式非
材枓沉積超過該經定義深度。 電極材料的實例包括TiN、TiHfN T⑴[TaN、HfAiN及奈米層板， N各 種這些僅數奈米厚的材料層的多層結括^ •1295492 ΐ要ί:广心：為實例，亦可能使用經掺 多晶石夕做為電極材料。 金屬電極的合適前軀體
Ti(OC2H5)> Ti(OCH(CH〇 ^ :针包括 hCl4、 ηαΗ〇2)4、HfCl4、Hf一第二 _ 丁氧化物、Hf-二甲基—酿胺 ΝΗ3 或Η2〇及/或〇3做為第二前軀體材料。 合2介電材料包括可以可控制 形地沉積之所有可理解介電材料，此特另; 表示在預定層厚度之間及沒 積二
，渡人區：人為關於典型溝渠深度為盡U 的。口 I"電材料的實例包括Ah03、
Zr〇2、Si〇2、Pr2〇3 及车 則2 合物。 及不未層板或廷些材料的混
介電層的合適前軀體材料包 HfCl4、Hf-第三一丁 氢仆札 w m 1MA
Hf-乙某甲I 物、Ηί_二甲基〜醯胺、 土甲基-醯胺、Hf-二乙基〜醯ρ $ _MP)pSi(_4、CH3〇Si(NC〇)3^=或 前軀體材料及-及/或⑴及肌做為當第：
軀體材料。 乐一月’J 在形成第三電容器電極的步驟 額外進行沉積多晶石夕填充的步驟，此;臭二 進行，如若該第三電容器電極具一d 填充該溝渠的厚度。為進行溝渠電容哭= 16
'1295492 若該經填充是後續回餘步驟’“ 的材料填充;，Γί以該第三電容器 要攻擊的ί疋多晶矽填充）存在， =的餘刻化學表面被良好定義。 第一 Ί 一及第三電容器電極’及特汐 為相ηί —及第三電容器電極’的材步
Hrr而，亦可能使用不同材· 月况，例如若希望傳導層具不同南 性或其他不同性質。 … 較佳為第一及第二介電層的材料為 二。然而，在此情況亦可能使用不同材 :一個情況，例如若希望介電層具不同 疋性或其他不同性質。該第一及第二介 的層厚度亦可權宜地定尺寸及可為彼此 或不同的。 在d及dl之間的差值較佳為少於 奈米，及亦較佳為大於1〇〇奈米，希望 值被最小化，以最大化所得電容器的電 雖然如此要確保該第二電容器電極與該 及第三電容器電極電絕緣。 在dl及d2之間的差值較佳為少於 奈米，及亦較佳為大於丨〇〇奈米，在此 下，亦希望此差值被最小化，以最大化 電容器的電容。相反的，該差值必須為 «亥第一電容器電極僅延伸至一種深度使 的是 電極 使得 是該 較佳 於每 穩定 相同 料於 熱穩 電層 相同 1000 此差 容但 第一 1000 情況 所得 使得 得維 17 ·. 1295492 衊 ·( 持該第一^及苐二介電層的足夠層厚度。 而且’提供共形及非共形沉積的上述+ 驟以合適組合重複以實現更大數目的電容二 電極於該電容器溝渠内。 ^ ^ 而且’本發明提供一種製造記憶胞元的 方法，如申睛專利範圍第1 2項所敘述。 ' 而且，本發明目的係藉由溝渠電容哭達 到，其包括··第一電容器電極、第一電&哭 • 介電、第二電容器電極、第二電容器介^為 苐二電容裔電極、其係每一個至少部分排列 於溝渠内’該第一電容器電極係鄰接該溝渠 壁，及該第一電容器電極係電傳導地連接^ 該第三電容器電極，及該第二電容器電極係 排列於在該第一及第三電容器電極之間所形 成空間及由該第一電容器介電與該第一電容 器電極電絕緣及該第二電容器電極俜 •二電容器介電與該第三電容器電極電糸絕由緣'弟 該溝渠較佳為具一種深度及最小尺寸， 且深度與最小尺寸的比值大於20及特別是大 於40 〇 所以，本發明提供一種具三重電極排列 及f別是高縱衡比的溝渠電容器，換言之， 具咼儲存能力的的溝渠電容器可以特別小的 空間需求提供。 當以平面視圖觀察，電容器溝渠並不總 18 1295492 是圓形的，而是橢圓的，h 不】區段方向具不同的兩個直：，== 直徑，則最小尺寸對應於相同 a w有溝渠部半 小直徑或最小寬度。另一方面， = 渠部件，至少在-個方向取上方溝 j 具較其下方、、甚、;巨 部件為小的直徑，則該最1 ^ 上方溝渠部件的最小直：…係對應於最 根據本發明，進一步較佳為該第一及/或 第一電容H電極的材料為金屬或金屬化人 物，此使得相對應電容器電極的導電度及了 而且’儲存電容器的電容增加’： 何空間電荷區域形成。 ^1 而且’本發明提供申請專利範圍第20項 所敘述記憶胞元。 ' 3奈米厚Si〇2(氧化物）層3及22〇奈米厚 shi層4施用於半導體基板2的表面y，、二 著，施用620奈米厚BPSG層（未示出）。 該BPSG層、該Si3_ 4及該以〇2層3 係使用CFVCHF3與光微影產生的遮罩（未示曰出） 於電漿敍刻方法圖樣化，以形成硬遮罩 >。'在 使用此硬遮罩做為蝕刻遮罩的進一步電裝餘 刻方法中，使用HB1VNF3蝕刻溝渠5進入^主 要表面1，露出溝渠壁11於每一個溝渠5。 接著，使用H2S〇4/HF藉由濕蝕^移除 19 .1295492 BPSG 層。 2如，該溝渠5的深度為6. 6微 ^木5的寬度為1〇〇 χ 25〇奈米 = 間的距離為]η η太止 在溝木 的結構。G奈未，此產生說明於第1圖 =第—電容器電極係於後續步驟產生。 根據弟一示例具體實施 極係由金屬電極6實規炊在η 電 域25造：實其係經由η掺雜區 ’ 妾至该半導體基板。然而， 一電容哭φ4有邊第 僅：： 亦可以其他方式實現，例如， 僅猎由η -掺雜區域。 為產生該掺雜區域25，首 習慣上，上方、、盖泪斤u 成於此，木 緣軸環會後續形 雜劑向外擴散進入此區域。 防止掺 做為實例，由非共形沉積方法_如上所 述-所丨冗積的AU03可用作覆蓋材料。所敘 11的iu 1係使用已知方法在該溝渠壁 11的禾覆蓋區域進行。 此掺雜可藉由沉積50奈米層厚度的 掺雜妙酸鹽破璃層及20奈米厚度的 TE0D~Si()2層而達到’接著為在1_°C進行 120秒的調節步驟。在該方法中，n + _掺雜區 域係經由自該砷—掺雜矽酸鹽玻璃層向外擴 散而形成於該半導體基板2。或者，亦可能進 20 ,1295492 • 行氣相掺雜，例如，使用下列參數：9 Ο 〇QC，3 托耳的三丁胂TBA[33%]，12分鐘。 該砷-掺雜矽酸鹽玻璃層及該TEOD-Si〇2 層於使用NLF/HF(其係相關於Shi及矽為選 擇性的）的钱刻步骤再次移除， 接著，該絕緣軸環區域的覆蓋材料被再 次移除。 接著，形成該第一金屬電容器電極6。 • 此電極可藉由如上所述的 ALD方法由 TiN(氮化鈦）形成，首先將第一前|區體氣體， 如TiCl4通過加工室。一旦表面飽和時，藉由 如引入惰性氣體及/或排空該加工室進行清 潔步驟，接著將第二前軀體氣體，如Njj3，引 入加工室，形成TiN層的第一原子層。再一 次’猎由如引入惰性氣體及/或排空該加工室 進行清潔步驟。 • 重複該方法’亦即引入第一前軀體氣體 及接著第二前軀體氣體’直到達到TiN層的 所欲層厚度。 在本實例中’ 5至1 0奈米的層厚度被認 為適合用於該第一電谷恭電極6。 此產生第2圖所示結構。 如第3圖所示，接著約略4至5奈米厚 的A 12〇3層7係藉由非共形沉積方法沉積，如 在上文所解釋。此可如使用TMA(三曱基鋁） 21 .丄 及LO或〇3氣體做4 A 12〇3層的預定層厚度=軀體氣體而進行。該 為6微米。 °下延伸的深度d 1約略 或能夠類似地以非妓匕合Ah〇3、Ti〇2、Ta2〇 已知介電材料。 L槓方法沉積的其付
的TiN層8接著由非共开心：以W ::!Γ電極，該第二電容器電極向下* 伸的冰度d2約略為5· 5微米。 接著’進行進一步非共形沉積方法，肩 由此弟一介電層9 >儿積。在此情況下，j 數係设定為精確地與形成該第一介電層的沒 積方法所使用的參數相同，產生所形成層# 相同深度及亦層厚度。
結果為第5圖所示結構。 如第6圖所示，做為第三電容器電極1 〇 的進一步TiN層接著由共形沉積方法形成。 根據此示例具體實施例，此T i N層係以一種 層厚度形成使得溝渠完全以該TiN層於其上 方部分填充，然而空隙形成於其下方部分。 或是，此TiN層亦以較低厚度形成，及 接著使用已知方法亦沉積多晶砍填充1 2。此 說明於第7圖。 接著，所施用層以合適方式回飿，起始 22 .1295492 點為第6圖所示溝渠結構。 首先，該第三電容器電極丨0相關於在其 下方的介電層9使用氨及過氧化氫（h2〇2)藉由 如濕化學蝕刻向下選擇性地蝕刻至i 3〇〇夺米 的深度。 不〆、 在此之後，該第 ^ v Tti ^ 下方的第二電容器電極層向下選擇性地蝕刻 至11 5 0奈米的深度。
結果為第8圖所示結構。 接著，引入絕緣填充13,其可藉由如TE〇s ，HDP方法或施用介電材料的其他方法沉積 ’接者為乾化學回蝕或濕化學回蝕而引 ::絕緣填充可回蝕至如該矽基板2的表 面1下方約1 000奈米的深度。 此產生第9圖所示結構。 接者’该第二雷交哭Φ k 電層7及兮笛—電層8,該第一介 刻。意欲用於連接W另;皮選擇性地餘 源極/沒極區錢=晶體的該第一 姓較該第—‘、-電各器電極層8係回 近，特別是，仍：：；層6及該介電層7為 8" 器電極層6及=的：度、然而該第-電容 絕緣填充13的上方山；丨電層7係回蝕至與該 上方鳊相同的高度，亦即至低 23 •1295492 於該矽基板 度〇 的表面1下方約 1000奈米的深 此產生說明於第10圖的結構。 現在解釋在製造習知 存電灾哭》、击枝 隐胞疋結構的儲 進-步方法步，驟，這些方法二體所涉及的 結構為普遍已知及纯粹/敕及5己憶胞元 η、 、电梓口元整性及ra & &
；顯然的根據本發明溝渠電^^ ^ " 任何其他所欲合適胞元概念實電現…可使用 為定義絕緣體軸環14, Si() =度共形地沉積。該經沉積心 不均向性蝕刻，由此產生該Si〇2 者
該溝渠的上方部分，該絕緣軸環的％於 寄生電曰曰冑’其可在此時不同地形 接著，沉積n+_多晶石夕層15，由此 :環區域的該儲存電容器的溝渠。為製備後 續要產生的經埋入接觸點’該多晶矽回餘至 該半導體基板的表面1下方約12〇奈米處。 為暴露該經埋入接觸點’該sr〇r轴"環區 域14在上方區域繼續蝕刻。 此產生說明於第Π圖的結構。 為完成該經埋入接觸點表面，在★亥開孔 矽表面已氮化後，接著再次沉積n + —多晶石夕層 及藉由化學機械拋光將之向下平面化至^ SisN4層4的表面，該經沉積多晶矽層回名虫至 24 1295492 該表面1下方约40奈米處（凹處3蝕刻）。 接著，為定義活性區域，產生絕緣結構 1 6，其橫向地定界該活性區域。為此目的， 形成經光微影產生的遮罩（未示出），其覆蓋 該活性區域。此接著為使用C H F3 / N2 / N F3的非 選擇性蝕刻步驟，其中Si 3N4、Si 〇2及多晶石夕 被餘刻，在此步驟中姓刻深度係對應於該溝 渠隔離的深度，接著，移除該光致抗蝕劑遮
罩’之後，薄防熱S i 〇2層係藉由氧化在石夕上 產生。 此之後為以250奈米厚度的以〇2的jjdp 沉積（尚密度電漿方法）。該絕緣結構i 6係由 化學機械抛光向下至該Si 層4的表面、以 其攻擊Si3N4)的蝕刻步驟、接著為使用 DHF(稀氣氟酸）（其攻擊Si⑹的㈣步驟而完
# 3 Ϊ 罩的層、1^ S“N4層4及該Si〇2 層3被移除。 接著’屏蔽氧化 使用經光微影產生的H由犧牲氧化形成。 雜井、p-掺雜井及以t 植入以形成n_掺 列的選擇電晶體域及該胞元陣 進行高能量離子植:限電壓植入。而且， 以，其連接相#下久，Α η、掺雜區域 基板區域25至另一谷器電極6的η + -掺雜 入，，）。 個（已知為“埋入井植 25 .1295492 接者遠電晶體係由普遍已知 驟，藉由個別定義閘極氧万法/ !7、相對應中間連接及二化;極電極 死莰汉，原極/汲極電極18、19 而元成。己憶胞元排列接著以已知方式藉 由形成進一步金屬化層而完成。 万式艏 第12圖圖示地說明所得記憶胞元，且第
第-介電層7、第二電容器 電極弟一，m及第三電容器電極10 的該溝渠電容器23的每一個排列於該溝梁 5。該第三電容器電極10係導電地連接至該 第一電容器電極6 ’結果’與習知儲存電容器 相較，該電極表面積及因而該儲存容量可顯 著地增加。 "亥第一電各裔電極8係經由該多晶矽區 域20及該經掺雜區域21連接至該選擇電晶 體24的第一源極/汲極電極18。在第一及第 二源極/汲極電極18、19之間形成的導電通 道的導電率係由該閘極電極1 7控制。 第_ 1 3圖做為實例顯示所敘述記憶胞元的 8F2胞το架構之配置。對每一個記憶胞元，該 d己憶胞元排列具儲存電容器排列於該溝渠5 及平面選擇電晶體的其中一個。每一個記憶 胞元需要8F2的空間，其中F為可在個別技術 產生的最小特徵尺寸，該位元線路Bl以條帶 形式運行及在平面視圖為彼此平行，在每一 26 •1295492 個情況該位元線路bl的寬产 之間的距離同樣為F。 t二’及在它們 具寬度F及在它們之間的距離為二；樣： 路WL在平面視圖為垂直運行。二子兀線 排列於該字元線路u ,〖生區域Α係 π及位兀線路π +
且兩個字元線路WL在每一個活性區了方丄 又。該活性區$ Α的每一個方： 補償的排列於相鄰位元線路BL下方個 :接觸則’其使得得到在個別位二 f性區域A之間的電連接，係排：二 活性區域A的中央，該溝渠5的每—個：;; 列於該字兀線路WL下方。該相關選擇電晶體 的閘極電極1 7係形成於在該位元線路bl的 ，中一個及該字元線路WL的其中一個之間的 又又點的該活性區域内。 該活性區域A係在兩個溝渠5之間延 伸’該活性區域A包括兩個選擇電晶體，它 們經由一個共同位元線路接觸BLK連接至相 關位元線路BL。依據哪一個該字元線路wl被 驅動’資料自位於一或其他該溝渠5的儲存 電容器讀出。 第1 4圖圖示地說明非共形沉積層向下延 伸的深度。 已在該半導體基板2蝕刻的該溝渠5具深 度d，亦即在基底及該半導體基板2的表面1之 27 •1295492 ，的垂直距離為d。該第一介電層7及該第二 電層9具預定層厚度向下至深度dl，該層厚 度係相關於先前所形成的層所測量的。換言 之’該第一及該第二介電層係共形地向下沉 積至深度dl。超過深度d3，沒有進一步該第 ;丨電層的材料被沉積，及超過深度d4 ,沒 2進一步該第二介電層的材料被沉積，d3較
佳為等於d4。傳導材料的層8係以一種方式沉 積，得其向下延伸至深度“，變數^及“為 使得層8完全由介電材料圍繞。換言之，“小 於dl 〇 圖式簡單說明 第1-6圖顯示根據本發明第一示例具體實施 例的溝渠電容器之製造所涉及的少 驟。 第7圖顯示在溝渠電容器的替代製造方法所 涉及的步驟。 1 第8-11圖顯示完成根據本發明第一杀例具體 實施例的溝渠電容器所涉及的少 =12圖暴頁示、經完工記憶胞元的視圖。 弟13圖顯示在8F2胞元架構的配置。 第14圖說明已施用的層。 主要元件符號說明： A活性區域 BL位元線路 28
1295492 BLK位元線路接觸 WL字元線路 d半導體基板表面的蝕刻溝渠，其於該半 體基板表面測量的深度 dl以一種方式沉積第一介電層，使該 八 電層的預定層厚度在步驟（c)的表面區" 域，距半導體基板表面至多的距離； 以一種方式沉積第二介電層，使人 電層的預定層厚度在步驟（e)的表面I" 域’距半導體基板表面至多的距離 d2以一種方式沉積傳導材料層，使該傳導材 料層形成在步驟（d)的表面區域，距半導 體基板表面至多的距離 又有任何；丨電層形成在步驟（c )的表面區 域’其距半導體基板表面至少的距離 d4沒有任何介電層形成在步驟（e)的表面區 域’其距半導體基板表面至少的距離 1 ^ ® 2半導體基板 3 Si〇2 層 4 Si3N4 層 5溝渠 7第一介電層 9第二介電層 11溝渠壁 1 3絕緣填充 15 Π +掺雜—多晶矽層 6第一電容器電極 8第二電容器電極 1 0第三電容器電極 1 2多晶矽填充 14絕緣體軸環 1 6絕緣結構 29 .1295492
1 7閘極電極 1 8第一源極/汲極電極 19第二源極/汲極電極 20多晶矽填充 21 n +掺雜區域 22 n +掺雜區域 23儲存電容器 24選擇電晶體 25 n +掺雜區域 30
Claims (1)
1295492 「厂—————1 fA/明/^修(更)正本 十、申請專利範圍： 1 · 一種製造溝渠電容器的方法，其包括步 (a) 提供一半導體基板（2); (b) 钱刻一溝渠（5)進入該半導體基板
的一表面（1)，產生一溝渠壁（11)，該 溝渠具相關於該半導體基板（2 )的表 面（1 )所測量的一深度d ; (c) 形成相鄰該溝渠壁（11)的一第一電 容器電極（6 ); (d) 進行一沉積一第一介電層（7)的方法， 其於步驟（c)中產生的表面區域產生 4第一介電層（7)的一預定層 厚度，其係在距該半導體基板（2)的 表面（1)至多dl的距離，及沒有任 何介電層（7)於在步驟（(：）中所產生 表面區域形成，其係在距該半導體 基板（2)的表面（1)至少d3的距離； (e)進行一沉積傳導材料層（8)的方法， 其於步驟（d)中所產生的表面區域 形成該傳導材料層（8)，其係在距該 半導體基板（2)的表面（丨）至多d2 距離，及沒有任何傳導材料：步2: (d )中所產生的表面區域沉積，其係 在距該半導體基板（2)的表面（〗）至 31 1295492 , 少d2的距離，d2小於dl，使第二 電容器電極（8)形成； (f) 進行以一沉積一第二介電層（9)的方 法，其在步驟（e)中所產生的表面區 、 域產生該第二介電層（9)的一預定 ‘ 層厚度，其係在距該半導體基板（2 ) 的表面（1) 一距離處，該距離等於或 大於最大距離，而該傳導材料層（8 ) φ 在該第二介電層（9)之上形成，且沒 有任何介電層（9 )於步驟（e )中所產 生的表面區域形成’其係在距該半導 體基板（2)的表面（1)至少d4的距 離；及 (g) 形成一傳導材料的共形層（10)，使一第 三電容器電極形成，使得該第一及第 三電容器電極彼此連接。 φ 2.根據申請專利範圍第1項的方法，其中形 成該第一電容器電極（6)的步驟（c)包括 掺雜相鄰該溝渠壁的該基板區域（25)的 步驟。 3. 根據申請專利範圍第1或2項的方法，其 中形成該第一電容器電極（6)的步驟（c) 包括金屬層的共形沉積之步驟。 4. 根據申請專利範圍第1項的方法，其包括 沉積一多晶矽填充（1 2)之額外步驟，其在 32 1295492 步驟（g)後執行。 5.:據專利範圍第〗項 第一電容器電極（6)及 /、中该 Π0)的材料為相同的/ 二電各器電極 6·:據申第1項的方法，其中該 的材料為相同。 、8、1〇) 7.根據申請專利範圍第i項的
自該第一、楚_ 再中遥 1Π_ 弟一及第三電容器電極（6、8、 )的一電容器電極的材料，與至少一 1 他電容器電極的材料為不同。 ^ 8·根據申請專利範圍第1項的方法，其中該 第一及第二介電層（7、9)的材料為相同。 9 ·根據申請專利範圍第丨項的方法，其中該 第一介電層（7)和第二介電層（9)的材料 為彼此不同。
I 0 ·根據申請專利範圍第1項的方法，其中在 d及d 1間的差係小於1 〇 〇 〇奈米。 II ·根據申請專利範圍第1項的方法，其中在 d及d 1間的差係大於1 〇 〇奈米。 1 2·根據申請專利範圍第1項的方法，其中在 dl及d2間的差小於1〇0〇奈米。 1 3 ·根據申請專利範圍第1項的方法，其中在 dl及d2間的差大於1〇〇奈米。 1 4· 一種製造具一儲存電容器的記憶胞元的 33 1295492 , 方法，其具一設計為一溝渠電容器的儲存 電容器（23)及一選擇電晶體（24)，其包括 步驟： 進行如申請專利範圍第1至1 1項中任_ ， 項的方法，以形成一溝渠電容器（23); • 及 形成具第一源極/汲極電極（1 8 )、第二源 極/没極電極（1 9 )、傳導通道及閘極電極 (17)之選擇電晶體（24)，該第二電容哭 電極（8)電傳導地連接至該選擇電晶體 (2 4 )的該第一源極/汲極電極（1 8 )。 15· —種溝渠電容器（23)，其包括： 一第一電容器電極（6)， 一第一電容器介電（7)， 一第二電容器電極（8)， 一第二電容器介電（9)， • 一第三電容器電極（10)，其每一個至少 部分排列於在該半導體基板（2)中所形 成溝渠（5)内，該第一電容器電極（6)鄰 接該溝渠（5)的一壁（11)，及該第一電容 器電極（6)電傳導地連接至該第三電容 為電極（1 0 )，及該第二電容器電極（8 )排 列於在該第一及第三電容器電極（6、1〇) 間所形成的一空間及藉由該第一電容界 介電（7)而與該第一電容器電極（6)電ς 34 .1295492 η該第二電容器介電（9)而與該 第二電谷益電極電絕緣， 該第一電容器介電是由—篦人 所形成，其具一預定夂二：，電層⑺ w又增y予度於距該丰 =板⑴的表面⑴延伸遠至距離 區域，及不在超過距該+導體基板（ 面（1)的距離d3的區域形成，
該第二電容器電極（8)係由在距該半 表面⑴延伸遠至距離d2的區 或之傳導材料層所形成，但沒有任何 ^材料在超過距該半導體基板⑴表面 ()的距離d2的區域形成，d2小於 及
該第二電容器介電由一第二介電層（9) 形成，其具一預定層厚度於距該半導體 基板（2)的表面（1)延伸遠至距離“的區 域，及不在超過距該半導體基板（2)表面 (1)的距離d4的區域形成，該距離dl大於 '•亥傳導材料層的最大距離’而該傳導材 料層在該第二介電層（9)之上形成。 16·^據申請專利範圍第15項的溝渠電容 為，其中S亥溝渠具一深度及一最小直徑， 且深度與最小直徑的比值大於20。 17.根據申請專利範圍第16項的溝渠電容 器，其中深度與最小直徑的比值大於4〇。 35 1295492 1 8.根據申請專利範圍第1 5至1 7項 的溝渠電容器，其中該第一電容器員 及該第三電容器電極（ 。（6) 所製成。 由相同材料 19. 根據申請專利範圍第15項的 器，其中該第一、第二及第二 木電谷 (η 〇 弟—電各器電極 (6、8、10)疋由相同材料所製成。 20. 根據申請專利範圍第15項的溝 器’其中該第-電容器電極(6)的材料： 一金屬或金屬化合物。 為 21. 根據申請專利範圍第15項的溝 器全ίΠΐ二電容器電極(8)的材料I 一金屬或金屬化合物。 22. —種記憶胞元，其具設計為如在申锖專 範圍第15至21項中任一項所述的溝 容器（23)的電容器，及具第-源極/汲極 電極（18)、第二源極/汲極電極（19)、 導通道及閘極電極（17)之選 (2…該第二電容器電極(8)電傳導= 接至该選擇電晶體（24)的第一源極/ 電極（1 8 )。 36 1295492
七、指定代表囷： 圖 (一） 本案指定代表圖為··第（12 (二） 本代表圖之元件符號簡單說明· 1表面 2半導體基板 · $ f渠人 6第一電容器電極 义電層 8第二電容器電極 9第一；丨電層 第三電容器電極 ；53 ^ ^ 14絕緣體軸環電枝
17 ；3 . 2 0多晶秒填充 22 η +掺雜區域 24選擇電晶體 1 9第二源極/汲極電極 源極//及極電極 21 η +掺雜區域 23儲存電容器 25 η +掺雜區域
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004022602A DE102004022602A1 (de) | 2004-05-07 | 2004-05-07 | Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200607049A TW200607049A (en) | 2006-02-16 |
| TWI295492B true TWI295492B (en) | 2008-04-01 |
Family
ID=35375722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094113565A TWI295492B (en) | 2004-05-07 | 2005-04-27 | Method for fabricating a trench capacitor, method for fabricating a memory cell, trench capacitor and memory cell |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050260812A1 (zh) |
| JP (1) | JP2005322914A (zh) |
| KR (1) | KR100646469B1 (zh) |
| DE (1) | DE102004022602A1 (zh) |
| TW (1) | TWI295492B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7122439B2 (en) * | 2004-11-17 | 2006-10-17 | International Business Machines Corporation | Method of fabricating a bottle trench and a bottle trench capacitor |
| US8106511B2 (en) * | 2008-02-28 | 2012-01-31 | Qimonda Ag | Reduced-stress through-chip feature and method of making the same |
| US7943474B2 (en) * | 2009-02-24 | 2011-05-17 | International Business Machines Corporation | EDRAM including metal plates |
| US8258037B2 (en) | 2009-08-26 | 2012-09-04 | International Business Machines Corporation | Nanopillar decoupling capacitor |
| US8492818B2 (en) | 2010-09-14 | 2013-07-23 | International Business Machines Corporation | High capacitance trench capacitor |
| JP6202681B2 (ja) | 2014-03-26 | 2017-09-27 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法およびプログラム |
| US20170110376A1 (en) | 2015-10-14 | 2017-04-20 | Globalfoundries Inc. | Structures with thinned dielectric material |
| US11279614B2 (en) * | 2019-06-28 | 2022-03-22 | Analog Devices, Inc. | Low-parasitic capacitance MEMS inertial sensors and related methods |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62190868A (ja) * | 1986-02-18 | 1987-08-21 | Matsushita Electronics Corp | 半導体記憶装置 |
| US6261895B1 (en) * | 1999-01-04 | 2001-07-17 | International Business Machines Corporation | Polysilicon capacitor having large capacitance and low resistance and process for forming the capacitor |
| US6566192B2 (en) * | 2001-02-27 | 2003-05-20 | Nanya Technology Corporation | Method of fabricating a trench capacitor of a memory cell |
| DE10136400B4 (de) * | 2001-07-26 | 2006-01-05 | Infineon Technologies Ag | Verfahren zur Herstellung einer Metallkarbidschicht und Verfahren zur Herstellung eines Grabenkondensators |
| DE10234735A1 (de) * | 2002-07-30 | 2004-02-12 | Infineon Technologies Ag | Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung |
| US6784069B1 (en) * | 2003-08-29 | 2004-08-31 | Micron Technology, Inc. | Permeable capacitor electrode |
| TWI229416B (en) * | 2003-10-14 | 2005-03-11 | Promos Technologies Inc | Method of forming deep trench capacitor |
-
2004
- 2004-05-07 DE DE102004022602A patent/DE102004022602A1/de not_active Withdrawn
-
2005
- 2005-04-27 TW TW094113565A patent/TWI295492B/zh active
- 2005-05-02 JP JP2005133874A patent/JP2005322914A/ja not_active Abandoned
- 2005-05-04 KR KR1020050037667A patent/KR100646469B1/ko not_active IP Right Cessation
- 2005-05-06 US US11/123,822 patent/US20050260812A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004022602A1 (de) | 2005-12-15 |
| JP2005322914A (ja) | 2005-11-17 |
| KR20060047738A (ko) | 2006-05-18 |
| US20050260812A1 (en) | 2005-11-24 |
| KR100646469B1 (ko) | 2006-11-14 |
| TW200607049A (en) | 2006-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9842857B2 (en) | Differential etch of metal oxide blocking dielectric layer for three-dimensional memory devices | |
| US10083982B2 (en) | Three-dimensional memory device having select gate electrode that is thicker than word lines and method of making thereof | |
| US9991277B1 (en) | Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof | |
| TWI358821B (en) | Transistor, memory cell array and method of manufa | |
| US10014316B2 (en) | Three-dimensional memory device with leakage reducing support pillar structures and method of making thereof | |
| TWI295492B (en) | Method for fabricating a trench capacitor, method for fabricating a memory cell, trench capacitor and memory cell | |
| US9748174B1 (en) | Three-dimensional memory device having multi-layer diffusion barrier stack and method of making thereof | |
| US9356043B1 (en) | Three-dimensional memory devices containing memory stack structures with position-independent threshold voltage | |
| US20180040627A1 (en) | Ridged word lines for increasing control gate lengths in a three-dimensional memory device | |
| WO2018026421A1 (en) | Three-dimensional memory device with different thickness insulating layers and method of making thereof | |
| US11398496B2 (en) | Three-dimensional memory device employing thinned insulating layers and methods for forming the same | |
| EP3375016A1 (en) | Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof | |
| WO2017074552A1 (en) | Robust nucleation layers for enhanced fluorine protection and stress reduction in 3d nand word lines | |
| US10229931B1 (en) | Three-dimensional memory device containing fluorine-free tungsten—word lines and methods of manufacturing the same | |
| US10756110B1 (en) | Method of forming seamless drain-select-level electrodes for a three-dimensional memory device and structures formed by the same | |
| JP3786837B2 (ja) | ビット導線又は溝コンデンサーを埋設したｄｒａｍ構造及びその製造方法 | |
| TW201023304A (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| JP2001230386A (ja) | 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法 | |
| TW201019463A (en) | Memory device and fabrication thereof | |
| US11489043B2 (en) | Three-dimensional memory device employing thinned insulating layers and methods for forming the same | |
| US10991706B2 (en) | Three-dimensional memory device having enhanced contact between polycrystalline channel and epitaxial pedestal structure and method of making the same | |
| US20210035998A1 (en) | Three-dimensional memory device having enhanced contact between polycrystalline channel and epitaxial pedestal structure and method of making the same | |
| CN112909013B (zh) | 三维存储器及制备三维存储器的方法 | |
| US20220208776A1 (en) | Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings | |
| TW493249B (en) | Manufacture method of dynamic random access memory cell capacitor |