TWI293474B - A wafer dicting process for optical electronic packing - Google Patents
A wafer dicting process for optical electronic packing Download PDFInfo
- Publication number
- TWI293474B TWI293474B TW094120067A TW94120067A TWI293474B TW I293474 B TWI293474 B TW I293474B TW 094120067 A TW094120067 A TW 094120067A TW 94120067 A TW94120067 A TW 94120067A TW I293474 B TWI293474 B TW I293474B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- cutting
- dicing
- flat
- flat side
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
1293474 九、發明說明: 【發明所屬之技術領域】 本發明係有關一種光電封裝之晶圓切割製程,特別有 關一種可在運用在光電封裝的晶圓切割程序中延長切割刀 壽命及具有高品質的背切參考座標的切割邊之晶圓切割製 程。 I 【先前技術】 在光電封裝的領域之中,一個封裝件必須實行多樣的 功能,因此在其晶圓層級可包含超過一個以上不同材質的 晶圓的封裝結構。請參閱第1A圖及第1B圖所示,其係為 先前技術之光電封裝晶圓切割方法示意圖。其封裝結構中 包含三個不材質及特性的晶圓,如最上層的第一晶圓pi0 可為一玻璃晶圓,最下層的第三晶圓p30可為一 CMOS晶 圓,而其中央層的第二晶圓p20可為一作為相隔上層晶圓 • 與下層晶圓呈一距離用介層晶圓,三層不同的晶圓並依需 求形成一光電封裝晶圓pi的結構。而習知的切割此種光電 封裝晶圓pi之方法為以單一切割刀p40,利用一刀切穿的 方式來進行切割。惟,此種一刀切穿的切割方式,在經過 實際運用後發現其切割邊緣無法形成平整,易產生一不平 整邊a,致影響光電封裝晶圓pi背切的準確性,且由於單 一切割刀p40 —次切過不同材質的晶圓,促使其耗損速度 加矩0 6 1293474 【發明内容】 有鑑於此,本發明之目的在提供一種避免用同一切割 刀切割具有不同材質之光電封裝晶圓,同時可確保切割的 參考平邊座標的品質,避免進一步切割時,因為參考平邊 座標的不平整而有切割偏位的情形發生,使產品質受到損 壞。 Φ 本發明揭示一種光電封裝之晶圓切割製程,其係用於 參考座標之切割,其步驟包括:提供一第一晶圓;提供一 第二晶圓;蝕刻此第二晶圓形成互相垂直之一第一平邊與 一第二平邊,以形成一參考平邊座標;壓合此第一晶圓於 、 第二晶圓之上;提供一第三晶圓;壓合此第三晶圓於第二 晶圓之下;以一第一切割刀依據其參考平邊座標的位置, 切割此第一晶圓,使第三晶圓曝露出來;及以一第二切割 刀依據其參考平邊座標的位置切割此第三晶圓,使其形成 • 一第一參考轴及一第二參考轴,第二參考軸係垂直於此第 一參考軸而形成一背切參考座標。 另,本發明更揭示一種如前述的光電封裝之晶圓切割 製程,其中此第一晶圓係為一玻璃晶圓(glass wafer),且 其第一切割刀為玻璃晶圓用切割刀。 前述的晶圓切割製程,其中第二晶圓係為一介層晶圓 (interposer wafer) 〇 前述的晶圓切割製程,其中第三晶圓係為一CMOS(互補 1293474 式金氧半導體 Complemetary Metal-Oxide Semiconductor) 晶圓(CMOS wafer),且其第二切割刀為CMOS晶圓用切割刀。 前述的晶圓切割製程,其中壓合第一晶圓於第二晶圓 係為熱壓合製程。 前述的晶圓切割製程,其中壓合第三晶圓於第二晶圓 係為熱壓合製程。 φ 【實施方式】 茲配合圖式將本發明較佳實施例詳細說明如下。 首先請參閱第2A圖與第2B圖,本發明較佳實施例之 第二晶圓形成參考平邊之平面示意圖。第2A圖中顯示形成 — 一光電封裝件1(後述)中的第二晶圓20的俯視圖,此第二 晶圓20 —般可為一介層晶圓,其材料可利用蝕刻製程的方 式將此第二晶圓20蝕刻出一平邊21及與之垂直的另一平 邊22,此二平邊(21、22)形成一參考平邊座標23,如第 • 2A圖所示。此參考平邊座標23可進一步提供其他推疊的 晶圓切割時之對位的座標依據。 另外,請參照第3A圖、第3B圖、第3C圖、第3D圖 及第3E圖之本較佳實施例之光電封裝晶圓之切割製程示 意圖。其係提供一第一晶圓10,一般來說,此第一晶圓多 為一玻璃晶圓,且具有一上表面11及一下表面12(步驟 S10),接著提供一第二晶圓,此第二晶圓即如上述之介層 晶圓,且具有一上表面21及一下表面22(步驟S20),以一 1293474 蝕刻製程來蝕刻此第二晶圓20,使其形成一第一平邊23 與一第二平邊24,該第二平邊係垂直於該第一平邊,以此 二平邊23、24形成一參考平邊座標25(步驟S30),接著壓 合此第一晶圓10於其第二晶圓20之上,第二晶圓20之上 表面21係面對第一晶圓10之下表面12(步驟S40),形成 二晶圓之推疊狀態,續提供一第三晶圓30,此第三晶圓30 具有一侧供電氣訊號輸入或輸出的主動面31(步驟S50), φ —般為CMOS晶圓,壓合此第三晶圓30於第二晶圓20之下 方,此第三晶圓30之主動面31係面對此第二晶圓20之下 表面22(步驟S60),而形成一由三個不同材質的晶圓堆疊 . 結構,茲因其第一晶圓10為透明的玻璃材質,可清楚地看 ’ 見下層的第二晶圓20之參考平邊座標25,再以一第一切 割刀40依據其第一及第二平邊(23、24)即參考平邊座標 25的位置,從該第一晶圓10的上表面11切割其第一晶圓 10,使切除的第一晶圓10的位置下方之第三晶圓30曝露 • 出來(步驟S70),最後以一第二切割刀50依據其第一及第 二平邊(23、24)即參考平邊座標25的位置為基準邊,切割 其第三晶圓30,使其形成一第一參考軸60及與之垂直的 一第二參考軸70,而形成一背切參考座標80(步驟S80), 此背切參考座標80即可作為切割晶圓為更小之晶粒單位 之基準。 在上述之本發明的較佳實施例中,由於切割第一晶圓 10與切割第三晶圓30係以分開的切割製程為之,故在以 1293474 其第一切割刀40切割第一晶圓10的玻璃材質時,可選用 適合切割玻璃的第一切割刀40 ;同理,切割第三晶圓30 所用的第二切割刀50,亦可以換為適用切割CMOS晶圓用 的切割刀具,以增加切割刀具的壽命。 另外,在上述的本發明的較佳實施例中,第一晶圓10 與第二晶圓20或第二晶圓20與第三晶圓30之間的壓合方 式,一般可運用熱壓合的結合方式為之。 φ 根據上述之本發明較佳實施例的光電封裝之晶圓切割 製程,可針對晶圓材質運用適合的切割刀,遂步切割出精 準平直的背切參考座標,以改善習知技術中以一刀一次切 穿的諸多缺點,實已符合專利申請要件。惟以上所述者, 僅為本發明之一較佳實施例而已,並非用來限定本發明實 施之範圍。即凡依本發明申請專利範圍所做的均等變化與 修飾,皆為本發明專利範圍所涵蓋。 • 【圖式簡單說明】 第1A圖、第1B圖係先前技術之光電封裝晶圓切割參考 座標之切割方法示意圖。 第2A圖、第2B圖係本發明較佳實施例之第二晶圓形成 參考平邊之平面示意圖。
第3A圖、第3B圖、第3C圖、第3D圖、第3E圖及第3F 圖係本發明較佳實施例之光電封裝晶圓之切割 製程示意圖。 1293474 【主要元件符號說明】 [先前技術部分] pi光電封裝晶圓 plO第一晶圓 p20第二晶圓 P30第三晶圓 p40切割刀 a不平整邊 [本發明技術部份] 1光電封裝件 10第一晶圓 11上表面 12下表面 20第二晶圓 21上表面 22下表面 23第一平邊 24第二平邊 25參考平邊座標 30第三晶圓 31主動面 1293474 40第一切割刀 50第二切割刀 60第一參考軸 70第二參考軸 80背切參考座標 步驟S10提供一第一晶圓,該第一晶圓具有一上表面 及一下表面; 步驟S20提供一第二晶圓,該第二晶圓具有一上表面 及一下表面; 步驟S30蝕刻該第二晶圓,使其形成一第一平邊與一 第二平邊,該第二平邊係垂直於該第一平 邊,以形成一參考平邊座標; 步驟S40壓合該第一晶圓於該第二晶圓之上,該第二 晶圓之上表面係面對該第一晶圓之下表面; 步驟S50提供一第三晶圓,該第三晶圓具有一主動面; 步驟S60壓合該第三晶圓於該第二晶圓之下,該第三 晶圓之主動面係面對該第二晶圓之下表面; 步驟S70以一第一切割刀依據該第一及第二平邊的位 置,從該第一晶圓之該上表面切割該第一晶 圓,使該第三晶圓曝露出來;及 步驟S80以一第二切割刀依據該第一及第二平邊的位 置切割該第三晶圓,使其形成一第一參考軸 12 1293474 及一第二參考軸,該第二參考軸係垂直於該 第一參考軸而形成一背切參考座標。
13
Claims (1)
1293474 十、申請專利範圍: 1. 一種光電封裝之晶圓切割製程,其係用於參考座標之切 割,其步驟包括: 提供一第一晶圓,該第一晶圓具有一上表面及一下 表面; 提供一第二晶圓,該第二晶圓具有一上表面及一下 表面; 於該第二晶圓形成一第一平邊與一第二平邊,該第 二平邊係垂直於該第一平邊; 麼合該弟一晶圓於该弟二晶圓之上’該弟二晶圓之 上表面係面對該第一晶圓之下表面; 提供一第三晶圓,該第三晶圓具有一主動面; 壓合該第三晶圓於該第二晶圓之下,該第三晶圓之 主動面係面對該第二晶圓之下表面; 以一第一切割刀依據該第一及第二平邊的位置,從 該第一晶圓之該上表面切割該第一晶圓,使該第三晶圓 曝露出來,及 以一第二切割刀依據該第一及第二平邊的位置切割 該第三晶圓,使其形成一背切參考座標。 2. 如申請專利範圍第1項所述之晶圓切割製程,其中該第 一晶圓係為一玻璃晶圓(glass wafer),且該第一切割刀 為玻璃晶圓用切割刀。 3. 如申請專利範圍第1項所述之晶圓切割製程,其中該第 14 1293474 二晶圓係為一介層晶圓(interposer wafer)。 4-如申請專利範圍第1項所述之晶圓切割製程,其中該第 三晶圓係為一 CMOS(互補式金氧半導體Complemetary Metal-Oxide Semiconductor)晶圓(CMOS wafer),且該 第二切割刀為CMOS晶圓用切割刀。 5. 如申請專利範圍第1項所述之晶圓切割製程,其中該壓 合該第一晶圓於該第二晶圓係為熱壓合製程。 6. 如申請專利範圍第1項所述之晶圓切割製程,其中該壓 合該第三晶圓於該第二晶圓係為熱壓合製程。 7. 如申請專利範圍第1項所述之晶圓切割製程,於該第二 晶圓形成一第一平邊與一第二平邊之步驟係利用蝕刻製 程0
15
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094120067A TWI293474B (en) | 2005-06-16 | 2005-06-16 | A wafer dicting process for optical electronic packing |
US11/328,094 US7294559B2 (en) | 2005-06-16 | 2006-01-10 | Wafer dicing process for optical electronic packing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094120067A TWI293474B (en) | 2005-06-16 | 2005-06-16 | A wafer dicting process for optical electronic packing |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200701305A TW200701305A (en) | 2007-01-01 |
TWI293474B true TWI293474B (en) | 2008-02-11 |
Family
ID=37573934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094120067A TWI293474B (en) | 2005-06-16 | 2005-06-16 | A wafer dicting process for optical electronic packing |
Country Status (2)
Country | Link |
---|---|
US (1) | US7294559B2 (zh) |
TW (1) | TWI293474B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7972940B2 (en) * | 2007-12-28 | 2011-07-05 | Micron Technology, Inc. | Wafer processing |
US8584354B2 (en) | 2010-08-26 | 2013-11-19 | Corning Incorporated | Method for making glass interposer panels |
JP6497358B2 (ja) * | 2016-06-22 | 2019-04-10 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US10615075B2 (en) | 2018-06-13 | 2020-04-07 | Texas Instruments Incorporated | Dicing a wafer |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0770474B2 (ja) * | 1985-02-08 | 1995-07-31 | 株式会社東芝 | 化合物半導体装置の製造方法 |
DE4220284C1 (de) * | 1992-06-20 | 1993-09-30 | Bosch Gmbh Robert | Verfahren zum Zerteilen von Verbundwafern |
US5952725A (en) * | 1996-02-20 | 1999-09-14 | Micron Technology, Inc. | Stacked semiconductor devices |
US6541352B2 (en) * | 2001-07-27 | 2003-04-01 | Texas Instruments Incorporated | Semiconductor die with contoured bottom surface and method for making same |
TWI222173B (en) * | 2003-08-20 | 2004-10-11 | Advanced Semiconductor Eng | Method of making a package structure by dicing a wafer from the backside surface thereof |
US7141870B2 (en) * | 2004-07-28 | 2006-11-28 | Miradia Inc. | Apparatus for micro-electro mechanical system package |
US7344956B2 (en) * | 2004-12-08 | 2008-03-18 | Miradia Inc. | Method and device for wafer scale packaging of optical devices using a scribe and break process |
-
2005
- 2005-06-16 TW TW094120067A patent/TWI293474B/zh active
-
2006
- 2006-01-10 US US11/328,094 patent/US7294559B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20060286773A1 (en) | 2006-12-21 |
US7294559B2 (en) | 2007-11-13 |
TW200701305A (en) | 2007-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102109668B1 (ko) | 발광 장치 및 그 제조 방법 | |
TWI260051B (en) | Semiconductor-device manufacturing method | |
JP6201608B2 (ja) | スクライブ方法 | |
JPH0888201A (ja) | サファイアを基板とする半導体素子 | |
JP2009099681A (ja) | 基板の個片化方法 | |
CN102714152A (zh) | 功能元件及其制造方法 | |
JP5436906B2 (ja) | 半導体装置の製造方法 | |
TWI511239B (zh) | 半導體裝置、半導體裝置之製造方法 | |
TWI293474B (en) | A wafer dicting process for optical electronic packing | |
US20110193200A1 (en) | Semiconductor wafer chip scale package test flow and dicing process | |
TW201941365A (zh) | 脆性基板之裂縫線之形成方法及脆性基板 | |
JP2004055852A (ja) | 半導体装置及びその製造方法 | |
JPH11177139A (ja) | 半導体発光素子及びその製造方法 | |
JP2013058707A (ja) | 半導体発光素子の製造方法 | |
TW201002462A (en) | Wafer laser-marking method and die fabricated using the same | |
JP2015070135A (ja) | イメージセンサ用ウエハ積層体の分断方法並びに分断装置 | |
US7320930B2 (en) | Multi-elevation singulation of device laminates in wafer scale and substrate processing | |
JP2007158132A5 (zh) | ||
TWI597820B (zh) | 組件載體複合物及用於製造複數個組件載體區域的方法 | |
CN105390579A (zh) | 半导体发光元件晶片、半导体发光元件及其制造方法 | |
TW201120950A (en) | Method for dicing a wafer | |
JP2004349550A (ja) | 半導体デバイス及びその製造方法 | |
CN111696968A (zh) | 半导体结构的制造方法 | |
TWI846277B (zh) | 具有矽及iii-n層之半導體晶圓的製造方法 | |
TWI303865B (en) | Method for releasing stress of embedded chip and the embedded structure |