TWI285929B - Manufacturing method of pixel structure - Google Patents

Manufacturing method of pixel structure Download PDF

Info

Publication number
TWI285929B
TWI285929B TW095105007A TW95105007A TWI285929B TW I285929 B TWI285929 B TW I285929B TW 095105007 A TW095105007 A TW 095105007A TW 95105007 A TW95105007 A TW 95105007A TW I285929 B TWI285929 B TW I285929B
Authority
TW
Taiwan
Prior art keywords
layer
type
transparent conductive
forming
patterned photoresist
Prior art date
Application number
TW095105007A
Other languages
English (en)
Other versions
TW200731411A (en
Inventor
Yi-Wei Lee
Ching-Yun Chu
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW095105007A priority Critical patent/TWI285929B/zh
Priority to US11/453,162 priority patent/US7704681B2/en
Priority to KR1020060072067A priority patent/KR100801522B1/ko
Priority to JP2006282978A priority patent/JP4727550B2/ja
Publication of TW200731411A publication Critical patent/TW200731411A/zh
Application granted granted Critical
Publication of TWI285929B publication Critical patent/TWI285929B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

c/e 12859益_ 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體元件的製造方法，且特別 是有關於一種晝素結構（pixel structure)的製造方法。 【先前技術】 隨著現代視訊技術的進步，各式顯示器已被大量地使 用於手機、筆記型電腦、數位相機及個人數位助理（Pers〇nal Digital Assistant, PDA )等消費性電子產品的顯示螢幕上。 在這些顯示器中，由於液晶顯示器（Liquid Crystal Display， LCD )及有機電激發光顯示器（〇rganic Light Emitting Diode，OLED)具有重量輕、體積小及耗電量低等優點， 使得其成為市場上的主流。無論是液晶顯示器或是有機電 激發光顯示器，其製作過程均包括以半導體製程於基板上 形成晝素陣列。對應調整畫素陣列中各個晝素所顯示的顏 色，顯示器即可產生影像。 圖1A〜1E為習知之一種晝素結構之形成過程的剖面 示意圖。請參考圖1A，首先利用一第一光罩（ph〇t〇 mask ) 210於一基板50上形成一源極（source) 11〇/汲極（办也） 120。請參考圖1B，接著利用一第二光罩22〇於基板5〇 及部分源極110/汲極120上形成一通道層（channd) 13〇。 請參考圖1C，之後於基板5〇上形成一第一介電層 (dielectric layer) 140以覆蓋源極n〇/汲極12〇及通道層 130’並利用一第二光罩230於第一介電層14〇上形成一閘 極（gate) 150。請參考圖id，再來於第一介電層14〇及 5 12859為 twf.doc/e 閘極150上形成一第二介電層160,並利用一第四光罩24〇 於第一介電層140及第二介電層160中形成一接觸窗開口 (contact window) Π0以暴露出部分汲極1;2〇。請參考圖 1E，最後利用一第五光罩250於第二介電層16〇上形成— 透明導電層180,其中部分透明導電層18〇是填入接觸窗 開口 170 ’以使透明導電層180電性連接於沒極12〇。至此 步驟即完成晝素結構100的製作。
承接上述，製造畫素結構1〇〇的主要成本之一乃為光 罩的製造費用，而習知技藝必須要使用到五個不同的光罩 始能形成畫素結構100，因此晝素結構1〇〇的製造成本無 法降低。的是，隨著基板尺寸的增A，賴使用面^ 更大的光罩以製造晝素結構1GG，如此更增加晝素結⑽ 的製作成本。 一 【發明内容】
i +發明之目的是提供—種畫素結構的製作方法，可 降低旦素結構的製作成本。 為達上述或是其他目的，本發明提出一種查辛姓遥 製作方法，其步驟包括利用—第 ，旦素、、、口構 層及-诵郭甘f 基板上分別形成-透明導 導電層覆蓋部分_/^^ 性連接於源極/沒極，且透 成互補；在基板上形成—介電声，以通道層之圖 道層；利用一第-丄二 復盍透明導電層與』 』用¥二Tb罩於介f層上形成—閘極。 發明之-實施例中，上述形成透明導電層及犯 6 128592^ 8twf.doc/e 驟包”基板上形成—透明導電材料層，以覆蓋源 ° / I，使用第二光罩在透明導電材料層上形成一第一型 且層；以第一型圖案化光阻層為罩幕移除部分透 =電層，以形成透明導電層；移除第一型圖案化光阻層。 成—通道材料層；使用第二光罩在通道材料層 與第-型案化光阻f，其中第二型圖案化光阻層 層為罩幕移除部分不圖 型圖案化光阻層。 ，移除弟一 光阻。 弟-型圖案化光阻層之型態為負型 之型離為Λ把例中，上述之第—型圖案化光阻層 光=為負型先阻，且第二型圖案化光阻層之型態為正型 層的，上述形成透明導電層及通道 沒極；使用Ϊ ίί；?成一通道材料層，以覆蓋源極/ 光阻声罩在通道材料層上形成一第二型圖宰化 層，二成圖罩幕移除部分通道材料 形成-透明導電材料 成一第一型圖案化来阳思 第—先罩在透明導電層上形 二型圖案化光阻層的型;不|^型】= 光阻層與第 罩幕移除部分透明導電材 i圖案化光阻層為 ¥電材科層’以形成透明導電層， ·移除 twf.doc/e 第一型圖案化光阻層。 之却實施例中’上述之第—型圖案化光阻層 Ζ 且第二型圖案化光阻層之型態為負型 負型發二―實施例中’上述第-型圖案化光阻層為 負型先阻’且弟二型圖案化光阻層為正型光阻。 巧 ^明之一實施例中’上述形賴極 錢包括利用第一光罩於源極/没極上形 二 (ohmic contact layer)。 艾 更包，上述形成閘極的步驟之後， 層與閑極上形成-圖案化光阻 層為罩幕移除部分介電層，以形成-圖 銘/丨電層’其中圖案化介電層暴露出部分透明導電声: 移除圖案化光阻層。 、曰’ 明之一實施例中’上述形成閘極的步驟之後， 更匕括在”電層及閘極上形成一光阻層，其中間極 為ίί多成一圖案化光阻層;以圖案化光阻層 為罩幕移除介電層，以形成— 案化:!:rr分透明導電層’·移除圖^ 作晝素結.言1f魅麵罩始能製 社播—舍主丰毛月僅使用'二個患罩吃完成製作畫素 、，構、’因此晝素結構的製作成本可以降低。— 為讓本fx月之上述和其他目的、特徵和優點能更明顯 128592¾ 8twf.doc/e 下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式] 替〜2M為依照本發明—實施例之晝素結構的形成 面示意圖。請參考圖2A，首先在一基板6〇上形 成4電層跡其中導電層別之材質可以選自銘（ai)、 鉬（M〇)、氮化銦（M〇N)、鈦（τ〇、氮化欽（TiN)、 鉻（Cr)、氮化鉻（CrN)或其組合。在本實施例中，導 電二可以為鈦/|g/氮化鈦三層堆疊的結構，其中銘的 =士介於50〇A〜2〇〇〇A之間，且鈦或氮化鈦的較佳 =二。再來形成-光阻層520 β 52Π " y 並利用—第一光罩410作為遮罩對光阻 層520進行曝光製程。 ★ 一^考圖2B，接著對光阻層52G進行顯影製程以形 回:、化光阻層522。在本實施例中，光阻層52〇之型 〜為負型光阻（negative photoresist )，其中有受到狼 分光崎52G财會賊影掉而形成㈣化光阻層 洲制 1參考K 2C，接著以圖案化光阻層522為罩幕進行 1 1 移除部分導電層510而形成源極31〇/汲極 岡安^>考圖2〇 ’接著進行剝膜（Stripper)製程以移除 ;桎310^ 522即完成以第一光罩柳於基板6G上形成 源極=/及極32〇的製作過程（如圖2八〜2〇所示）。 “明茶考圖2E，為使源極31〇/汲極32〇能具有更佳的 電特f生’本發明例如以第一光罩41〇於源極⑽汲極娜 9 128591 twf.doc/e 上形成一歐姆接觸層330，JL中嘩“制m n 牛驟，你+ x五鏊、+、 具中评細製作過程均類似前述 y驟，於此不再头述。在本實施例中 材質可以為重摻雜之非晶；：:，姆，330之 ^ ... 口 甘# 从广 貝矽（n+ amorPh〇us silicon， η%81) ’且其較佳厚度是介於·Α〜4_人之間。且本 發明亦可以其他過程形成歐姆接觸層33()。舉 形成導電層51〇之後（如圖2A戶斤示），可 ^ ^ 姆接觸材料層（未繪示）於導電層51〇上，再來 阻層520於歐姆接觸材料層上。對光阻層52〇進行曝= 程與顯影製程以形成圖案化光阻層522。之後，進行餘二 製程移除部分歐姆接觸材料層而形成歐姆接觸層^ 移除部分導電層51G而形成源極31()/没極32()。最後進行 剝膜製程以移除圖案化光阻層522 (如圖2β所示）。 請爹考® 2F，接著在基板6〇上形成一透明導電材料 層530以覆盍源極310/汲極320,其中透明導電材料層53〇 之材質可以為氧化銦錫（Indium Tin Oxide, ITO)或氧化銦 鋅（Indium Zinc Oxide，IZO)，且其較佳厚度是介於5〇〇 〜3000A之間。接著使用-第二光罩物在透明導電材料 層530上形成第一型圖案化光阻層54〇，其中第一型圖案 化光阻層540之之型態可以為正型光阻（p〇sit_ photoresist)。請參考圖2G，接著以第一型圖案化光阻層 540為罩幕移除部分透明導電材料層53〇以形成一透明導 電層340,其中透明導電層340覆蓋部分源極31〇/汲極 320，並電性連接至源極310/汲極32〇。請參考圖2H，接 著進行剝膜製程以移除第一型圖案化光阻層54〇即完成以 I28592S 8twf.doc/e 弟-光罩42G於基板6G上形成透明導電層34()的製作過程 (如圖2F〜2H所示）。 辛:麥考圖21’接著在基板6〇上形成一通道材料層55〇 以覆蓋源極/汲極31〇、32〇及透明導電層34〇，其中通道 材料層550之材質可以為非晶質石夕（am〇rph霞sm·， n ’且其較佳厚度是介於500A〜4麵人之間。接著使 用第光罩420在通道材料層55q上形成第二型圖案化光 阻層560，其中第二型圖案化光阻層细 =阻。請參考圖2J，接著以第二型圖案化光;；二 為罩幕移除部分通道材料層MO以形成一通道層ho，其 中通道層350覆蓋部分源極31〇與部分沒極320，且通^ 層350之圖案與透明導電層之圖案成互補。請參考圖 ^ ΐ進行剝膜製程以移除第二型圖案化光阻層560即 凡成以弟二光罩42〇於基板6〇上形成通道層现的製作過 程（如圖21〜2Κ所示）。 2明並不限定形成透明導電層34〇與通道層35〇的 先後項序。亦即本發明可以先完成如圖2ι〜2κ所示的 作過程以形成通道層35G，接著再完成 ^ 製===透明導電層34G。此外，本發明可== ==圖案化光阻層540及第二型圖案化光阻層5⑼的型 ί':=:ΐ圖案化光阻層540之型態為負型光阻，而 弟-錢案化光阻層剔之型態為正型姐 ==發明亦須對應調整第二光罩420的;二 μ不透先區域。熟悉此技藝者可輕&推得上述之各項情 ,doc/e 形’此處不再繪圖示之。 請參考圖2L，接著在基板6〇上形成一介電層36〇， 其中介電層360之材質可以為矽氮化物（SiNJ、矽氧化 物（si〇x)或矽氧氮化物（Si〇xNy)。此外，介電層36〇 可以是_電t增強式化學蒸氣沉積法（pl_a Enhanced Chemical Vapor DeP〇sition，PECVD)形成，而其較佳的厚 度是介於15GGA〜4GGGA之間，且其較佳的成長溫度以不 超過300°C為宜。
請參考圖鮮接著利用一第三光罩於介電層遍 上形成-閘極370,其中詳細製作過程均類似前述步驟（如 圖2A〜2D所示之製程步驟），於此不再贅述。此外，問 極370之材質可以選自銘、錮、氮化銦、鈦、氮化鈦、鉻、 氮化鉻或其組合。在本實施例中，間極37()可以為氮化欽/ 銘/，/鼠化鈦四層堆㈣結構，其巾_較佳厚度是介於 500A〜2_AU鈦或氮化鈦的較佳厚度是介於綱A 〜ιοοοΑ之間。
明製作本發明之晝素結構 衫彻、第：光罩42〇及第 二^罩Γ共二個光罩即完成製作晝素結構3GG，因此可 3低呈素結構的製作成本。本發明是重複使用第二 =二並搭配正、負光阻進行光微影（photo脑喂 導電層340及通道層35。，如此以減 為使晝素結構勤具有更佳的透光效果，本發明可進 12 I28592L· twf.doc/e 一步移除部份透明導電層34〇上方的介電層36〇。圖3A〜 3C為依照本發明—實關之移除介騎棘 圖’其中，Μ是接續圖2M之後的流程。請參考圖从了 百先使用第一光罩41〇在介電層36〇與閘極37〇上 圖案化光阻層57G。請參考圖3B，接著以圖案化光阻層5?〇 為罩幕進行钱刻製程移除部份介電層36〇，以形」 化介電層362，其中圖案化介電層362暴 = ❿
電層340。 ,刀您明V 承接上述，在本實施例中，蝕刻製程可以選用 比的乾侧製程，以避免間極370在侧過程中同時被 /除。詳細地而言侧氣體可由氣化硫（阳/氣化硫(ST) /氮⑽/氧（〇2)所組成，且當操健力介於卜5(毫二） 爾（mTGrr)時’則介電層細對閘極37〇的餘刻選擇比 θ 於2.0〜3.0之間，可確保在姓刻過程中不 370的結構。請參考圖3。，接著進行剝膜製程以移;3 化光阻層570即完成具有圖案化介電層362之書士才羞 300a的製作過程（如圖3A〜3C所示）。 —系、、、°構 在上述移除介電層36G的過程中，是第—光罩41〇 並搭配高選擇比的钮刻製程所完成，因此不需再額外增設 光罩數，故可以降低晝素結構3〇〇a的製作成本。此外，本 發明並不限定以上述方式移除部份透明導電層340上方的 介電層360 ,以下將另舉實施例作說明。 / 4A 為依照本發明另一實施例之移除介電層過 程的剖面不思圖，其中圖4A是接續圖2m之後的流程。 13 128592a 一 請參考圖4A，首先在介電層遍及閘極謂上形成一光阻 層58〇 ’並以源極沒極32〇與閘極wo作為遮罩從其 =下方，阻層580進行曝光製程，此即為俗稱的“ ΓΛ p贿etedm°lGgy)。為提升曝光的品 果’在本貫施射，曝光錢讀佳波長是介於_ 阻：：之Γ ’且對應之光阻層580是選用高感度的光 的材〜$極級極31G、32G與閘極37G結構中最底層 材=可為lUt鈦’轉為抗反射之用，如此在曝光過程 駐波現象而提升曝光效果。源極31G級極320與 以有部分重疊，且其較佳的重疊範圍為1.5叫。 4B，接著對光阻層進行㈣製程 層撕。在本實施例中，光阻層_之型 ϋ旦^光阻’其中未受到曝光的部分光阻層580則不合 ^ Cm成f案化光阻層582。此外，圖案化光“ 考圖i介於45°與8〇°之間為較佳範圍。請參 除部严八ίΐί圖案化光阻層582為罩幕進行侧製程移 化介ΐΐ 36:吴6:，：形成一圖案化介電層364,其中圖案 接著分透明導電層340。請參考圖4D， 案圖案化光阻層582即完成具有圖 4D =層之晝素結構鳩的製作過程（如圖4A〜 ㈣與=除:==:，是以源極職極 再額外増設光罩斤完成’因此不需 现」Ml争低晝素結構3〇〇b的製作成 128592¾ 8twf.doc/e 本。此外，本發明僅利用三個光罩的製程方法亦可以形成 端子結構’以下將配合圖示說明。
圖5A為依照本發明一實施例之端子結構的示意圖， 而圖5B為®1 5八巾沿Α·Α，線的剖面示意圖。請同時參考 圖5Α及圖5Β，本發明之端子結構6〇〇主要是由一導線 610、一透明導線620及一非晶質矽層63〇所組成，並中導 線610與透明導線620電性連接，並適於傳遞電訊號。導 線mo可由形成源極310/汲極32〇的過程中（如圖 所不）同時形成，喊明導線62〇可由形成透明導電層州 的過程中（如目2F〜2H所示V同時形成，且非晶^石夕声 6^0,可由形成通道層35〇的過程中（如圖2i〜2k所示）同 時形成。 綜上所述，本發明之晝素結構之製作方法至少具有下 列優點：
一丄祁敎於習知技藝必須使用五個光罩始能製作畫素 、、、。構而CT |發明僅需使用三個光罩即完 处
構’因此晝素結構的製作成本可崎低。 H ^二、本發明之畫素結構的製作方法與現有的 谷，因此無須增加額外的製程設備。 x —雖然本發明已啸佳實施_露如上，然其並非用以 限疋本發明，任何熟習此技藝者，在不 ;範;内:當可作些許之更動侧，因此本發日= 執圍虽視_之冑料纖圍所界定者鱗。 、 【圖式簡單說明】 15 128592¾ twf.d〇c/e ，1A〜IE為習知之一種晝素結構之形成過程的剖面 過二：依照本發明一實施例之畫素結構的形成 圖f A〜3C為依照本發明一實施例之移除介電層過程 的剖面示意圖。
圖4A〜4D為依照本發明另一實施例之移除介電層過 程的剖面示意圖。
圖5A為依照本發明 一實施例之端子結構的示 圖5B為圖5A中沿 A-A’線的剖面示意圖。 【主要元件符號說明】 50、60 :基板 1〇〇 :晝素結構 110 :源極 210 :第一光罩 120 :汲極 220 :第二光罩 130 :通道層 230 ··第三光罩 140 :第一介電層 240 ··第四光罩 150 :閘極 250 ··第五光罩 160 :第二介電層 170 :接觸窗開口 180 :透明導電層 300、300a、300b :畫素結構 310 ·源極 410 :第一光罩 320 · >及極 420 :第二光罩 16 I28592S 「8twf.doc/e 330 :歐姆接觸層 430 :第三光罩 340 :透明導電層 350 :通道層 360 :介電層 362、364 :圖案化介電層 370 :閘極
510 :導電層 520、580 :光阻層 522 、570、582 :圖案化光阻層 530 :透明導電材料層 540 :第一型圖案化光阻層 550 :通道材料層 560 :第二型圖案化光阻層 600 :端子結構 610 :導線 620 :透明導線 630 ··非晶質矽層 Θ ： 角度 17

Claims (1)

  1. doc/e 1285921 十、申請專利範圍： i·種晝素結構的製作方法，包括： ^ ^弟光罩於一基板上形成一源極/汲極； ^ ^ f_ μ均彳形^ $ ::电層及如層，其找透明導電層覆蓋部分 / - ’錢性連接於該源極/ :岡安 與該通道層之圖案成互補； 還月Μ層之圖案 通道ΐ該ίΓ形成一介電層，以覆蓋該透明導電層與該 用一第三光罩於該介電層上形成-閘極。 法，323範圍第1項所述之畫—構的製作方 二翻導電層及該通道層的步驟包括： 沒極；^反上形成—透明導電材料層，以覆蓋該源極/ 型圖==層二光罩在該透明導電材料層上形成—第一 電層，以X开ί成!層為罩幕移除部分該透明導 移除該第一型圖案化光阻層； 在該基板上形成一通道材料層. 案化=層該==，_上形成—第二型圖 化光阻層的型態不^型圖案化光阻層與該第一型圖案 以该弟二型圖案化光阻層為罩幕移除部分該通道材 18 128592¾ :wf.doc/e 料層，以形成該通道層；以及 移除該第二型圖案化光阻層。 3.如申請專利範圍第θ 法，其中該第一 ^ k 旦I、、、口構的製作方 第二型圖案 法，其中2項所述之晝素結構的製作方 第二型圖案:光==為㈣ 、去二ΓΪ專利範圍第1項所述之晝素結構的製作方 i“板ϊί:導電層及該通道層的步驟包括： w土板上形成一通道材料層，以覆蓋該 案化二光罩在該通道材料層上形成圖 料轨層為罩絲除部分該通道材 移除該弟二型圖案化光阻層； 在該基板上形成一透明導電材料層； 型圖光：^該翻導f材料層上形成一第一 θ安a θ，八中該第一型圖案化光阻層與該第一型 圖案化光阻層的型態不同； π-i 電域阻層為罩幕祕料該透明導 冤曰以形成该透明導電層；以及 移除該第一型圖案化光阻層。 α茶化先阻層之型態為正型光阻，且該 19 ^859¾ twf.doc/e 第—型圖案化光阻層之型態為負型光阻。 法，專利範圍第5項所述之4素結構的製作方 圖案二層為負細，且該第二型 法，圍第1項所述之畫素結構的製作方 罩;成 汲極的步驟之後更包括利用該第-光 tf汲極上形成—歐姆接觸層。 法，1中乂2利範圍第1項所述之晝素結構的製作方 /、中在形成該閘極之後，更包括： 化光=f第—光罩在該介電層與該閘極上形成一圖案 一圖光移除部分該介電層，以形成 導電層；以及9 /、中該圖案化介電層暴露出部分該透明 移除該圖案化光阻層。 法，其中在申形^:二1，=之晝素結構的製作方 該源上喊’其+該閉極與 案化;=及成極_及圖該:光作^ -圖光，層為罩幕移除部分該介電層，以形成 導電i;二及曰’八巾該圖案化介電層暴露出部分該透明 移除該圖案化光阻層。 20
TW095105007A 2006-02-15 2006-02-15 Manufacturing method of pixel structure TWI285929B (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW095105007A TWI285929B (en) 2006-02-15 2006-02-15 Manufacturing method of pixel structure
US11/453,162 US7704681B2 (en) 2006-02-15 2006-06-13 Manufacturing method for pixel structure
KR1020060072067A KR100801522B1 (ko) 2006-02-15 2006-07-31 픽셀 구조체 제조 방법
JP2006282978A JP4727550B2 (ja) 2006-02-15 2006-10-17 ピクセル構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095105007A TWI285929B (en) 2006-02-15 2006-02-15 Manufacturing method of pixel structure

Publications (2)

Publication Number Publication Date
TW200731411A TW200731411A (en) 2007-08-16
TWI285929B true TWI285929B (en) 2007-08-21

Family

ID=38368979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095105007A TWI285929B (en) 2006-02-15 2006-02-15 Manufacturing method of pixel structure

Country Status (4)

Country Link
US (1) US7704681B2 (zh)
JP (1) JP4727550B2 (zh)
KR (1) KR100801522B1 (zh)
TW (1) TWI285929B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20070271A1 (it) * 2007-02-14 2008-08-15 St Microelectronics Srl Processo peer fabbricare un dispositivo tft con regioni di source e dain aventi un profilo di drogante graduale
KR101396629B1 (ko) * 2007-08-30 2014-05-19 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
CN102655095B (zh) 2011-06-01 2014-10-15 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制造方法
CN107490887A (zh) * 2017-09-07 2017-12-19 深圳市华星光电技术有限公司 一种液晶显示面板的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
JPH0897426A (ja) * 1994-09-27 1996-04-12 Hitachi Ltd 薄膜トランジスタ及びその製造方法
KR970030925A (ko) * 1995-11-21 1997-06-26 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법
TWI236556B (en) * 1996-10-16 2005-07-21 Seiko Epson Corp Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment
JP3729953B2 (ja) * 1996-12-02 2005-12-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｔｆｔアレイ基板とその製法
TWI220029B (en) * 2000-10-12 2004-08-01 Au Optronics Corp Thin film transistor liquid crystal display and its manufacturing method
KR100663289B1 (ko) * 2000-11-21 2007-01-02 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 박막트랜지스터 제조방법
KR100994865B1 (ko) * 2003-11-10 2010-11-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI294177B (en) * 2005-12-30 2008-03-01 Au Optronics Corp Method for manufacturing pixel structure

Also Published As

Publication number Publication date
TW200731411A (en) 2007-08-16
KR100801522B1 (ko) 2008-02-12
US20070190466A1 (en) 2007-08-16
JP4727550B2 (ja) 2011-07-20
JP2007221092A (ja) 2007-08-30
KR20070082484A (ko) 2007-08-21
US7704681B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
TWI357590B (en) Thin film transistor array panel and liquid crysta
JP5688909B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
TWI300251B (en) Manufacturing method of vertical thin film transistor
TWI356962B (en) Substrate for display device, manufacturing method
TW201003924A (en) Thin film transistor array arrangement, organic light emitting display device having the same, and manufacturing method
TW201003844A (en) Method for fabricating thin film transistor array substrate
TW200401454A (en) Thin film transistor array and its manufacturing method, liquid crystal display apparatus using thin film transistor
WO2015035818A1 (zh) 阵列基板及其制备方法、显示装置
US20140273362A1 (en) Method for manufacturing thin film transistor and array substrate
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
TWI285929B (en) Manufacturing method of pixel structure
CN102931138B (zh) 阵列基板及其制造方法、显示装置
US20090218571A1 (en) Active device array substrate and fabrication method thereof
US8008135B2 (en) Method for manufacturing pixel structure
JP2002098995A (ja) 液晶用マトリクス基板の製造方法
TWI356499B (en) Method for fabricating pixel structure
TWI343654B (en) Method for fabricating pixel structures
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
US8860017B2 (en) Organic light emitting display device and manufacturing method thereof
TWI352841B (en) Thin film transistor array panel and manufacturing
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
TWI352429B (en) Method for manufacturing pixel structure
TWI326486B (en) Method for manufacturing pixel structure
US20090045402A1 (en) TFT array substrate and manufacturing method the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees