TWI280746B - Combined transmitter - Google Patents
Combined transmitter Download PDFInfo
- Publication number
- TWI280746B TWI280746B TW093132528A TW93132528A TWI280746B TW I280746 B TWI280746 B TW I280746B TW 093132528 A TW093132528 A TW 093132528A TW 93132528 A TW93132528 A TW 93132528A TW I280746 B TWI280746 B TW I280746B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- mode
- transmission unit
- unit
- phase
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Dc Digital Transmission (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Description
1280746 九、發明說明: 【發明所屬之技術領域】 本發明有關於-種傳輸器,特別有關-種可傳輸低壓差動訊號〇〇w voltage differential signaling ; LVDS)及傳輸最小差分信號 (transition minimized differential signaling ; TMDS)之傳輸器。 【先前技術】 低壓差動訊號(low voltage differential signaling ; LVDS)係為一 種多數筆記型電腦製造者所使用之一種高速且低電源損耗的介面,可於處 理器(CPU)與液晶顯示器之間,建立一個直接式數位連接。它提供相當高 的傳輸速率,僅需要很低的電源,且只產生很小的干擾,Lvds技術係最 好適用於短距離傳輸線,LVDS技術亦嘗試用於傳輸至桌上型顯示器,但 無法得到其最佳效果。 第1A圖係表示一傳統LVDS傳輸器。LVDS傳輸器1〇係將資料!^、 GREEN、BLUE、HSYNC、VSYNC及DE轉換成資料流,藉由輸出驅動器丨41, 通過信號線輸出至對應之接收器。第1B圖係表示輸出驅動器ία與接收 器18中一對應之輸入單元182。如圖所示,LVDS輸出驅動器14ι係為— 電流型信號線驅動器,藉由電流操縱(current steering)於接收器18中 輸入單元182之上建立一差動電壓。舉例來說’藉由開關a導通且開關b 截止,電流Iref係經由信號線19、約為100歐姆之終端電阻以及信號線 /19連到接地端;反之亦然。 傳輸最小差分信號(TMDS)係為一種用於傳輸數位資料至一顯示器之 標準。於此技術中,信號會被最佳化,以減少電磁干擾(EMI),以允許侍 號能快速地傳輸且具有高準確率。技術中之差動電路,允許互補 且振幅受限之信號,被傳輸於一組雙絞線之上,而不需使用較貴的同軸瘦 線。TMDS傳輸器會編譯且串列地於一 TMDS Link上傳輸一資料流至一接 1280746 收器’音頻與同步資訊係被串列化,且用三組雙絞線傳送,而用以時序於 制之時脈信號係藉由另一組雙絞線傳送。 、 第2A圖係表示一傳統TMDS傳輸器。TMDS傳輸器2〇係將音頻與同牛 資訊(R、G、B、HSYNC、VSYNC及DE)轉換成一資料流,藉由輪出驅動器" 142經過信號線輸出至對應之接收器。 第2B圖係表示輸出驅動器142與接收器18,中一對應之輪入單元 184。如圖所示,·3輸出驅動$ 142得為一電流型信號線驅動器早= ^制開關D及/D,於信麟191及/191上產生—絲錢。舉例來說曰, 當開關D導通時,贿號線191上之電流版,會藉由約為μ歐姆之炊 =姐’拉低接收諸中輸入單元184之節點N1上之電壓。於此時, ’又載電流之另-條信號線/191 ’會維持在Avcc(3· 3V)的準位 得到一個差動電壓擺幅。 口 之LVDS傳輸益與TMDS傳輸器, 目前,用以傳輸LVDS信號及TMDS信號 係各別地設置在不同的晶片上。 【發明内容】 有鑑於此,本發明之首要目的, 信號之傳輸器。
係在於提供可傳輸LVDS信號與TMDS 合式第__DS信號與τ_心 -資料;以細= 包括—組第—輸人端,用以接收—
傳J 轉盗’各個第-驅動器用以藉由-對第-H ^一弟―麵信號至-第—外部輪 括-第-電_接於該對第-信號線之間.一第1二單:早" 二輸入端,用以接收—第二資料 -專輸早兀,匕括-细 用以藉由-«二信號線傳送1二^數第二驅動器,各個第二驅射 中該第二外部輪人單元包括複:域至-第二外部輪入單元’ 弟一電阻,每個第二電阻係耦摟於該第 1280746 外部輸入單元之-電源線與該對第 ^(phase locked l〇〇p ; PLL) , ^ —者之間;以及-鎖相迴 才產生、,且弟輸出%脈減’至該第—傳輸單 產生-組第二輸出時脈信號,至該'“式… 號、該組第-輸出時脈信號與該組第根據該模式選擇信 於第一模式時,傳輪該第-資料至該第―偷單元係 於該第二模式時,傳輪該第-資料至轉^^早單:而娜二單元係 特兴二二之上述和其他目的、特徵、和優點能更明顯易懂,下文 特舉-較“域,並配合所附圖示,作詳細說明如下· 【實施方式】 第一實施例 第3A圖係為本發明之可傳輸LTO與娜錢之組合式傳輸器之第 -貫施例。如’示,組合式傳輸器⑽包括—組輸人端5卜一第一傳 輸單元11〇、-第二傳輸單元120、一切換控制器13〇、一時脈暫存器⑽冰 buffer)140以及鎖相迴路(phase 1〇cked 1〇〇p)15〇。該組輸入端5i係 用以接收-第-資料,該第—資料包括音頻及同步資訊,例如r腦、 GREEM、BULE1、HSYNQ、VSYNC1 及 DE1。 於本實施例中,第-傳輸單元110係可為第1Α&1β圖所示之· 傳輸器。第-傳輸單元110係轉接該組輸入端51 以藉由第一信號線 YTX0+〜Y·、YHG-〜Ym-、ΥΊΧΜ+及 YTM-,來傳齡-龍至-對 應之接收器(未圖示)。第一傳輸器110係包括一第一序列產生器 (serializer)112耦接至輸入端51,用以將並列資料轉換成串列的資料 流,以及一驅動單元Π4耗接第一序列產生器112,用以將串列資料流傳 輸至一對應之接收器。驅動單元114係包括複數第一驅動器,舉例 來說係可為LVDS驅動器。每個第一驅動器D1〜D5係可藉由一對第一信號 1280746 線’送出一第-差動信號,至一對應接收器之一第_外部輸入單元。於對 應接收器中的每個第—外部輪人單元,皆具德接於第—信號線間之一第 電阻舉例來„兒,弟一驅動态D1係可藉由該對信號線γτχ〇+及, 連續地送出差動錢至-外部接收器中之—對應輸人單元,其它驅動器依 此類推。 於本^施例中’第二傳輸單元12〇係可為第以及沈圖所示之畐 傳輸器。第二傳輸單元12〇係墟該組輸入端51用以藉由第二信號線 ΖΤΧ0—ΖΤΧ2+、ΖΤ»、ΖΤΜ+及Ζ腹-,來傳輸第-龍至 1對 應之接收器(未圖示)。第二傳輸器12〇係包括一編碼單元122、一第二序 列,生器124以及-鶴單元126。編碼單元122 _接輸人端51,甩以 將第-資料編碼成-第二資料。於本實施例中,編碼單元122係可為一包 2編碼器8bit\lGbit之編瑪料,用以將每8bu的f料編成腕的 貝料。序列產生斋124雛至編碼單元122,用以將並列資料轉換成串列 的資料饥驅動單元126 #接第二序列產生器124,用以將串列資料流傳 輸至一對應之接收器。 、 驅動單元126係包括複數第二驅動器D6〜D9,舉例來說係可為τ廳 驅動器。每個第-.轉器_9係可藉由—對第二信號線,送出一第二差 虎,至對應接收器之一第二外部輸入單元。於對應接收器中的每個 $外4輸入單元’白匕具有複數第二電阻,且每個第二電阻係躺接於該對 第>二信號線中之-者與該第二外部輸入單元之_電源線之間。舉例來說, 第二驅觸D6係可藉由該對信號線ζτ船及,連續地送出差動信號 至-外部触ϋ巾之—對雜人單元,其它轉驗此類推。 切換控制為130係輪接第一傳輸單元11〇、第二傳輸單元12〇、時脈 暫存裔140以及鎖相通路15〇。切換控制器13〇係根據一模越擇信號 MODSEL以及關機選擇信號pD,用以於不同操作模式下,致能(e福 1280746 或禁能(dlsab咖-傳輸單元11Q、第二傳輸單權、時崎存哭碰 以及鎖相迴路⑽。時脈暫存器140係減一輸入時脈信號clm模式 選擇信號M0DSEL以及切換控制器13〇,用以分別產生内部時脈信號 CLK1~CLK3,給第一傳輪單元110、第二傳輸單元12〇及鎖相迴路⑽。 鎖相迴路15G係用_内部時脈信號⑽以及模式選擇作號 M0DSEL ’用以於服模式時,產生—第—組輸㈣脈咖^一傳輸 早兀110,且於TMDS域時’產生—第二組輸出時脈咖2二傳 單元120。 第4圖係為根據本發明實施例之一鎖相迴路15〇,其㈣脈信號⑽ 係與輸=時脈麵相同。如第4圖中所示,鎖相迴路⑽包括—相位頻 率偵測斋(phase frequency detector ; PFD)15卜-電荷泵(charge 卿)153、—低猶波11 155、—雙環讀控«器(twQ-Hne voltage controlled oscillator ; VC0)175 以及一相位暫存器 159。 相位頻率侧器151係働夺脈暫存器14〇,用以比較時脈信號⑽ 與一回授時脈信胁ef,並根據之間的頻率/相位差,產一成比例之錯學 信號Sfc,輸出至電荷泵153。電荷泵153係練來自相位鮮偵測請 之錯誤信㈣e ’並糾錢舰器^ 155,經—充_随vc⑽。 、叙來祝’電何泵153係係可藉由相位頻率偵測器151之錯誤信號版, 進仃充電或放電,以輸出一電流信號,且低通濾波器器155係搞接電荷果 153 ’用以將電流信號轉換成充電控制信號vc〇j。 雙環式VC0157係輕接充電控制信號Vc〇」N以及模式選擇信號 M:DSEL ’用以於LVDS杈式時,產生第一組輪出時脈信號ρακι,且於勘$ 模式時’產生第二組輪出時脈信號_。可選擇性配置(opt—)之相 <暫存益159係雛雙喊丽57,用以館存來自雙環式vc〇157之第— 輪出唬PCLK1或第二組輸出時脈信號p⑽。於本㈣ 1280746 中’第-時脈信號PCLK1中之一者係於L燃模式時,輸出至相位頻率偵 測益151,作為該回授時脈信號_ ;而在_模式時,第二時脈信號 PCLK2中之一者,係輪出至相位頻率偵測器151,作為該回授時脈信號 Pref 〇 弟5圖係為本發明之實施例中,鎖相迴路15〇中之雙環式屢控振盈器 ^圖所示,雙環式難振盈器157包括電流轉換器1571、一 弟一壤狀振盪模組1573、一第二環狀振盈模組咖以及一開關元件咖。 電遷電流轉換器1571係減電荷泵153及低通濾波器155,用以將 充電控制域觀成—t流控制錢如。第_環狀振盪模組關係於 LVDS权式日$ ’致麵以根據電流控制信號如,產生第一組輸出時脈信號 PCI11,本發明之實施例中,第一環狀振盈模組挪係可為一 7級之環 ,包括串成回路之7個延遲單元(delaycens)。於[模式 日守,第狀振i模組1573係被致能,用以產生不同相位之Μ個時脈信 號,作為供給至第-傳輸單元11〇中第一序列產生器ιΐ2之第一組輸出日^ 脈信號PCLK1。 …第二環狀振«組1575係於職模式時,致能用以根據糕控制信 號S1C,產生第二組輸出時脈信航⑽。於本發明之實施例中,第二環 狀,盪模組1575係可為-5級之環狀振i模組,包括串成回路之5個延 遲單7〇(delay cells)。於TMDS模式時,第二環狀振盪模組1575係被致 月b用以產生不同相位之1〇個時脈信號,作為供給至第二傳輸單元⑽ 中第:序列產生器124之第二組輪出時脈信號腿2。開關元件聊係 織第、第一%狀振靈模組1573及1575,用以根據模式選擇信號 M0DSEL ’於LVDS模式時輸出第一組輸出時脈信號pcL〇,於_模式時 輸出第二組輸出時脈信號PLCK2。 以下明多考第3A圖,說明本發明之第一實施例中,組合式傳輸器忉〇 10 .1280746 之動作。 於lvds模式(第一模式)時,模式選擇信號M〇DSEL與關機選擇信號 PD會分別為HIGH與LOW,使得切換控制器13〇禁能第二傳輸單元12〇, 且致成第-傳輸單元11Q ’以傳輸第—輸人端51上之第一資料至一對應 之外部接收器。時脈暫存器14〇係根據輸入時脈ακΐΝ&模式選擇信號 M0DSEL,產生時脈信號CUQ &ακ3,分別提供給第一傳輸單元ιι〇及相 位鎖迴路150。鎖相迴路15〇係根據時脈信號αΚ3及模式選擇信號 M〇DSEL,產生第一輸出時脈信號PCLK1至第一傳輸單元110。 第一序列產生器112係用以將輸入端51上之第一資料及第一輸出時 •脈PCLK1,轉換成一串列資料流,然後驅動單元114藉由信號線 YTX0+〜YTX3+、ΥΠΟ-〜ΥΊ13-、YTCLK+及YTCLK-,將串列資料流傳輸至一 對應之外部接收器。於此模式中,根據模式選擇信號M〇DSEL及關機選擇 信號PD,第二傳輸單元12〇之時脈信號CLK2及第二輸出時脈信號ρακ2 會被禁旎(disable),使得第二傳輸單元120中的編碼單元122、第二序 列產生器124以及驅動單元126會被禁能。 於TMDS模式(第二模式)時,模式選擇信號膽狐與關機選擇信號 PD會皆為LOW,使得切換控制器13〇禁能第一傳輸單元ι1〇,且致能第二 傳輸單元120,以傳輸第一輸入端51上之第一資料至一對應之外部接收 器。時脈暫存器140係根據輸入時脈CLKIN及模式選擇信號M0DSEL,產 生時脈信號CLK2及CLK3,分別提供給第二傳輸單元12〇及相位鎖迴路 150。鎖相迴路150係根據時脈信號CLK3及模式選擇信號M0DSEL,產生 第二輸出時脈信號PCLK2至第二傳輸單元120。 編碼單元122係將輸入端51上之第一資料,編碼成一第二資料,第 二序列產生器124係用以將第二資料及第二輸出時脈pCLK2,轉換成一串 列資料流,然後驅動單元114藉由信號線ΖΤΧ0+〜ZTX2+、ZTX0—ZTXL、 11 •1280746 ζτακ+及πακ- ’將串雜至—對應之外部概器。於此模式 中,根據模«擇信號_SEL及關機選擇信號抑,第一傳輪單元⑽之 時脈,號clki及第-輪出時脈信號誦會被禁能(disaWe),使得第一 傳輸單元no中的第-序列產生器112以及驅動單元ιΐ4會被禁能。 、於關機模式時,關機選擇信號财為麵,不管模式選擇信號M0DSEL 2 HIGH或LOW,切換控制器13〇都會將第一、第二傳輸單元ιι〇及⑽、 時脈暫存器140及鎖相迴路15G關機。因此,本發明之組合式傳輸器可藉 由模«擇信號,於LVDS模式時傳輸LVDS信號,於TMDS模式時傳輸TMi 信號。於第-實施财,第_、第二傳輸單元m與⑽係共用輸人端 # 51。 第二實施例 第3B圖係為本發明之可傳輸應與職信號之組合式傳輸器之第 二^施例。如圖所* ’組合式傳輸器1〇〇,包括_組輸入端51、一第—傳 輸早7L 110、-第二傳輸單元120、一切換控制器13〇、一時脈暫存器⑽ 以及一鎖相迴路150。 、組合式傳輸器100,倾第3Α圖中所示者相似,除了驅動單元126, 為求說明書之簡潔,相同結構之描敘,予以省略。於本實施例中,驅動器、 D6 D9係與耗接至第-傳輸單凡中驅動單元U4之信號線而卜聰+、 ΥΤΧ1 ΥΤΧ3、YTCLK+、YTCLK-輕接,而不是如第3Α圖中所示之 ZTX0+-ZTX2+ ^ ZTX0-ZTX2- > ZTCLK+ > ZTCLK- 〇 mbfmi t > f 二傳輸單元11G及120共用輸入端51與及輸出端,例如信號線 TX1+〜YTX3+、ΥΠ1—ΥΤΧ3-、YTCLK+、YTM-。 於™S模式(第一模式)時,模式選擇信號M0DSEL與關機選擇信號 PD會分別為HIGH與LOW,使得切換控制器! 3〇禁能第二傳輸單元12〇, 且致能第-傳輸單元110 ’以傳輸第一輸入端51上之第一資料至一對應 12 .1280746 之外部接收器。時脈暫存器140係根據輸入時脈_及模 m_l,產生時脈信號⑽及⑽,分別提供給=二 位鎖迴路⑽。鎖相迴路150係根據時脈信細3及模式選早擇:及相 M0DSEL,產生第一輸出時脈信號?(:111至第一傳輸單元⑽。儿 弟一序列產生器112係用以將輸入端51上之第一資料及第一輪 脈PCLK1,轉換成一串列資料流,然後驅動單元114藉由信號線τ YTX0^YTX3+ ^ YTX〇^YTX3> . YTCLK^ YTCLK- ^
卜t隨器。於此模式中,根據模式選擇信號M_L及關機選擇 口號PD,弟一傳輸單元12〇之時脈信號ακ2及第二輸出時脈信號 會被禁能(disable),使得第二傳輸單元12G中的編碼單元122、第二序 列產生器124以及驅動單元126會被禁能。 一 於TMDS模式(第二模式)時,模式選擇信號_狐與關機選擇信號 PD會皆為LOW,使得切換控制器13G禁能第一傳輸單元11(),且致能第二 ,輸:兀120 ’以傳輸第一輸入端51上之第一資料至一對應之外部接收 Ά脈暫存器14(H系根據輸入時脈ακΐΝ及模式選擇信號_狐,產 生012及013 ’分舰供給帛二傳鮮元12()及相位鎖迴路 150。鎖相迴路15〇係根據時脈信號ακ3及模式選擇信號_SEL,產生 第二輸出時脈信號PCLK2至第二傳輸單元12〇。 編碼單元122係將輸入端51上之第一資料,編碼成一第二資料,第 一序列產生器124係用以將第二資料及第二輸出時脈pcLK2,轉換成一串 列貢料流’然後驅動單元114藉由信號線γτχι+〜γτχ3+、γτχι—〜γτχ3一、 YTCLK+及YTCLK- ’將串列資料流傳輸至一對應之外部接收器。於此模式 中’根據模式選擇信號M〇dSEL及關機選擇信號PD,第一傳輸單元11〇之 時脈信號CLK1及第一輸出時脈信號pem會被禁能(disable)_^ 傳輸單兀110中的第一序列產生器1Γ2以及驅勳單元114會被禁能,。
13 1280746 於關機模«,職選擇錢PD會為HIGH,不信 為HIGH或LOW,切換控制器130都會將第一、第二傳輪單元】 時脈暫存H 14G及鎖相迴路15請機。因此,本發明之组合式傳輸哭可葬 由模式選擇信號,於LTO模式時傳輸聰信號,於職模式時傳:娜 信號。於第-實施例中,第―、第二傳輸單元11Q與m係共用輸入端 51。 弟三實施例 第3C圖係為本發明之可傳輸LVDS與麵信號之組合式傳輸器之第 二實施例。如圖所示,組合式傳輸器副,,包括一組輸入端5ι、一第一傳 φ 輸早7G 110、-第二傳輸單元12〇、一切換控制器、13〇、一時脈暫存器⑽ 以及一鎖相迴路150。 σπ 組合式傳輸器100”係與第3Α圖中所示者相似,除了編碼單元122 與驅動單元126 ’為求說明書之簡潔,相同結構之描敘,予以省略。於本 實施例中,輸入端52用以接收一第二資料,該第二資料包括音頻及同步 育訊,例如 RED2、GREEN2、BULE2、HSYNC2、VSYNC2 及 DE2。第二傳輸單 元⑽中之編碼單元122係、減至輸入端52,而不是第3Α圖中所示:輪 入端5卜再者’驅動單元126中之驅動器D6〜D9係與雛至第一傳輪單 鲁 元中驅動單元114之仏號線γπι+〜γτχ3+、γτ)α-〜γπ3-、YTGI1+、YTCLK- 減,而不是如第3Α ®中所示之Ζτχ〇+〜ζτχ2+、ζτχ〇_〜ζτχ2_、ζτακ+、 ZTCLK-。於此實施例中’第-、第二傳輪單元11〇及12〇共用相同之輸出 ,例如號線 TX1+〜YTX3+、YTX1-~γτχ3—、YTCLK+、YTCLK-。 於LVDS換式(第-模式)時,模式選擇信號_SEL與關機選擇信號 PD會分別為HIGH與LOW,使得切換控制器13〇禁能第二傳輸單元⑽, 且致能第-傳輸單tl 11〇,以傳輸第_輪入端51上之第一資繼 之外部接收@ °時脈暫存器140係根據輸入時戲麗及模式選择信號 14 1280746 MODSEL,產生時脈信號CLK1 &ακ3,分別提供給第一傳輸單元11〇及相 位鎖迴路150。鎖相迴路15〇係根據時脈信號α〇及模式選擇信號 M0DSEL,產生第一輸出時脈信號?(:111至第一傳輸單元11(}。 弟序列產生裔112係用以將輸入端51上之第一資料及第一輪出時 脈PCLK1,轉換成一串列資料流,然後驅動單元114藉由信號線 YTX0+〜ΥΤΧ3+、測―〜ΥΤΧ3—、慨肢 γτακ—,料 對應之外部接收器。於此模式中,根據模式選擇信號_SEL及關機選擇 信號PD,第二傳輸單元12〇之時脈信號㈣及第二輸出時脈信號p⑽ 會被禁能(disable),使得第二傳輸單元12〇中的編碼單元122、第二序 •列產生器124以及驅動單元126會被禁能。 於TMDS模式(第二模式)時,模式選擇信號m〇])SEL與關機選擇信號 會皆為LOW,使得切換控制器13〇禁能第一傳輸單元11〇,且致能第二 傳輸單元120 ’以傳輸第二輸入端52上之第二資料至一對應之外部接收 益日守脈暫存& 140係根據輸入時脈ΜΙΝ及模式選擇信號M〇祖,產 生時脈信號CLK2及CLK3,分別提供給第二傳輸單元12〇及相位鎖迴路 =〇一。鎖相鱗150係根據時脈信號CLK3及模式選擇信號腳狐,產生 第二輸出時脈信號PCLK2至第二傳輸單元i 2〇。 一編碼早το 122係將輸人端52上之第二資料,編碼成—第三資料,第 -士列產生$ 124伽以將第三資料及第二輸出時脈腿2,轉換成一串 列貝料流,然後驅動單元114藉由信號線m〇+〜節+、漏一韻、 LK+及ZTCLK ’將串列貧料流傳輸至一對應之外部接收器。於此模式 1 ’根據权式選擇信號_SEL及關機選擇信號叩,第一傳輸單元⑽之 嗔及第-輸㈣脈錢ραπ會被禁能⑻純⑷,使得第— 傳輸早X110中的第一序列產生器112以及驅動單元以物 於關機模式時,關機選擇信號PD會為臓,不管模式選擇信號M0DSEl 15 1280746 =:::器13°都會將第-、第二傳輸單元及i2°、 由模式選擇㈣,姚150關機。因此,本發明之組合式傳輸器可藉 信號二心^於LVDS桓式時傳輸LVDS信號,於™°s模式時傳輸TMDS 51。4⑽例中,第一、第二傳輸單元110與120係共用輸入端
之門ϋ雜單元巾讀_魅與於職籠料巾讀出驅動器 來:差異點。舉例來說’於㈣傳輸單元中,對輸出驅動器 在賊應之接收器中並不需要一參考電壓,並且-般來說㈣傳 =凡所决^之共模電壓Vcm係為h 25V。但是,於TMDS傳輸單元中, 曾出驅H兄’在其對應之接收器中需要—個約為3. 3V的穩定參考 =Avcc ’亚且雜電壓Vem係為3V。再者,在鹏傳輸單元中,輪出 _器之輸_電壓的魏,係與共模電壓-相差2齡棚抑,而 MDS傳輸單材’輸出驅魅之輸出差動電堡的擺幅,係與共模電壓 Von相差歸〜60〇mV。因此’若刪傳輸單元與麵傳輸單元直接妓 用輸出端’而不修改麵與LVDS輸出驅動器之結構,不同的共模電壓
Vcm將會造成無法相容,此問題將在以下加以說明。
第6圖所示係為共用一對輸出端之傳統LVDS驅動器與職驅動器。 如圖所示,在LVDS驅動器中之電源vcc,一般來說係為2· 5V,於外部接 收器之輸入單元182中之電源,一般來說係為3.3V。於TMDS模式時,LVDS 驅動器2會被禁能,信號BP與抓皆為麵(2. 5V),而麵驅動器*會 被致能,因此信號線TXP及TXN中之-者,會根據信號M與Dp,由3. & 被拉低到2· 7V。,然而,於信號線TXN與τχρ上之電壓,係高於驅動 器2中,電源VCC及輸入端抓與即上的電壓。因此,漏綠將會通過 PMf電晶體Τ1及Τ3,流往LVDS驅動器2之電源VCC,將會縮小職 動器4之輸出差動電麈的擺幅。再者,若電晶體Tl~T6皆為2.讲的 16 1280746
這些元件將可能會由於信號線TXp與ΤΧΝ上之 電壓,而產生崩潰現 於第電流所導蹄摘,本發明雜供—組合式敝崎器,適用 式傳榦哭=3G圖t,共_端祕_s錢與τ_號之組告 輪出0與100。第7圖係顯示一組合式輪出驅動器,由共同的 式日士 =傳輪TMDS信號與聰信號。於本發明之實施例中,於㈣模 能^用=Γ控制器’第二傳輸單元會被禁能,而第一傳輸單元會被致
之控制^ ―職讀。舉例練,藉由娜控彻所產生 槿如〜弟一傳輸早兀⑽巾之輸出驅動器㈣9會被禁能。於職 用—傳輸單元會被城齡旧禁能,而第二傳輸單元會被致能, 料至—對應之接收器。舉例來說,藉由切換控制器所產生之控 “儿’第一傳輸單元11〇中之輸出驅動器仍〜仍會被禁能。
I論t第7圖中所不,係為本發明之組合式輸出驅動器包括兩個輸出 :202及203。根據本發明之實施例,輸出驅動器2〇3係顯示第一傳 =元m情個輸出驅動龍、D2、D3、D4或D5的結構,而輸出驅動 2係顯不第一傳輸單元12〇中每個輸出驅動器n加㈣的結 舉例來說,輸出驅動器2〇2、信號線τχρ與τχΝ以及輸出驅動器挪, 印分別視為第3Β圖與第X圖中所示之輸出驅動·、信號線γτχι+ 一 YTXi-以及輸出驅動器D2。 輪出驅動裔202係麵接-對信號線τχρ與彻,用以於了腿模式時, _輸入^賴與Dp,且藉由信號線τχρ與彻,輸出一差動信號至一 1應外雜入單<未圖示)。由於第二傳輸單元係為一·s傳輸單元, 因此輪出驅動器202係可為-TMDS驅動器。如圖所示,輸出驅動器2〇2 包括一由電晶體Τ5與Τ6構成之差動對以及一電流源α。: 輪出驅動器203係用以於L卯S模式時,根據輸入信號庸 17 J280746 藉由信號線ΠΡ與丁xn,輪Ψ —兰 卡) 輸出差動虎至一對應外部輪入單元(未圖 源供應l =。15 203包括—驅動暫存器2〇4、一輸出單元_以及一電 ,出暫存器204包括第_、第二電源端分職接 制二盥S:接於弟一節點N1與第一電源線GND之間,用以根據控 膽二Γ由信號線⑽™,輸出差動信號至-對應之外 、 、工寸電源供應态208提供第一電壓,例如2. 5V, 204與輸出單元206 ;而於猶3模式時,電源供應器208 ’、、—電整’例如3.3V,給驅動暫存器謝與輸出單元2。6。 二傳時’第一傳輸單元110係被致能,用以傳輸資料,而第 $ ’ ’於第—傳輸單元UG中之輸出驅動器 月",用以輸出差動信號至一接收器巾對應之外部輸入單元’ ^^傳輸早(12G中之輸出驅動器M〜M係被禁能。#輸出驅動器 孫Ρ Γ弟—傳D輸單元12G中之輸出驅動器D6〜D9,且輸出驅動器203 ^丁弟傳輸單TL 11〇中之輸出驅動器讲〜加時,於 出驅動器2〇2會被禁能,而輪出驅動器簡會被致能。 輸 因此’於輸出驅動器2〇2中,電晶體?5及刊之閑極會被拉到低電位 二流源11會被禁能。電源供應器208會藉由節點N1供應 .至驅動暫存器204與輸出單元2G6。由於在(LVDS)模式下, :.¾動暫存益204之第-、第二電源端上的電壓都是νι ’驅動暫存哭綱 二根據第-電壓V1以及輪入信號βΝ與Bp,輸出二控制信號幻。 ^早』6會根據控制信號SCI與SC2,產生-差動信號,且藉由信號 TXP ^ , 18 1280746 备截 別為咖與肌11,電晶體T1與T4會導通,而電晶體T2與 使得電涂山會經過電晶體71與信號線τχρ流至對應之外部 ^ — I過’瓜回彳δ號線ΤΧΝ流回來,因而在對應之外部輪入單元之 輸入端間,建立-個差動賴,反之亦反。
在、* ^处薦拉式日守’第一傳輪單元110係被禁能’而第二傳輸單元120 =Γ=Γ傳輸資料。因此,於第二傳輸單元120中之輸出驅動器 -士二f月"1 ’用以輪出差動信號至一接收器中對應之外部輸入單元, 傳輸單別0中之輸出驅動器㈣5係被禁能。當輸出驅動器 二不傳輸單元120中之輸出驅動器D6~D9,且輸出驅動器203 、不弟一傳輪單元110巾之輸出驅動器W〜D5時,於聰模式時,輸 出驅動器203會被禁能,而輸出驅動H 2G2會被致能。 因此,輪出驅動器202係根據輸入信號DN與DP,輸出-差動作號至 -接收器中-對應之輸入單元。舉例來說’若輸入信號撕與⑽分別為 與腦’信號線™會被拉至2. 7V,而信號線TXP會維持在& 3V, 因而在對應之外部輸入單元之輸入端間,建立一個差動電壓,反之亦反。 於TMDS核式中,電源供應器2〇8會藉由提供u之第二電壓^ ,至
驅動暫存器204與輸出單元2〇6。由於此模式下,驅動暫存器謝之兩電 源端係分別位於2. 5V與3· 3V,因此,驅動暫存器謝會根據第—電壓. 第二電壓V2以及輸人信號BN與Bp,輸出二個&抑之控制信號阳歲 SC2。輸出單元206會根據控制信號SC1與SC2而禁能,同時電流源i2與 13亦會禁能。 /' 由於電源供應器208所提供之第二電壓V2(於節點犯上)與控制電壓 SCI與SC2皆囉為3· 3V,因此將可避免由於2. 7V〜3.抑之電壓,在产號 線TXP與TXN上所導致之漏電流。所以在職模式中,將不會有漏電 1
τχρ Μ TXN 19 1280746 持輸出驅動器之輪出差動電壓的擺幅。 。第如8圖綱實施射組合梅之第—輸出驅動器 B不础驅動益202係減於—對信號線TXP與ΠΝ以及-間,權模式中被致能,如勤信號㈣與·, =f—接收器(未圖示)之—外部輸人單元。輸__ 電曰ΓΤΘΓ 以及—電流源11,係電流源n包括電繼1携。 =體=、極係雛—偏_CB3,電晶體T15之控制閑極係耗 二=日1。舉例來說’於獅s模式中,若信號1)15與⑽分別為
低至m電曰曰體T5與16會分別為截止與導通,使得信號線™被拉 一 ϋ 另—條信號線τχρ仍維持在3.3V,因而於對應之外部輸入 τ=Γι端上粒一差麵,反之亦反。而在_模«,_ /、之工制端會被輸入信號DN與DP給拉到低電壓(卯11 low),且電 流源II會因為控制信號PWD1被禁能。 第9圖係表示本發明實施例中之一輸出單元。如圖所示,於輸出驅動 益203中之輸出單元2〇6係雛於節點w與電源線m之間,於刪模 =皮致能’树樹自驅動暫存器2Q4之控制信號,且藉由信號線、
二、TXN ’輸出-差動信號至一接收器(未圖示)之一外部輪入單元。輸 出單元206包括由電晶體TM4之栓鎖單元以及電流源㈣i3。 。曰電流源12包括電晶體T7、T9及n 〇,且雛節點犯與節點N2之間。 電曰曰體T7之没極係耗接至一偏壓電、流CB1,且電流源12係由一控制作號 職所控制。於丽模式時,電日日日體πιι由控制信號_,而導輕° 禁能電流源12。 於栓鎖單7L中’電晶體T#T2之控制端係輛接至控制信號们,且 電曰曰體T3與T4之控制端係祕至控制信號SG2,栓鎖單元甩以於LVDS 权式日守’於信號線TXN與TXP讀生4動信號,且於侧模式·,係 20 1280746 藉由來自,驅動暫存器204之3. 3V的控制錢SQ與SC2而被禁能。 “電/;IL源13係编接於節點N3與電源線GND之間,包括電晶體τι 1〜τΐ 3。 電晶體T12與T13之控制端及電晶體T11與T12之没極端係減至一偏壓 電肌CB2。於TMDS模式時,電晶體Τ11係由於控制信號pWD截止,以荦 能電流源13。 $ 舉例來說,於LVDS模式中,若控制信號SC1與SC2分別為L〇w與麗, 電晶體T1與T4會導通,而電晶體T2與T3會截止,使得電流&會經過 電晶體Ή與信號線^流至對應之外部輸入單元,且通過流回信餅顶 流回來’因而在對應之外部輸入單元之輸入端帛,建立一個差動電壓,反 鲁 之亦反。 於TMDS模式時’電晶體τ卜Τ4之控制端係藉由控制信號幻與犯 被拉高至3. 3V,且電流源12與13會由於控制信號與p簡被禁能。 由於節點m、N4與N5上的電壓皆是3· 3V,因此將可避免由於信號線τχρ 與ΤΧΝ之電壓所導致之漏電流。所以在職模式中,將不會有漏電流由 信號線ΤΧΡ與ΤΧΝ流經電晶體τι與Τ3至電源供應器2〇8,因此將可維持 輸出驅動器之輸出差動電壓的擺幅。 第10圖係表示本發明實施例中之一驅動暫存器。驅動暫存器謝接 鲁 收輸入信號ΒΝ與ΒΡ,並且轉換成控制信號SC1與SC2,分別輸出至輸出 單元206之節點N4與N5。驅動暫存器204包括第一、第二反相器串列ICS1 與ICS2,用以根據輸入信號BN與BP、第一電源端上之2· 5V的第一電壓 以及節點N1上的電壓,輸出控制信號SC1舆SC2至栓鎖單元。節點m上 的電壓係由電源供應器208所提供,其中於LVDS模式時,電源供應器2〇8 係提供- 2· 5V的電壓,而於娜模式時,電源供應器係提供Γ3·抑 的電壓。 21 J280746 其中反相态INV1係由2. 5V之第一電壓VI所供電,而反相器1娜2〜INV4 係由電源供應器208提供至節點N1上的電壓所供電。第二反相器串列1(:兑 係包括串聯地連接的四個反相器INV5〜INV8,其中反相器INV5係由2 5v 之第-電壓VI所供電,而反相器册6〜画係由電源供應器施提供至 節點N1上的電壓所供電。 反相器IW1與INV5係用以接收輸入信號BP與BN,而反相器INV4 與讎制以分別輸出控制信號SC1與SC2至輸出單元施之節點财與 N5。於LYDS模式時,由於節點N1上的電壓與第一電壓汎皆為2·5ν,反 相器串列ICS1與ICS2係根據輸入信號ΒΝ與ΒΡ,輪出控制信號幻與 SC2。於此時’控制信號SC1與SC2中之一者為2·卯,而另一者為〇v。於 TMDS模式時’輸入信號BN與Bp係被設定為2. 5V,使得反相器串列腿 與ICS2由於節點N1上3· 3V的電壓,輸出& 3V之控制信號幻與犯至 輸出單元206。 第11圖係為本發明之組合式傳輸器於LVDS模式時之輸出波形圖。如 圖所示,於LVDS模式時,共模電壓係固定在L 25V,且輸出差動電壓的 擺幅係_ 3漏。第12 _為核歡組合讀難於娜模式時之 輸出波形圖。如圖所示’於·S模式時,共模電壓伽定在抑,且輪出 差動電_獅_ 3G(M。,本發明德合式雜⑽可根據模 式選擇信號,於TMDS模式下傳輸丽信號,而於LVDS模式下傳輸_ 信號。再者,由信號線ΠΡ與TXN通過電晶體T1與T3,流往電源^應器 2〇8之漏電流將可以避免,因此,輸出驅動器2〇2之輸出 择: 將可以維持。 ^田 雖然本發明已以較佳實施例揭露如上’然其並非用以限定本發明,任 何熟習此技藝者’林赫本發狀鱗域_,#可魅歇更動盘 潤飾,因此本發明之保護範圍當視後时之申請專利範圍所界定者為準,、 22 1280746 【圖式簡單說明】 第1A圖係表示一傳統LVDS傳輸器。 第1B圖係表不第1A圖所示之輸出驅動器與接收器中項應之輸入單 元。 第2A圖係表示一傳統TMDS傳輸器。 第2B圖係表不第2A圖所示之輪出驅動器與接收器中〆對應之輸入單 元。 第3A圖係為本發明之可傳輸_與刪信號之組合式傳輸器之第一 # 實施例。 第3B圖係為本發明之可傳輪咖與娜信號之組合式傳輸器之第二 實施例。 — 第3C圖係為本發明之可傳輸_與TMDS信號之組合式傳輸器之第_ 實施例。 弟— 第4圖係為根據本發明實施例之—鎖相迴路。 第5圖係為本發明之實施例之雙環式壓控振堡器。· 第6圖所示係為共用一對輸出端之傳統服驅動器與應驅動器。 第7圖中所示絲本發敗組合錢細動1。 °° 第8圖係表示本發明實施例之第-輸出驅動器。 第9圖係表示本發明實施例之-輸出單元。 第10圖係表示本發明實施例之一驅動暫存器。 第11圖係為本發明之組合式傳輪器於模式時之輪出波形圖。 23 1280746 : 第12圖係為本發明之組合式傳輸器於TMDS模式時之輸出波形圖。 【主要元件符號說明】 12 :序列產生器; 16 :鎖相迴路; 18、18’ :接收器; A、B、1577 ·•開關元件; 10 : LVDS傳輸器; 182、184 :輸入單元; · 20 : TMDS傳輸器; 51、52 :輸入端; 100、100’ 、100” ··組合式傳輸器; 110 :第一傳輸單元; 120 :第二傳輸單元; 114、126 :驅動單元; 112 : 7 : 1序列產生器; · 124 : 10 : 1序列產生器; 130:切換控制器; 140 :時序暫存器; 141 :輸出驅動器; 150 :鎖相迴路; 151 :相位頻率偵測器; 24 :1280746 : 153 :電荷泵; 155 :低通濾波器; 157 :雙環式壓控振盪器; 159 :相位暫存器; 1571 :電壓/電流轉換器; 1573 :第一環狀振盪模組; 1575 ··第二環狀振盪模組; 200 :組合式輸出驅動器; φ 204 ·驅動暫存裔, 206 :輸出單元; 208 :電源供應器; T1〜T7、T9〜T16 :電晶體; DN、DP、BN、ΒΡ :輸入信號; RT :電阻;
Prei ··回授時脈信號; ❿
Sfc :錯誤信號; VCO_IN :充電控制信號; CLKIN :輸入時脈信號; CLK1〜CLK3 :時脈信號; PCLK1〜PCLK2 :輸出時脈信號; D1〜D9、203、202 :輸出驅動器; 25 1280746 _ Iref ·電流; MODSEL :模式選擇信號; N1〜N6 :節點; II〜13 :電流源; VI :第一電壓; PWD1〜PWD3 :控制信號; CB1〜CB3 :偏壓電流; SCI、SC2 :控制電壓; INV1〜INV8 ··反相器; ICS1、ICS2 :反相器串列; PD :關機選擇信號; RED、GREEN、BLUE、HSYNC、VSYNC、DE、RED!l、GREE·、BLUE卜HSYNa、 VSYNC1、DEI、RED2、GREEN2、BLUE2、HSYNC2 ' VSYNC2、DE2 :資料;以及 YTX0+〜YTX3+、YTXO-〜YTX3-、YTCLK+〜YTCLK-、ZTX0+〜ZTX2+、 ZTX0-〜ZTX2-、ZTCLK+〜ZTCLK-、19、历、191、而、TXN、TXP ··信號線。 26
Claims (1)
- 队W/音%(更)正本I號93132528 96年1月15 十、申請專利範圍: 曰 ---*------屬 私年f月ft日修(更)正替換頁 •種組合式傳輪器,應用於傳輸音頻訊號,包括 4-傳輸料,包括-組第—輸入端,用以接收—第—資料;以及 複數弟-驅動器,各個第—驅動器用以藉由—對第—信號線傳送_第 動域至-第—外部輸人單元,其中該第—外部輸人單元包括—第—電阻 耦接於該對第一信號線之間; ^ 一-第二傳輸單元,包括—組第二輸入端,用以接收—第二資料;以及 複數第^驅動器,各個第二驅魅,用以藉由—對第二信號線傳送—第二 差動Μ至-第二外部輸人單元,其中該第二外部輸人單元包括複數第二 電阻’母個第二電阻係雛於該第二外部輸人單元之—電源線與該對第二 信號線中之一者之間;以及 一鎖相迴路(phase i〇cked loop ; PLL),用以根據一模式選擇信號, 於1-模式時,產生-組第—輸出時脈信號,至該第_傳輸單元,且於 一第二模式時,產生一組第二輸出時脈信號,至該第二傳輸單元;其中根 據雜式選擇信號、該組第—輸出時脈信號與該組第二輸出時脈信號,該 第傳輸單元係於第一模式時,傳輸該第一資料至該第一外部輸入單元, 而孩第一單元係於該第二模式時,傳輸該第一資料至該第二外部輸單元。 2·如申請專利範圍第丨項所述之組合式傳輸器,其中該第一傳輸單元 係為低壓差動訊號傳輸器(low voltage differential signaling transmitter ; LVDS transmitterO 。 3·如申請專利範圍第i項所述之組合式傳輸器,其中該第二傳輸單元 係為一傳輸隶小差分信號傳輸器(ΪΓ&ηΜ^〇η minimized differential 0608-A40101-TWF1 27 1280746 痛修(更)正替場9 signaling transmitter ; TMDS transmitter)。 4. 如申請專利範圍第1項所述之組合式傳輸器,更包括: 一時脈暫存器,用以根據一輸入時脈信號以及該模式選擇信號,分別 產生一第 第二及一第三時脈信號給該第一傳輸單元、該第二傳輸單 疋以及該鎖相觀,其巾該鎖相迴路係根_赋選擇信號以及該第三時 脈信號,於該LVDS模式中產生-第—組輸出時脈信號給該第—傳輸單元, “/TMDS模式中產生一第二組輸出時脈信號給該第二傳輸單元;以及 換控制器’_接4第—、該第二傳輸單元、該鎖相迴路以及該時 脈暫存②’用以根據-模式選擇信號以及__域,於該第—模式時, 禁能該第二傳輸單元並致能該第-傳輸單元傳輸該組輸人端上之該第一資 料,於該第二模式時,禁_—傳輸單元並致能該第二傳輸單元傳輸該 組輸入端上之該第二資料,且—關機模式時,禁能該第—與該第二傳輸單 元、該鎖相迴路以及該時脈暫存器。 5. 如申請專_第丨項所述之組合式傳輪器,其中該鎖相迴路包括: 一相位鮮細(細e f卿㈣y飾咖;㈣,触該時脈暫 2 ’用以比較該第三輸出時脈信號與—參考時脈信號,並根據該第三輸 錢與—參考時脈信號間之她及頻率差,產生-錯誤信號; -電何泵’ _該相位頻率制器 電控制信H 她編域,輪出-充 該模===振盪^ _該電荷泵,㈣根據該充電控制信號以及 、4於知-模式時產生該組第—輪出時脈信號,於該第二 0608-A401 〇 1-TWF1 28 1280746 ——— 丨月ί功修(更)正替換貪 杲式日守,產生該組第二輸出時脈信號。 -,— 6·如巾轉纖_ 5項所述之組合式傳魅,其巾該雙環式壓控振 盪器包括: 。—弟-環狀壓控振盈器模組,祕該電荷泵,用以根據該充電控制信 旎與雜式選擇信號,於該第一模式時,產生該組第一輸出時脈信號;以 及 u -第二環狀壓控缝器模組,祕該電荷泵,用以根據該充電控制信 號與該模式選擇信號,於該第二模式時,產生該組第二輸㈣脈信號。 7·種組合式傳輸器,應用於傳輸音頻訊號,包括: 一組輸入端,用以接收一第一資料; 弟傳輸單元麵接該組輸入端,包括複數第一驅動器,各個第一 驅動器用以藉由—對第_信號線傳送—第—差動信號至_第_外部輸入單 元,^吻-外部輸人單元包括—第—電阻_於該對第—信號線之間,· 第-傳輸單元,減該組輸人端,包括複數第二驅動器,各個第二 鶴器,用以藉由-對第二信號線傳送—第二差動信號至_第二外部輸入 早凡’其中該第二外部輸入單元包括複數第二電阻,每個第二電阻係輛接 於雜二外部輸人單元之―電源線與該對第二信號線中之-者之間;以及 、一鎖相迴路(細e iQcked lQQp ; PLL),用以根據_模式選擇信號, 於第一拉式時,產生一組第一輸出時脈信號,至該第一傳輸單元,且於 -第二模式時’產生一組第二輸出時脈信號,至該第二傳輸單元;其中根 據義式選擇信號、該組第一輸出時脈信號與該組第二輪出時脈信號,該 0608-A4010UWF1 29 1280746 I------ 私年f月丨J:曰修(更)正替換頁 第一傳輸單元係於第一模式時,傳輸該第一資料至該第一外部輸入單元, 而該第二單元係於該第二模式時,傳輸該第一資料至該第二外部輸單元。 8·如申請專利範圍第7項所述之組合式傳輸器,其中該第一傳輸單元 係為低屬差動訊號傳輸器(low voltage differential signaling transmitter ; LVDS transmitter)。 9·如申請專利範圍第7項所述之組合式傳輸器,其中該第二傳輸單元 係為傳輸最小差为仏號傳輸器(transition minimized differential signaling transmitter ; TMDS transmitter) 〇 · 10·如申請專利範圍第7項所述之組合式傳輸器,更包括·· %脈暫存器,用以根據一輸入時脈信號以及該模式選擇信號,分別 產生-第 第二及一第三時脈信號給該第-傳輸單元、該第二傳輸單 元以及該鎖相迴路,其中該鎖相迴路係根據該模式選擇信號以及該第三時 脈信號,於該LVDS模式中產生—第—組輸出時脈信號給該第—傳輸單元, 且於該TMDS模式中產生一第二組輸出時脈信號給該第二傳輸單元,·以及 -切換控制器,城該第一、該第二傳輸單元、該鎖相迴路以及該時 φ 脈暫存器,用以根據-模^g擇信號以及__信號,於該第_模式時, 禁能該第二傳輸單元並致能該第—傳輸單元傳輸該組輸人端上之該第一資 料於口亥第一权式日守,禁能該第一傳輸單元並致能該第二傳輸單元傳輸該 組輸入端上之該第二資料,且—關機模式時,禁能該第—與該第二傳輸單 元、该鎖相迴路以及該時脈暫存器。 11·如申請專職_7項所述之組合式傳輸器,其巾該辦目迴路包括: 0608-A40101-TWF1 30 1280746 和年丨月丨广日修(更)正替換頁 一相位頻率彳貞測器(phase frequency detector ; PFD),耦接該時脈暫 存器’用以比較該第三輸出時脈信號與一參考時脈信號,並根據該第三輸 出時脈信號與一參考時脈信號間之相位及頻率差,產生一錯誤信號; 一電荷泵,耦接該相位頻率偵測器,用以根據該錯誤信號,輸出一充 電控制信號;以及 一雙環式壓控振盪器,耦接該電荷泵,用以根據該充電控制信號以及 4板式選擇信號,於該第_模式時產生該組第一輸出時脈信號,於該第二 拉式時,產生該組第二輸出時脈信號。 | 12.如申δ月專利範圍第u項所述之組合式傳輸器,其中該雙環式塵控 振盈器包括: 第-%狀壓控振盛器模組’竊接該電荷泵,用以根據該充電控制信 號與該模式聰《,於該第_模式時,產生触第—輸㈣脈信號;以 及 弟—械壓控缝器模組,_該電荷泵,収根據該充電控制信 號與該模式選擇錢,_第二模辆,產生該組第二輪㈣脈信號。 u -種組合式傳輸器,應用於傳輸音_號,包括: 一組輸入端,用以接收一第一資料; 一第-傳輸單元,_該組輪人端,包括複數第—驅動器,各個第一 用Γ藉由r信號線傳送1—差動信號至—第—外部輸入單元, 其母-弟-驅能之該對信號線係_至—組共_出 一外部輸入單元包括-第—電_接於該對信號線 ,,東且“ 0608-A40101-TWF1 31 1280746 卟年(月5:9修(更)正替換頁 第傳輸單元’輕接邊組輸入端,包括複數第二驅動器,各個第二 驅動器’用以藉由-對信號線傳送—第二差動信號至—第二外部輸入I 元’其中每-第二驅動器之該對信號線_接至該組共同輸出信號線,且 該第二外部輸入單元包括複數第二電阻,每個第二電阻係轉接於該第二外 邰輸入單元之一電源線與該對信號線中之一者之間;以及 -鎖相迴路(phase locked l〇op ; pll),用以根據-模式選擇信號, 於一第一模式時,產生一組第一輸出時脈信號,至該第一傳輸單元,且於 一第二模式時,產生一組第二輸出時脈信號,至該第二傳輸單元;其中根 據雜式選擇信號、該組第一輸出時脈信號與該組第二輸出時脈信號,該 第-傳輸單元係於第_模式時,傳輸該第—資料至該第—外部輸入單元, 而該第二單元係於該第二模式時,傳輸該第一資料至該第二外部輸單元。 14. 如申請專利範圍第13項所述之組合式傳輸器,其中該第一傳輸單 元係為一低壓差動訊號傳輸器(1〇w v〇ltage differential signaii呢 transmitter ; LVDS transmitter)。 15. 如申請專利範圍第項所述之組合式傳輸器,其中該第二傳輸單 元係為一傳輸最小差分信號傳輸器(transition minimized diffe:rential signaling transmitter ; TMDS transmitter)。 16. 如申請專利範圍第13項所述之組合式傳輸器,更包括: 一時脈暫存器,用以根據一輸入時脈信號以及該模式選擇信號,分別 產生一第一、一第二及一第三時脈信號給該第一傳輸單元、該第二傳輸單 元以及該鎖相迴路,其中該鎖相迴路係根據該模式選擇信號以及該第三時 0608-A40101-TWF1 32 1280746 脈信號,於該LVDS模式中產生—筮_4认 1-— 、、且輸出時脈信號給該第一傳輸單元, 且於§亥TMDS模式中產峰_^ * 生弟—組輸出時脈信號給該第二傳輸單元;以及 一切換控制器’耦接該第_、 弟一傳輸早π、該鎖相迴路以及該時 2存器/用以輯—模式選擇信號以及―關機信號,於該第-模式時, Λ第傳輸單凡並致咸s亥第一傳輸單元傳輸該組輸入端上之該第一資 料,於該第二模式時,林能兮楚你从抑— ^ ^"弟一傳輸早凡並致能該第二傳輸單元傳輸該 組輸入端上之該第二資料,且一 一 關械扠式蚪,禁能該第一與該第二傳輸單 元、該鎖相迴路以及該時脈暫存器。 括: 如申請專利範圍第13項所述之組合式傳輸器,其中該鎖相迴路包 。。一相位頻率侧器(細e f卿㈣y dete伽;_),祕該時脈暫 存器’用以比較該第三輸出時脈信號與—參考時脈信號,並根據該第三輸 出時脈信號與-參专時脈信號間之相位及頻率差,產生一錯誤信號; -電荷泵,输該相位頻率侧器,用以根據該錯誤信號,輸出一充 電控制信號;以及 -雙環ί«控缝H,输該f縣,用以根據喊電控制信號以及 該模式選擇信號,於該第—模式時產生該組第—輸出時脈信號,於該第二 模式時,產生触第二輸㈣脈信號。 18·如申請專利範圍第17項所述之組合式傳輸器,其中該雙環控 振盪器包括: 一第-¾狀塵控振盪器模組,祕該電荷泵,用以根據該充電控制信 0608-A40101-TWF1 33 1280746 號與該模式選擇信號,於該第一模式時 及 Ι^ι月⑽修(更)正替換頁I ’產生該組第一輪出時脈信號,·以 第-¾狀壓控振盪器模組,輕接該電荷泵,用以根據該充電控制信 號與該模式卿信號,二模柄,產生驗第二輸出時脈信號。0608-A40101-TWF1 34
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US51460603P | 2003-10-28 | 2003-10-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200527820A TW200527820A (en) | 2005-08-16 |
TWI280746B true TWI280746B (en) | 2007-05-01 |
Family
ID=34549342
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093132534A TWI284313B (en) | 2003-10-28 | 2004-10-27 | Combined output driver |
TW093132530A TWI286735B (en) | 2003-10-28 | 2004-10-27 | Combined transmitter |
TW093132528A TWI280746B (en) | 2003-10-28 | 2004-10-27 | Combined transmitter |
TW093132536A TWI251734B (en) | 2003-10-28 | 2004-10-27 | Combined transmitter |
TW093132531A TWI280498B (en) | 2003-10-28 | 2004-10-27 | Combined output driver |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093132534A TWI284313B (en) | 2003-10-28 | 2004-10-27 | Combined output driver |
TW093132530A TWI286735B (en) | 2003-10-28 | 2004-10-27 | Combined transmitter |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093132536A TWI251734B (en) | 2003-10-28 | 2004-10-27 | Combined transmitter |
TW093132531A TWI280498B (en) | 2003-10-28 | 2004-10-27 | Combined output driver |
Country Status (6)
Country | Link |
---|---|
US (4) | US7228116B2 (zh) |
JP (1) | JP4391528B2 (zh) |
KR (1) | KR100730589B1 (zh) |
CN (1) | CN100403656C (zh) |
TW (5) | TWI284313B (zh) |
WO (1) | WO2005043769A1 (zh) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI284313B (en) * | 2003-10-28 | 2007-07-21 | Via Tech Inc | Combined output driver |
KR100555571B1 (ko) * | 2004-09-07 | 2006-03-03 | 삼성전자주식회사 | 반도체 장치의 송신기 |
US20060123177A1 (en) * | 2004-12-02 | 2006-06-08 | Ati Technologies, Inc. | Method and apparatus for transporting and interoperating transition minimized differential signaling over differential serial communication transmitters |
US7106655B2 (en) * | 2004-12-29 | 2006-09-12 | Micron Technology, Inc. | Multi-phase clock signal generator and method having inherently unlimited frequency capability |
US7893719B2 (en) * | 2005-06-15 | 2011-02-22 | Ati Technologies, Ulc | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications |
US7253663B2 (en) * | 2005-06-15 | 2007-08-07 | Ati Technologies Inc. | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications |
US7593430B2 (en) * | 2005-07-28 | 2009-09-22 | Alcatel-Lucent Usa Inc. | Method and apparatus for generating virtual clock signals |
KR100643606B1 (ko) * | 2005-08-12 | 2006-11-10 | 삼성전자주식회사 | 저전압 차동 신호 송신기의 프리앰퍼시스 장치 및 방법 |
KR100738582B1 (ko) | 2005-09-28 | 2007-07-11 | 엘지전자 주식회사 | 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치. |
TWI323080B (en) * | 2005-11-10 | 2010-04-01 | Via Tech Inc | Dual-function driver |
KR100793099B1 (ko) | 2006-02-16 | 2008-01-10 | 엘지전자 주식회사 | 영상 표시 장치 |
DE102006009010B4 (de) * | 2006-02-27 | 2024-06-20 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Ausgabe von unterschiedlichen Bildern auf wenigstens zwei Anzeigen |
US20070296461A1 (en) * | 2006-06-26 | 2007-12-27 | Radiospire Networks, Inc. | System, method and apparatus for transmitting and receiving a transition minimized differential signal |
US9711041B2 (en) | 2012-03-16 | 2017-07-18 | Qualcomm Incorporated | N-phase polarity data transfer |
US8064535B2 (en) * | 2007-03-02 | 2011-11-22 | Qualcomm Incorporated | Three phase and polarity encoded serial interface |
US9231790B2 (en) * | 2007-03-02 | 2016-01-05 | Qualcomm Incorporated | N-phase phase and polarity encoded serial interface |
US7683673B2 (en) * | 2007-04-24 | 2010-03-23 | National Semiconductor Corporation | Stacked differential signal transmission circuitry |
US7965121B2 (en) * | 2008-01-03 | 2011-06-21 | Mediatek Inc. | Multifunctional output drivers and multifunctional transmitters using the same |
KR101398196B1 (ko) * | 2008-01-08 | 2014-05-26 | 삼성전자주식회사 | 반도체 장치, 상기 반도체 장치의 동작 방법, 및 이를포함하는 시스템 |
CN101394377B (zh) * | 2008-09-24 | 2011-06-08 | 硅谷数模半导体(北京)有限公司 | 预加重装置和低压差分信号发射器 |
JP2010087545A (ja) | 2008-09-29 | 2010-04-15 | Fujitsu Microelectronics Ltd | 差動出力回路 |
US8179984B2 (en) * | 2008-11-12 | 2012-05-15 | Mediatek Inc. | Multifunctional transmitters |
DE102009018696B4 (de) * | 2009-04-23 | 2015-08-13 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zur Ansteuerung einer lichtemittierenden Halbleitervorrichtung |
WO2010131306A1 (ja) * | 2009-05-13 | 2010-11-18 | パナソニック株式会社 | ハイブリッド型データ送信回路 |
US8085066B2 (en) * | 2009-10-21 | 2011-12-27 | Renesas Electronics America Inc. | xCP on 2 CSI |
JP5495779B2 (ja) * | 2009-12-28 | 2014-05-21 | キヤノン株式会社 | 送信装置および通信システム |
KR101318272B1 (ko) * | 2009-12-30 | 2013-10-16 | 엘지디스플레이 주식회사 | 데이터 전송 장치 및 이를 이용한 평판 표시 장치 |
KR101341022B1 (ko) * | 2009-12-30 | 2013-12-13 | 엘지디스플레이 주식회사 | 데이터 전송 장치 및 이를 이용한 평판 표시 장치 |
TWI419545B (zh) * | 2010-03-05 | 2013-12-11 | Aten Int Co Ltd | 發送器、接收器及訊號延伸器系統 |
US20110299436A1 (en) * | 2010-06-03 | 2011-12-08 | Broadcom Corporation | Front end module with scalable impedance balancing |
TWI491180B (zh) * | 2010-09-08 | 2015-07-01 | Mstar Semiconductor Inc | 具高輸出電壓的低電壓傳輸裝置 |
US9076398B2 (en) * | 2011-10-06 | 2015-07-07 | Himax Technologies Limited | Display and operating method thereof |
JP2013135314A (ja) | 2011-12-26 | 2013-07-08 | Toshiba Corp | 差動出力回路 |
CN105284086B (zh) | 2013-03-14 | 2018-08-03 | 美国莱迪思半导体公司 | 一种用于数据传输的方法及设备 |
US8860479B2 (en) * | 2013-03-15 | 2014-10-14 | Intel Corporation | Integrated clock differential buffering |
TWI594608B (zh) * | 2015-11-27 | 2017-08-01 | 智原科技股份有限公司 | 積體電路以及其串化器/解串化器實體層電路的操作方法 |
CN106849935A (zh) * | 2016-12-23 | 2017-06-13 | 深圳市国微电子有限公司 | 一种时钟缓冲器驱动电路及可编程逻辑器件 |
WO2020010543A1 (zh) * | 2018-07-11 | 2020-01-16 | 华为技术有限公司 | 产生信号的装置、方法和*** |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5146473A (en) * | 1989-08-14 | 1992-09-08 | International Mobile Machines Corporation | Subscriber unit for wireless digital subscriber communication system |
KR0129558B1 (ko) * | 1992-10-26 | 1998-04-10 | 배순훈 | 적응적 가변길이 부호화 방법 및 장치 |
JPH07129538A (ja) * | 1993-10-29 | 1995-05-19 | Mitsubishi Denki Semiconductor Software Kk | 半導体集積回路 |
US7206348B2 (en) * | 1994-01-05 | 2007-04-17 | Avocent Corporation | Twisted pair communications line system |
US5949253A (en) * | 1997-04-18 | 1999-09-07 | Adaptec, Inc. | Low voltage differential driver with multiple drive strengths |
JP2001092425A (ja) * | 1999-09-27 | 2001-04-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
US6731667B1 (en) * | 1999-11-18 | 2004-05-04 | Anapass Inc. | Zero-delay buffer circuit for a spread spectrum clock system and method therefor |
US6643499B1 (en) * | 1999-12-22 | 2003-11-04 | Texas Instruments Incorporated | Apparatus and method for controlling a phase-locked loop circuit |
JP3565326B2 (ja) * | 2000-05-25 | 2004-09-15 | シャープ株式会社 | 半導体装置およびそれを搭載して成る回路モジュール |
US6366128B1 (en) * | 2000-09-05 | 2002-04-02 | Xilinx, Inc. | Circuit for producing low-voltage differential signals |
US6687322B1 (en) * | 2000-10-06 | 2004-02-03 | Adaptec, Inc. | Dual mode clock alignment and distribution device |
US6788754B1 (en) * | 2000-10-10 | 2004-09-07 | Hewlett-Packard Development Company, L.P. | Method and apparatus for de-skewing clock edges for systems with distributed clocks |
US6628968B1 (en) * | 2000-11-02 | 2003-09-30 | Ericsson Inc. | Providing timing reference for radio heads |
US6437599B1 (en) * | 2000-11-06 | 2002-08-20 | Xilinx, Inc. | Programmable line driver |
US20020118762A1 (en) * | 2000-12-20 | 2002-08-29 | Shakiba Mohammad Hossein | Digital audio transmission over a digital visual interface (DVI) link |
JP2002202760A (ja) * | 2000-12-27 | 2002-07-19 | Nec Corp | 液晶表示装置の駆動方法及び駆動回路 |
US6486710B1 (en) * | 2001-06-29 | 2002-11-26 | Intel Corporation | Differential voltage magnitude comparator |
JP2003101975A (ja) * | 2001-09-26 | 2003-04-04 | Canon Inc | 多階調伝送方法 |
US7307644B2 (en) * | 2002-06-12 | 2007-12-11 | Ati Technologies, Inc. | Method and system for efficient interfacing to frame sequential display devices |
US6590432B1 (en) * | 2002-09-26 | 2003-07-08 | Pericom Semiconductor Corp. | Low-voltage differential driver with opened eye pattern |
TWI284313B (en) * | 2003-10-28 | 2007-07-21 | Via Tech Inc | Combined output driver |
-
2004
- 2004-10-27 TW TW093132534A patent/TWI284313B/zh active
- 2004-10-27 TW TW093132530A patent/TWI286735B/zh active
- 2004-10-27 TW TW093132528A patent/TWI280746B/zh active
- 2004-10-27 TW TW093132536A patent/TWI251734B/zh active
- 2004-10-27 TW TW093132531A patent/TWI280498B/zh active
- 2004-10-28 CN CNB2004800028745A patent/CN100403656C/zh active Active
- 2004-10-28 US US10/975,783 patent/US7228116B2/en active Active
- 2004-10-28 US US10/976,134 patent/US7471285B2/en active Active
- 2004-10-28 US US10/976,126 patent/US7353009B2/en active Active
- 2004-10-28 US US10/976,148 patent/US7256625B2/en active Active
- 2004-10-28 JP JP2006534561A patent/JP4391528B2/ja active Active
- 2004-10-28 WO PCT/CN2004/001229 patent/WO2005043769A1/en active Application Filing
- 2004-10-28 KR KR1020057013575A patent/KR100730589B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI280498B (en) | 2007-05-01 |
TW200525330A (en) | 2005-08-01 |
KR100730589B1 (ko) | 2007-06-21 |
US7471285B2 (en) | 2008-12-30 |
JP4391528B2 (ja) | 2009-12-24 |
CN1742438A (zh) | 2006-03-01 |
TW200527820A (en) | 2005-08-16 |
TWI251734B (en) | 2006-03-21 |
CN100403656C (zh) | 2008-07-16 |
US20050088430A1 (en) | 2005-04-28 |
US20050088429A1 (en) | 2005-04-28 |
TW200529167A (en) | 2005-09-01 |
WO2005043769A1 (en) | 2005-05-12 |
US7256625B2 (en) | 2007-08-14 |
US7228116B2 (en) | 2007-06-05 |
TW200527260A (en) | 2005-08-16 |
US7353009B2 (en) | 2008-04-01 |
US20050088431A1 (en) | 2005-04-28 |
TWI286735B (en) | 2007-09-11 |
TWI284313B (en) | 2007-07-21 |
US20050090215A1 (en) | 2005-04-28 |
KR20060029596A (ko) | 2006-04-06 |
JP2007509522A (ja) | 2007-04-12 |
TW200537424A (en) | 2005-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI280746B (en) | Combined transmitter | |
US9735950B1 (en) | Burst mode clock data recovery circuit for MIPI C-PHY receivers | |
JP5043960B2 (ja) | 3相及び極性符号化されたシリアルインタフェース | |
TW201019616A (en) | Multifunctional transmitter and data transmission method | |
CN101925164B (zh) | 信息处理装置和模式切换方法 | |
CN102726032B (zh) | 用于串行及并行通信的混合接口 | |
US20140003543A1 (en) | N-phase polarity output pin mode multiplexer | |
US20050066077A1 (en) | Data transfer control device and electronic instrument | |
KR101790484B1 (ko) | 양방향 동기화/제어 워드 라인을 갖는 직렬 시간 분할 멀티플렉싱된 버스 | |
JP2003347926A (ja) | レベルシフト回路、表示装置および携帯端末 | |
KR20220051419A (ko) | C-phy 하프-레이트 와이어 상태 인코더 및 디코더 | |
US7256624B2 (en) | Combined output driver | |
KR102629185B1 (ko) | 데이터 통신을 위한 수신기 | |
JP2019041346A (ja) | 送信回路、集積回路装置及び電子機器 | |
TWI323564B (en) | Initial configuration device of an integrated circuit and initializing method thereof | |
US8384832B2 (en) | Systems and methods for partitioned color, double rate video transfer | |
US20060079976A1 (en) | Electronic instrument | |
TW201714443A (zh) | 多道分數n(n!)及其他多線通信系統 | |
JPWO2019031003A1 (ja) | 送信装置、および通信システム | |
Kuppusamy et al. | Design of high-speed high-performance, serial bus data transceiver | |
JP2014187588A (ja) | データ送信装置およびデータ通信システム | |
JP2001028545A (ja) | 受信回路及び受信回路の消費電力低減方法 | |
JP2006319647A (ja) | トランシーバ、表示ドライバ及び電子機器 |